專利名稱：半導(dǎo)體集成電路器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路，尤其涉及一種輸入/輸出電路單元的結(jié)構(gòu)。
背景技術(shù)：
通常，倒裝芯片LSI具有下列布置。針測墊(probing pad)設(shè)置在芯片的外圍。LSI外圍電路元件以一定間距設(shè)置在針測墊內(nèi)側(cè)的區(qū)域中。LSI外圍電路元件包括一輸入/輸出電路單元、一為輸入/輸出電路提供電源電壓的輸入/輸出電路電源單元，以及另一為LSI內(nèi)部邏輯電路提供電源電壓的LSI內(nèi)部邏輯電路電源單元。用于LSI內(nèi)部邏輯電路和其它電路的單元區(qū)設(shè)置在LSI外圍電路元件之內(nèi)。
此外，在芯片的表面上，設(shè)置了將端子墊和LSI連接起來的重排布線(rearrangement wiring)5。用于提供電源電壓以驅(qū)動這些電路元件的電源線包括一用于LSI外圍電路的電源線，其置于LSI外圍電路元件之上；以及另一用于LSI內(nèi)部邏輯電路的電源線，其設(shè)置在LSI內(nèi)部邏輯電路外圍上。這些電源線彼此電絕緣。順便提一下，倒裝芯片封裝可以例如是含有形成在剛性元件上的球柵陣列(BGA)的封裝。
向LSI芯片內(nèi)的每個電路元件提供電源電壓的時間包括產(chǎn)品檢測時間和工作時間。產(chǎn)品檢測包括晶片步驟時的針測(probing test)和組裝后完成產(chǎn)品步驟時的檢測。在組裝后完成產(chǎn)品步驟時的檢測的情形中，該產(chǎn)品以實際使用頻率運行，以檢測信號的輸入/輸出時間。在這種情況下，為了在LSI芯片的功能和特性方面評價其性能，必須向LSI外圍電路元件和LSI內(nèi)部邏輯電路提供足夠的電源電壓。
近幾年，隨著大規(guī)模LSI的發(fā)展，集成度持續(xù)提高。輸入端子的數(shù)量也持續(xù)增加。然而，對于針測墊2，在目前條件下，考慮到針測或鍵合(bonding)的可操作性，墊的間距限制在120μm左右。這是妨礙高集成度的一個問題。
這個問題可以通過“交錯布置”來加以解決，這種布置中多個輸入/輸出電路3的間距設(shè)置成大于允許鍵合的墊間距的一半，在分別對應(yīng)于多個輸入/輸出電路的芯片外圍側(cè)區(qū)域和芯片中心側(cè)單元區(qū)6上，多個針測墊2之間的間距設(shè)置成大于允許鍵合的墊間距。(JP-A-10-284611)然而，這種交錯布置需要比“單排布置”更寬的墊區(qū)域，并且布置成內(nèi)部電路與墊區(qū)域分開，這樣出現(xiàn)了未占用區(qū)域。這限制了芯片尺寸的減小。
如前所述，傳統(tǒng)的半導(dǎo)體器件受到針測墊布置的限制。這是妨礙高度集成的大問題。
另外，如果為了實現(xiàn)高速數(shù)據(jù)傳輸而加大數(shù)據(jù)位寬，那么輸入/輸出電路單元的數(shù)量增加。這導(dǎo)致了用于輸入/輸出電路向這些輸入/輸出單元提供電能的電源單元數(shù)量增加的問題。

發(fā)明內(nèi)容
本發(fā)明已經(jīng)在上述的條件下實現(xiàn)了。本發(fā)明的目的是提供一種半導(dǎo)體器件，該器件可以小型化并高度集成，并提供針測的良好且可靠的操作性。
為了實現(xiàn)上述目的，本發(fā)明提供一種包括再布線(rewiring)的半導(dǎo)體器件，其特征在于混合包括一連接到針測墊上的輸入/輸出(I/O)單元；以及另一不具有針測墊的輸入/輸出(I/O)單元。
一些輸入/輸出單元不需要針測墊。因此，這些輸入/輸出單元不設(shè)置針測墊。由于這個原因，布置單元的間距可以增加的量相應(yīng)于未設(shè)置針測墊的輸入/輸出單元的大小。因此，可以在不降低封裝可操作性的情況下提高集成度。
另外，該半導(dǎo)體器件的特點在于還包括一DRAM。
在DRAM的情形下，如果采用針測墊通過測試發(fā)現(xiàn)特性存在問題，那么特性存在問題的存儲陣列將通過斷開熔絲或其它而被斷開，并被連接到一備用的冗余電路上從而被救濟(relieve)。
該半導(dǎo)體器件的特點在于還包括一熔絲元件(fuse element)。如果利用針測墊通過測試發(fā)現(xiàn)特性存在問題，那么可以通過斷開該熔絲元件而輕易實現(xiàn)冗余救濟(redundancy relief)和特性調(diào)整(修整)。
該半導(dǎo)體器件可以在至少一側(cè)不設(shè)置針測墊。如果未設(shè)置針測墊的輸入/輸出電路設(shè)置在此側(cè)，那么可以減小此側(cè)形成針測墊的整個面積。
另外，在本發(fā)明的半導(dǎo)體器件中，針測墊可以以交錯方式設(shè)置。
輸入/輸出電路單元連接到用于針測的針測墊上，并連接到用于外部連接的端子墊上。在該檢測中，從針測墊開始，執(zhí)行檢測圖案的輸入或輸出監(jiān)測和供電，使得電路單元中的一個受到針測。在組裝后的最終產(chǎn)品階段的測試中，自連接端子墊的封裝管腳(端子)提供信號和電能以驅(qū)動其它電路單元。
因此，在針測中，可以提供具有小IR下降的半導(dǎo)體器件而不增加芯片面積。
多個電路單元包括半導(dǎo)體集成電路的內(nèi)部邏輯電路單元和外圍的輸入/輸出電路單元。這些電路單元通過上面的輸入/輸出電路單元連接到用于針測的針測墊、以及用于外部連接的端子墊。在測試中，從針測墊開始，執(zhí)行對測試圖案的輸入或輸出監(jiān)測和供電，使得電路單元中的一個受到針測。在驅(qū)動過程中，自連接端子墊的封裝提供信號和電能以驅(qū)動內(nèi)部邏輯電路單元。
針測墊設(shè)置在半導(dǎo)體集成芯片的表面上。端子墊優(yōu)選地通過形成在針測墊之上的絕緣膜中的接觸部而與內(nèi)部邏輯電路單元連接，該內(nèi)部邏輯電路單元連接輸入/輸出電路單元。
針測墊優(yōu)選地設(shè)置在半導(dǎo)體集成電路芯片邊緣的表面上。這使得能夠有效利用芯片面積。
半導(dǎo)體集成電路器件優(yōu)選地是倒裝芯片LSI，其表面設(shè)有重排布線并通過倒裝焊(face-down bonding)連接到封裝襯底上。


圖1是用于說明根據(jù)本發(fā)明第一實施例的LSI的平面視圖；圖2是根據(jù)本發(fā)明第一實施例的LSI的生產(chǎn)流程圖；圖3是根據(jù)本發(fā)明第一實施例的LSI的生產(chǎn)流程圖；圖4是根據(jù)本發(fā)明第一實施例的LSI的生產(chǎn)流程圖；圖5是根據(jù)本發(fā)明第一實施例的LSI的生產(chǎn)流程圖；圖6是根據(jù)本發(fā)明第一實施例的LSI的生產(chǎn)流程圖；圖7是根據(jù)本發(fā)明第二實施例的LSI的生產(chǎn)流程圖；圖8是根據(jù)本發(fā)明第三實施例的LSI的生產(chǎn)流程圖；圖9是根據(jù)現(xiàn)有技術(shù)的倒裝芯片LSI的示意圖。
具體實施例方式
現(xiàn)在參考附圖，將對本發(fā)明的實施例進行解釋。首先，說明單元的布局以及它們的工作狀況。
(實施例1)如圖1的示意性視圖和圖5的主要部分的剖視圖所示的依照本發(fā)明的一LSI芯片1包括芯片外圍的針測墊2；在針測墊內(nèi)分別與針測墊相連的第一輸入/輸出電路3S；連接在這些輸入/輸出單元之間且不具有針測墊的第二輸入/輸出電路單元3n；層疊在這些第一和第二輸入/輸出單元上的重排布線5；以及形成在該重排布線和元件區(qū)6上的端子墊。
可以注意到元件區(qū)構(gòu)成了DRAM。
將給出LSI芯片1生產(chǎn)工藝的說明。
首先，如圖2所示，輸入/輸出單元和電源單元(power supply cell)1a形成在硅襯底1表面的I/O單元區(qū)域中，DRAM 1b形成在元件區(qū)(內(nèi)部電路區(qū)域R2)上。第一層鋁布線是為這些DRAM而形成的，用以與層間絕緣膜11內(nèi)形成的接觸部12接觸。經(jīng)由接觸部(contact)13形成第二層鋁布線，用以構(gòu)成針測墊2和重排布線墊2P。布線圖案和布線層當(dāng)中的區(qū)域被層間絕緣膜覆蓋。
如圖3所示，接觸孔形成在層間絕緣層中暴露出針測墊2。利用探針，進行針測。
如果針測測定DRAM特性存在問題，則如圖4所示斷開熔絲層(fuselayer)。
還有，如圖5所示，涂敷絕緣保護膜21以保護該表面。
最后，在絕緣膜21上形成接觸部以形成重排布線5。焊料凸點(solderbump)4經(jīng)由阻擋金屬(barrier metal)9形成。
根據(jù)這樣的構(gòu)造，只有需要針測墊的輸入/輸出電路3s設(shè)有針測墊，而其它輸入/輸出電路不設(shè)置針測墊。由于這個原因，在根據(jù)本發(fā)明的半導(dǎo)體器件中，可以減小元件區(qū)而不降低其性能。
(實施例2)順便說一下，在前面的實施例中，每隔一個輸入/輸出電路形成針測墊2。在此第二實施例中，如圖7所示，對于四個輸入/輸出電路連接一個針測墊2。
在此構(gòu)造中，輸入/輸出單元的寬度降到第一實施例中的一半。因此，凸點的數(shù)量增加，使得密封后的測試中可用的端子數(shù)量可增加，從而實現(xiàn)了“高速多管腳(high speed multi-pin)”。
(實施例3)在第一實施例中，在四側(cè)中的每一側(cè)每隔一個輸入/輸出電路設(shè)置針測墊2。另一方面，在此第三實施例中，如圖8所示，在四側(cè)中的三側(cè)上，每隔一個輸入/輸出電路設(shè)置針測墊2，而在剩下的一側(cè)上，不設(shè)置針測墊。根據(jù)這個實施例，單元區(qū)可以大大減小。
根據(jù)本發(fā)明，可以形成小型化的LSI而不會降低其性能。
權(quán)利要求
1.一種包括再布線的半導(dǎo)體器件，混合包括與針測墊連接的輸入/輸出單元；以及其它不具有針測墊的輸入/輸出單元。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，還包括DRAM。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，還包括熔絲元件。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中該半導(dǎo)體器件在至少一側(cè)不具有針測墊。
全文摘要
本發(fā)明公開一種半導(dǎo)體器件，其可以小型化并高度集成。本發(fā)明提供的一種包括再布線的半導(dǎo)體器件混合包括與針測墊連接的輸入/輸出(I/O)單元、以及其它不具有針測墊的輸入/輸出(I/O)單元。
文檔編號H01L21/822GK1536673SQ20041003267
公開日2004年10月13日 申請日期2004年3月29日 優(yōu)先權(quán)日2003年3月28日
發(fā)明者波佐昭則, 岡田康幸, 幸, 純, 野畑真純 申請人:松下電器產(chǎn)業(yè)株式會社