專利名稱：半導(dǎo)體裝置和層疊型半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于適用于三維安裝技術(shù)的半導(dǎo)體裝置和層疊型半導(dǎo)體裝置，及其制造方法。
背景技術(shù)：
當(dāng)前，以便攜式電話機(jī)、筆記本型計(jì)算機(jī)、PDA(Personal dataassistance)等為主的，具有攜帶性的電子儀器，為了小型輕量化，也謀求內(nèi)部設(shè)置的半導(dǎo)體芯片等各種電子部件小型化，進(jìn)而也對(duì)安裝該電子部件的空間極受限制。為此，例如，對(duì)于半導(dǎo)體芯片，著眼于其封裝方法，目前提出了所謂CSP(Chip Scale Package)的超小型封裝件。
使用這種CSP技術(shù)制造的半導(dǎo)體芯片，由于安裝面積與半導(dǎo)體芯片的面積最好一致，所以可高密度進(jìn)行安裝。
然而，預(yù)測(cè)今后對(duì)上述電子儀器要求更加小型化和多功能化，所以也就進(jìn)一步要求提高半導(dǎo)體芯片的安裝密度。
在這樣的背景下，例如，特開2002-50738號(hào)公報(bào)中公開的，提出了三維安裝技術(shù)。這種三維安裝技術(shù)是將具有同樣功能的半導(dǎo)體芯片，彼此形成層疊，或者具有不同功能的半導(dǎo)體芯片彼此形成層疊，各半導(dǎo)體芯片之間進(jìn)行配線連接的方法，是提高安裝密度的技術(shù)。
因此，上述三維安裝技術(shù)中使用的半導(dǎo)體芯片具有貫通基板正反兩面的連接端子，通過該連接端子將各芯片形成層疊，成為電連接。以往，這種連接端子都是在芯片加工(多層配線工序—鈍化膜的形成工序)結(jié)束后，作為后續(xù)工序進(jìn)行加工成為主流。然而，這種方法對(duì)于任何裝置都可進(jìn)行附加加工，就此點(diǎn)具有廣泛適用性，但是就需要這種附加工序而言，導(dǎo)致成本費(fèi)用增高。

發(fā)明內(nèi)容
本發(fā)明的目的，就是鑒于這些問題，而提供一種半導(dǎo)體裝置的制造方法，既簡化導(dǎo)電部件的形成工序，又能降低制造成本。
為了解決上述課題，本發(fā)明半導(dǎo)體裝置的制造方法，是制造具有多層配線結(jié)構(gòu)的電路部和與該電路部形成導(dǎo)電連接電極依次形成層疊的基板，和貫通上述基板及電路部，與上述電極形成導(dǎo)電連接的連接端子的半導(dǎo)體裝置，這種半導(dǎo)體裝置的制造方法，包括以下工序，即，在上述基板上形成絕緣膜的絕緣膜形成工序；對(duì)上述絕緣膜，在對(duì)應(yīng)于形成連接端子的預(yù)定部位上形成多個(gè)連接開孔，在包括形成上述連接孔區(qū)的區(qū)域內(nèi)，在上述絕緣膜上形成凹部的開口工序；在上述基板面內(nèi)，在與形成上述連接端子的預(yù)定部位上形成配線用溝的溝形成工序；和向上述連接孔、凹部、溝內(nèi)填充導(dǎo)電構(gòu)件的導(dǎo)電構(gòu)件填充工序。通過反復(fù)進(jìn)行上述絕緣膜形成工序；開口工序；溝形成工序；導(dǎo)電構(gòu)件填充工序，在上述基板的厚度方向上依次層疊形成上述電路部的配線層與連接端子。
根據(jù)本制造方法，首先，進(jìn)行絕緣膜形成工序；開口工序；溝形成工序的一連串工序，在基板上形成連接端子的預(yù)定部位形成多個(gè)連接孔、形成與該孔連通的凹部，同時(shí)在與上述連接孔不同的位置上形成配線用溝。隨后，通過導(dǎo)電構(gòu)件填充工序，向上述凹部、多個(gè)連接孔、溝內(nèi)填充導(dǎo)電構(gòu)件，形成導(dǎo)電層、連接層，和配線。上述導(dǎo)電層是由填充到凹部內(nèi)的導(dǎo)電構(gòu)件形成。另外，連接層是由填充到多個(gè)連接孔內(nèi)的導(dǎo)電構(gòu)件形成，所以導(dǎo)電層與連接層是相互導(dǎo)通的。這樣，該導(dǎo)電層和連接層構(gòu)成部分連接端子。即，通過從上述絕緣膜形成工序到導(dǎo)電構(gòu)件填充工序的一連串工序，在基板的厚度方向上同時(shí)形成部連接端子和電路部的配線。反復(fù)進(jìn)行上述一連串的工序，與形成各層配線的同時(shí)，以各層互連的形式形成導(dǎo)電層和連接層。這樣，相鄰的導(dǎo)電層彼此間通過其間配置連接層的多個(gè)連接孔形成導(dǎo)電連接，層狀設(shè)置的多個(gè)導(dǎo)電層，通過連接層構(gòu)成貫通基板的連接端子。
因此，根據(jù)本制造方法，在形成電路部的同時(shí)，就形成了連接端子，與以前在形成電路部后，以后續(xù)工序形成連接端子工序的方法相比，簡化了工序，并有利于成本降低。與以前的方法比較，該方法可縮短在上述絕緣膜內(nèi)配置導(dǎo)電構(gòu)件的形成時(shí)間，所以增大了電路部的層數(shù)(即，在基板上形成上述絕緣膜的厚度)，縮短了工序時(shí)間，也降低了制造成本。本方法中，由于構(gòu)成連接端子的各導(dǎo)電層，通過多個(gè)連接孔形成導(dǎo)電連接，所以能提高上下連接的機(jī)械穩(wěn)定性和通電穩(wěn)定性。
另外，在上述開口工序中，上述多個(gè)連接孔，最好通過導(dǎo)電構(gòu)件與下層側(cè)鄰接配置的多個(gè)連接孔，以平面上在不同的位置上形成。這樣可進(jìn)一步提高導(dǎo)電層間連接的機(jī)械穩(wěn)定性。
在上述開口工序中，最好沿著與其連接的導(dǎo)電構(gòu)件外周位置形成多個(gè)上述連接孔。上述導(dǎo)電構(gòu)件填充工序，通過電鍍法或蒸鍍法等，在凹部、連接孔、溝內(nèi)形成導(dǎo)電構(gòu)件后，使用CMP(化學(xué)機(jī)械研磨)法等方法，進(jìn)行研磨除去多余的導(dǎo)電構(gòu)件。這時(shí)，由于連接端子，即導(dǎo)電層，形成數(shù)十μm的直徑，所以研磨這樣直徑的導(dǎo)電層時(shí)，通過使導(dǎo)電層外周部的選擇比與導(dǎo)電層中央部分的選擇比不同，研磨后的導(dǎo)電層，其中央部分會(huì)形成若干個(gè)凹形形狀。在這樣的導(dǎo)電層中央部分上形成上述連接孔時(shí)，該部分很容易受外部應(yīng)力等原因而剝離掉，存在損害上下連接機(jī)械穩(wěn)定性和電穩(wěn)定性的危險(xiǎn)。為此，如上述，在導(dǎo)電層的中央部分最好作成不配置連接孔，這樣可以提高半導(dǎo)體裝置的可靠度。
另外，在沿著導(dǎo)電構(gòu)件外周位置配置連接孔的上述構(gòu)成中，上述開口工序中最好是形成直徑比鄰接下層配置的凹部大的凹部。這種情況下，配置在一個(gè)連接層內(nèi)的多個(gè)連接孔，必然與鄰接該連接層的連接層內(nèi)設(shè)置的多個(gè)連接孔，以平面狀配置在不同的位置上。由此，既能保持裝置的可靠度，又能提高一個(gè)連接層內(nèi)配置的各個(gè)連接孔尺寸和間距的設(shè)計(jì)自由度。
在上述溝形成工序中，為連接上述配線層的配線和下層配線層的配線，還需形成配線連接孔，所以上述導(dǎo)電構(gòu)件填充工序中，最好將導(dǎo)電構(gòu)件可以填充在上述連接孔、凹部、溝、配線連接孔內(nèi)。由此，對(duì)應(yīng)各配線層，形成配線、導(dǎo)電層及連接層的同時(shí)，進(jìn)一步形成該配線與其下層側(cè)配置配線層的配線進(jìn)行連接的連接塞柱，這樣可獲得更高的效率。
將通過上述方法制造的多個(gè)半導(dǎo)體裝置，通過其連接端子進(jìn)行層疊，可以制造出小型的，而且具有很好可靠度的三維安裝型半導(dǎo)體裝置。
在上述制造方法中，也可以預(yù)先進(jìn)行開口工序和溝形成工序中的任何一道工序。在開口工序中，也可以預(yù)先進(jìn)行形成連接孔和形成凹部的任何一個(gè)。
本發(fā)明的半導(dǎo)體裝置，具有設(shè)置電極的基板，和貫通上述基板與上述電極形成導(dǎo)電連接的連接端子；上述連接端子，具有在基板的厚度方向上，以層狀配置的多個(gè)導(dǎo)電層，和通過多個(gè)連接孔將相互鄰接的導(dǎo)電層彼此間形成導(dǎo)電連接的連接層。
根據(jù)本構(gòu)成，由于通過多個(gè)連接孔，將構(gòu)成連接端子的各個(gè)導(dǎo)電層形成導(dǎo)電連接，所以實(shí)現(xiàn)了上下連接的機(jī)械穩(wěn)定性和電穩(wěn)定性高的、可靠性高的半導(dǎo)體裝置。
上述構(gòu)成中，配置在一個(gè)連接層內(nèi)的多個(gè)連接孔位置，最好不要以平面狀與鄰接上述連接層的連接層內(nèi)配置的多個(gè)連接孔位置形成重疊。由此可以進(jìn)一步提高上下連接的機(jī)械穩(wěn)定性。
上述的多個(gè)導(dǎo)電層，以層狀設(shè)置，其形態(tài)是以平面看時(shí)，下層側(cè)的導(dǎo)電層配置在上層側(cè)導(dǎo)電層的內(nèi)部，配置在同一連接層內(nèi)的多個(gè)連接孔，最好沿著與其連接的下層導(dǎo)電層外周進(jìn)行配置。這時(shí)，配置在一個(gè)連接層內(nèi)的多個(gè)連接孔，必然以平面狀，配置在與設(shè)在該連接層鄰接連接層內(nèi)的多個(gè)連接孔不同的位置上。由此，既能保持裝置的可靠度，又能提高配置在一個(gè)連接層內(nèi)各連接孔的設(shè)計(jì)自由度。
另外，上述連接端子的最上層的導(dǎo)電層，最好以上述電極構(gòu)成。這樣，與在未形成電極的基板上的區(qū)域形成連接端子的情況比較，可以使基板節(jié)省空間，從而能實(shí)現(xiàn)該半導(dǎo)體裝置的高功能化和小型化。
上述連接端子，最好將其一部分設(shè)置成，從與上述電極相反側(cè)的基板面上形成突出狀，這樣，在該突出部分，可更容易與外部進(jìn)行電連接。具體講，通過上述連接端子，將這種半導(dǎo)體裝置進(jìn)行多個(gè)層疊，可實(shí)現(xiàn)三維安裝型(疊加型)的半導(dǎo)體裝置。


圖1是本發(fā)明第1實(shí)施方式的半導(dǎo)體裝置簡要斷面圖。
圖2A～2C是表示圖1半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖3A～3B是表示繼圖2C的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖4A～4B是表示繼圖3B的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖5是表示繼圖4B的半導(dǎo)體裝置制造之一工序的斷面模式圖。
圖6A～6C是表示繼圖5的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖7A～7B是表示繼圖6C的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖8A～8B是表示繼圖7B的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖9A～9B是表示繼圖8B的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖10A～10B是表示繼圖9B的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖11A～11B是表示繼圖10B的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖12A～12B是表示繼圖11B的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖13A～13B是表示繼圖12B的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖14是表示繼圖13B的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖15A～15C是表示第2實(shí)施方式的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖16A～16B是表示繼圖15C的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖17A～17B是表示繼圖16B的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖18A～18B是表示繼圖17B的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖19是表示繼圖18B的半導(dǎo)體裝置之一制造工序的斷面模式圖。
圖20是關(guān)于本發(fā)明實(shí)施方式的電路基板簡要構(gòu)成的立體圖。
圖21是本發(fā)明實(shí)施方式的電子儀器簡要構(gòu)成的立體圖。
具體實(shí)施例方式
以下參照附圖對(duì)本發(fā)明實(shí)施方式進(jìn)行說明。本實(shí)施方式中，在各圖中，對(duì)各層和各部件采取在圖面上可識(shí)別的大小，所以對(duì)各層和各部件分別采用不同的縮比尺寸。
圖1是表示本發(fā)明第1實(shí)施方式三維安裝型半導(dǎo)體裝置主要部分的部分?jǐn)嗝鎴D。這種三維安裝型半導(dǎo)體裝置100，具有在硅基板10上，多層層疊已形成電路部的半導(dǎo)體芯片(半導(dǎo)體裝置)1的構(gòu)成。
各半導(dǎo)體芯片1的電路部具有多層配線結(jié)構(gòu)(例如，圖1中為4層結(jié)構(gòu))。而且，對(duì)各個(gè)半導(dǎo)體芯片1，在上述電路部中未形成元件和配線的位置上，設(shè)有在其層疊方向上貫通的基板10和電路部的連接端子24。
該連接端子24，具有對(duì)應(yīng)于上述電路部的各配線層，在基板10的厚度方向上設(shè)置成層狀的多個(gè)導(dǎo)電層241、242、243、244、245，并相互鄰接的導(dǎo)電層，彼此間由連接層241a、242a、243a、244a形成了導(dǎo)電連接。在各連接層241a、242a、243a、244a上，分別設(shè)有多個(gè)連接孔241b、242b、243b、244b。例如，在連接層241a上設(shè)有多個(gè)連接孔241b，相鄰接的導(dǎo)電層241，242，通過這些多個(gè)連接孔241b被導(dǎo)通著。同樣，導(dǎo)電層242，243、導(dǎo)電層243，244、導(dǎo)電層244，245分別通過多個(gè)連接孔242b、243b、244b形成了多點(diǎn)導(dǎo)電連接。
另外，位于連接端子24的基板最表面的部分(即，在電路部上露出的最上層導(dǎo)電層245)，作為電極臺(tái)座構(gòu)成，這種臺(tái)座245在未圖示的部位與電路部形成了電連接。這樣，在芯片內(nèi)形成的電信號(hào)，通過該臺(tái)座245，輸出到與它層疊的其他芯片中。而且，在本實(shí)施方式中，對(duì)連接端子24使用了與電路部的配線材料相同的材料。作為這樣的導(dǎo)電構(gòu)件，可以適用例如鋁、金、銀、銅、鉑等低電阻的金屬材料。
在連接端子的上層由錫—銀形成電鍍薄膜19，通過該電鍍薄膜19，層疊連接著不同的半導(dǎo)體芯片。在各個(gè)半導(dǎo)體芯片1中，在硅基板10的背面?zhèn)韧怀鰜碓O(shè)有連接端子24，該突出的部分，通過電鍍薄膜與不同的半導(dǎo)體裝置連接端子相連接著。在層疊的各芯片1之間填充虧槽(underfill)25。
以下將圖1所示的半導(dǎo)體裝置作為一例，對(duì)其制造方法進(jìn)行說明。圖2A～圖14是制造半導(dǎo)體裝置100的一連串的工序內(nèi)，以斷面圖示出與本發(fā)明有關(guān)工序的工序圖。以不同的縮比尺寸示出了圖2A～圖5和圖6A～圖14。
首先，根據(jù)圖2A～圖5，對(duì)電路部的第1層元件和與其導(dǎo)電連接的配線層的形成工序進(jìn)行說明。圖2A～圖5是各工序中半導(dǎo)體芯片1的局部放大示意圖。
首先，如圖2A所示，使用公知的方法，在由硅基板等形成的基板10上，形成具有晶體管30等電路元件的第1層。該晶體管30，在基板10上具有電源部分31，漏極部分32，并在該基板10上依次層疊柵絕緣膜34和柵部分33而形成。在柵部分33的側(cè)壁上形成側(cè)壁，將柵部分33和側(cè)壁作為掩模進(jìn)行雜質(zhì)摻雜，實(shí)現(xiàn)LDD結(jié)構(gòu)。
接著，在該第1層上，形成例如由硼磷硅酸玻璃(以下稱BPSG)構(gòu)成的絕緣膜14。對(duì)于該絕緣膜14形成與晶體管30的漏極部分32相通的配線連接孔35，在該孔內(nèi)埋入形成鎢塞柱(plug)352。用與形成連通漏極部分32的配線連接孔35的工序相同的工序，對(duì)絕緣膜14，也可以形成與晶體管30的電源部分31相通的配線連接孔(未圖示)。進(jìn)而，用與在連通漏極部分32的配線連接孔35內(nèi)埋入鎢塞柱352的工序相同的工序，也可以在連通電源部分31的配線連接孔內(nèi)埋入鎢塞柱。圖2A和圖2B中，符號(hào)351是形成阻擋層的TiN/Ti薄膜。
這樣，形成這種塞柱352后，在絕緣膜14的表面上形成與絕緣膜14和以下述工序形成的硬掩模29，具有不同的蝕刻選擇比，而且對(duì)于由下述工序形成連接端子24的材料具有擴(kuò)散阻擋性的絕緣膜，例如由氮化硅或碳化硅形成的絕緣膜15。
接著，在絕緣膜15上涂布抗蝕劑層71，在由圖案形成連接端子的區(qū)域(形成連接端子的預(yù)定部分)E1上形成開口部71a。
另外，抗蝕劑層71中開口部71a的形狀，可根據(jù)貫通孔H1的開口形狀設(shè)定，例如，具有直徑為60μm的圓形開口部。
接著將抗蝕劑層71作為掩模進(jìn)行蝕刻，除去位于開口部71a處的絕緣膜14，15。圖2B是上述蝕刻后，利用剝離處理和灰化(ashing)等除去抗蝕劑層71后的狀態(tài)示意斷面圖。由此，在與絕緣膜14、15的上述開口部71a相對(duì)應(yīng)的位置(即，與形成連接端子預(yù)定部分E1相對(duì)應(yīng)的位置)上形成開口部H1。
接著，如圖2C所示，形成為對(duì)基板10穿孔進(jìn)行蝕刻用的硬掩模29。硬掩模29，以覆蓋絕緣膜15的上層面及開口部H1的內(nèi)面方式形成，例如，可以利用CVD法形成SiO2等的絕緣材料。這樣，全面形成硬掩模29后，在開口部H1的底部中，對(duì)硬掩模29進(jìn)行開口，使基板10的表面在開口部露出。對(duì)于蝕刻，最好使用干蝕刻。干蝕刻也可以是反應(yīng)性離子蝕刻(RIEReactive Ion Etching)。
這樣，使用具有開口部的硬掩模29，通過干蝕刻，如圖3A所示在基板10上形成穿孔。此處，作為干蝕刻，除了RIE之外，還可以使用ICP(Inductively Coupled Plasma)。圖3A是對(duì)基板10進(jìn)行穿孔，形成孔部(基板孔)H2的狀態(tài)示意斷面圖。硬掩模29的開口部考慮到基板穿孔時(shí)的過量蝕刻(側(cè)壁蝕刻)，例如，開口直徑取為30μm。對(duì)于硬掩模29的膜厚，在對(duì)于基板10形成70μm左右深的孔時(shí)，例如將正硅酸四乙酯(Tetra Ethyl Ortho SilioateSi(OC2H6)4以下稱為TEOS)作為原料，用PECVD(Plasma Enhanced Chemical Vapor Deposition)形成的氧化硅膜，即，以PE-TEOS法，需要形成2μm左右的氧化硅膜。作為硬掩模29的形成方法，除了PE-TEOS法外，還可以使用臭氧和TEOS，利用熱CVD法形成氧化硅膜，即利用O3-TEOS法，或利用SiH4-N2O系、SiH4-O2系的等離子體激勵(lì)的CVD法形成。通過基板穿孔工序，硬掩模29也能薄膜化，在該穿孔工序后，膜厚可減少到1000-9000左右。即，本實(shí)施方式中，將硬掩模29的膜厚，設(shè)定在大于蝕刻量的值。
因此，在通常使用的光致抗蝕劑掩模中，由于缺乏耐干蝕刻性，所以對(duì)于設(shè)置70μm的孔，需要10μm左右的抗蝕劑掩模，利用厚膜，會(huì)導(dǎo)致成本增高，而且加工時(shí)的形體比也會(huì)增大，這是非效率的。然而，根據(jù)上述的硬掩模29，可以使膜厚變薄，并能實(shí)現(xiàn)有效的制造工藝。
另外，作為硬掩模29開口部的開口形狀，本實(shí)施方式中采用了圓形，但也可以采用四角形等多角形的，開口方法可以使用PFC系干蝕刻或BHF系濕蝕刻中的任何一種。
上述工序結(jié)束時(shí)，殘留的硬掩模29比孔部H2更向孔內(nèi)側(cè)突出，這對(duì)以后的加工帶來麻煩。為此，通過對(duì)殘留的硬掩模29進(jìn)行全面蝕刻，除去硬掩模29和突出部分29a。這時(shí)如圖3B所示，以絕緣膜15終止蝕刻，對(duì)硬掩模29和絕緣膜14以快速進(jìn)行蝕刻，對(duì)絕緣膜15蝕刻速度很慢，最好使用具有高選擇比的蝕刻。另外，如圖3B所示，蝕刻最好采用干蝕刻等各向異性蝕刻，這樣可在絕緣膜14、15的開口部內(nèi)壁上殘存硬掩模29的薄膜。
接著，對(duì)孔部H2內(nèi)進(jìn)行絕緣膜的被覆處理。此處以PE-TEOS法，最好形成1-3μm左右的氧化硅膜，結(jié)果如圖4A所示，可在與基板10、絕緣膜14、15連通的孔部H1、H2內(nèi)部形成絕緣膜20。絕緣膜20也可以通過等離子體CVD法形成1-3μm左右的氮化硅膜。也可以將上述氧化硅膜和氮化硅膜層層疊形成1-3μm左右，以形成絕緣膜20。將氧化硅膜和氮化硅膜進(jìn)行層疊而形成時(shí)，也可以在形成氧化硅膜后，再形成氮化硅膜，也可以在比氮化硅膜更接近基板10的位置上形成氧化硅膜。而且，配置在孔部H1、H2內(nèi)的絕緣膜20表面上，也可以形成介電率比上述氧化硅膜20低的薄膜層。
接著，在絕緣膜20上涂布抗蝕劑(圖示略)。這種抗蝕劑是為了在連接孔35的上方，形成與鎢塞柱352導(dǎo)通的配線用溝。因此，涂布該抗蝕劑后，通過形成圖案法，在連接孔35上方，與溝形成預(yù)定部分E2相對(duì)應(yīng)的位置形成開口部(圖示略)。這樣，將該抗蝕劑層作為掩模進(jìn)行蝕刻，除去位于上述開口部的絕緣膜15、20，以在該開口部露出連接鎢塞柱352的表面。由此，在連接孔35的上方形成圖4B所示的配線用溝28。
接著除去上述溝28形成用的抗蝕劑層，如圖4B所示，在基板上形成含有阻擋層和種子層的襯底膜22。而且，對(duì)于阻擋層，使用TiN和TaN，WN(氮化鎢)等金屬材料，對(duì)于種子層，使用與連接端子24相同的材料，例如使用銅。作為形成這些阻擋層和種子層的方法，可采用濺射法和CVD法等各種方法。由此，在絕緣膜20上形成襯底膜22，充分覆蓋住溝28及孔部H1、H2的內(nèi)部。
形成襯底膜22后，使用電化學(xué)鍍(ECP)法，以包括孔部H1、H2的內(nèi)部及溝28內(nèi)部的形式，對(duì)襯底膜22實(shí)施電鍍處理。同樣，使用CMP(化學(xué)機(jī)械研磨)法等方法，研磨除去從絕緣膜20突出的部分。由此，在孔部H1、H2內(nèi)部埋入導(dǎo)電構(gòu)件的銅，同時(shí)在溝28內(nèi)形成配線40。即，同時(shí)形成連接端子24的一部分(第1導(dǎo)電層)241和第2層配線40，最終形成如圖5所示的狀態(tài)。
接著根據(jù)圖6A-圖14，對(duì)電路部的第3層以后的層形成工序進(jìn)行說明。而且，圖6A-圖14以模擬方式示出了構(gòu)成連接端子24的各導(dǎo)電層和連接層的構(gòu)成，圖中省去了為形成晶體管30和配線40，及連接端子24的襯底膜等。
如上所述，直到形成電路部的第2層后，如圖6A所示，依次在基板上形成絕緣膜61、62、63。在此，絕緣膜61，63和層間絕緣膜62采用不同的材料，例如，本實(shí)施方式中，絕緣膜61，63采用了氮化硅或碳化硅，絕緣膜62采用了氧化硅。
接著，如圖6B所示，在絕緣膜63上涂布抗蝕劑層72，通過圖案形成法，在與連接端子形成預(yù)定部分E1相對(duì)應(yīng)的位置上形成開口部72a。該開口部72a采用與第2導(dǎo)電層242相對(duì)應(yīng)的形狀，從平面看，配置在與第1導(dǎo)電層241重疊的位置上，例如，開口部72a采用直徑比導(dǎo)電層241大的圓形形狀，從平面看，配置在與導(dǎo)電層241同心圓上。
接著將上述抗蝕劑層72作為掩模進(jìn)行蝕刻，除去位于上述開口部72a上的絕緣膜63。圖6C是表示上述蝕刻工序后，除去抗蝕劑層72后的狀態(tài)斷面圖。
接著，如圖7A所示，在絕緣膜62，63上除布為形成連接孔241b用的抗蝕劑層73，利用圖案形成法，在與連接端子形成預(yù)定部分E1相對(duì)應(yīng)的位置上形成多個(gè)開口部73a。這時(shí)，從平面看，上述開口部73a配置在導(dǎo)電層241的周邊部分上，沿著導(dǎo)電層241的外周位置，以圓環(huán)狀形成多個(gè)這樣的開口部73a。圖7B是表示上述開口部73a的配置模式平面圖，圖中，符號(hào)241f表示配置在下層側(cè)的第1導(dǎo)電層241的最外周位置。
如上所述，在形成導(dǎo)電層241的工序中，通過CMP法除去導(dǎo)電構(gòu)件，但這時(shí)，由于形成直徑為數(shù)十μm的導(dǎo)電層241，當(dāng)研磨如此大直徑的構(gòu)件時(shí)，由于導(dǎo)電層外周部分的選擇比與導(dǎo)電層中央部分的選擇比不同，所以研磨后的導(dǎo)電層241，其中央部分形成許多凹下的狀態(tài)。這樣，在這種導(dǎo)電層中央部分形成第1連接層的連接孔時(shí)，該部分很容易受外部應(yīng)力等原因而剝落掉，存在著損害上下連接的機(jī)械穩(wěn)定性和電穩(wěn)定性的危險(xiǎn)。因此，在如上述的導(dǎo)電層中央部分最好不要配置連接孔，這樣可以提高半導(dǎo)體裝置的可靠性。這種情況，對(duì)于所有連接孔241b-244b的形成工序是一樣的，所以在下述各連接孔242b-244b的形成工序中，也將其形成位置選在與其連接的導(dǎo)電層的外周位置上。尤其，越是上層側(cè)，由于導(dǎo)電層中央部分的凹下程度變得很大，采用這樣的結(jié)構(gòu)，效果很大。
接著，將上述抗蝕劑層73作為掩模，進(jìn)行蝕刻，除去位于開口部73a上的絕緣膜62。圖8A是表示蝕刻工序后，去除抗蝕劑層73后的狀態(tài)示意斷面圖。由此，在絕緣膜62上與上述開口部73a相對(duì)應(yīng)的位置上形成多個(gè)開口部62a。
接著將絕緣膜63作為掩模，對(duì)絕緣膜62進(jìn)行部分蝕刻，如圖8B所示，在含有多個(gè)開口部62a的區(qū)域內(nèi)形成凹部H3。
接著，通過蝕刻除去位于絕緣膜62上的絕緣膜63和位于開口部62a上的絕緣膜61。由此，如圖9A所示，形成與上述開口部62a連通的開口部61a，在上述開口部62a被露出在一部分第1導(dǎo)電層241的表面。本實(shí)施方式中，由這些連通的開口部61a、62a構(gòu)成連接孔241b。即，通過圖6A～圖9A的工序，在與連接端子形成預(yù)定部分E1相對(duì)應(yīng)的位置上形成多個(gè)連接孔241b，進(jìn)而在含有該連接孔241b的區(qū)域內(nèi)形成凹部H3。
在形成上述連接孔241b及凹部H3的工序的同時(shí)，在絕緣膜62上與上述連接端子形成預(yù)定部分E1不同的位置上，形成第2層的配線用溝及連接孔(圖示略)。
接著，利用CVD法等方法，在基板上形成含有阻擋層和種子層的襯底膜(圖示略)。由此，在絕緣膜62上形成襯底膜，并充分覆蓋住上述配線用溝、連接孔241b、及凹部H3的內(nèi)部。
在形成襯底膜后，利用ECP法，以包括這些溝、凹部H3、連接孔241b內(nèi)部的形式，在襯底膜上實(shí)施電鍍處理。同樣，利用CMP法等方法，研磨除去由絕緣膜62面上突出的多余導(dǎo)電構(gòu)件。
由此，在上述溝、連接孔241b、凹部H3內(nèi)，埋入作為導(dǎo)電構(gòu)件的銅，并形成第3層配線(圖示略)、第1連接層241a、和第2導(dǎo)電層242。
即，形成第3層配線的同時(shí)，在第1導(dǎo)電層241上，形成通過多個(gè)連接孔241b與導(dǎo)電層241形成導(dǎo)電連接的第2導(dǎo)電層242，最終形成圖9B所示的狀態(tài)。
接著，如圖10A所示，應(yīng)形成電路部的第4層，在基板上依次形成絕緣膜64、65、66。此處，絕緣膜64，66與層間絕緣膜65采用不同的材料，在本實(shí)施方式中，例如，絕緣膜64，66采用氮化硅或碳化硅，絕緣膜65采用氧化硅。
接著在絕緣膜66上涂布抗蝕劑層74，通過圖案形成法，在與連接端子形成預(yù)定部分E1相對(duì)應(yīng)的位置上形成開口部74a。該開口部74a采用與第3導(dǎo)電層243相對(duì)應(yīng)的形狀，從平面看，配置在與上述第2導(dǎo)電層242形成重疊的位置上，具體講，開口部74a采用直徑比導(dǎo)電層242大的圓形形狀，從平面看，配置在與導(dǎo)電層242同心圓上。
接著，將上述抗蝕劑層74作為掩模進(jìn)行蝕刻，除去位于上述開口部74a的絕緣膜66。圖10B是表示上述蝕刻工序后，除去抗蝕劑層74后的狀態(tài)斷面圖。
接著，如圖11A所示，在絕緣膜65，66上，涂布形成連接孔242b用的抗蝕劑層75，利用圖案形成法，在與形成連接端子預(yù)定部分E1相對(duì)應(yīng)的位置上形成多個(gè)開口部75a。這時(shí)，從平面看，上述開口部75a配置在導(dǎo)電層242的周邊部分上，沿著導(dǎo)電層242的外周位置，以圓環(huán)狀形成多個(gè)這種開口部75a。
圖11B是表示與配置在下層側(cè)的連接孔241b一起配置上述開口部75a的模式平面圖。圖中，符號(hào)242f表示配置在下層側(cè)的第2導(dǎo)電層242最外周的位置。如上述，在本實(shí)施方式中，形成直徑比第1導(dǎo)電層更大的第2導(dǎo)電層241，從平面看，由于將開口部75a的位置作為第2導(dǎo)電層的外周位置，所以多個(gè)開口部75a的位置(即第2連接層242a的多個(gè)連接孔242b的位置)與第1連接層241a的多個(gè)連接孔241b的位置，不是以平面狀重疊。另外，在本實(shí)施方式中，第1導(dǎo)電層241和第2導(dǎo)電層242的中心軸位置O，與開口部75a的中心軸位置75c，連接孔241b的中心軸位置241c，從平面看，沒有配置在同一條直線上(即，以交錯(cuò)形式配置)。
接著，將上述抗蝕劑層75作為掩模進(jìn)行蝕刻，除去位于開口部75a處的絕緣膜65。圖12A是表示蝕刻后，除去抗蝕劑層75后的狀態(tài)斷面圖。由此，在絕緣膜65上與上述開口部75a相對(duì)應(yīng)的位置上形成多個(gè)開口部65a。
接著，將絕緣膜66作為掩模，對(duì)絕緣膜65進(jìn)行部分蝕刻，如圖12B所示，在含有多個(gè)開口部65a的區(qū)域內(nèi)形成凹部H4。
接著，通過蝕刻除去位于絕緣膜65上的絕緣膜66和位于開口部65a上的絕緣膜64，由此，如圖13A所示，形成與上述開口部65a連通的開口部64a，在上述開口部65a上露出一部分第2導(dǎo)電層242的表面。本實(shí)施方式中，由這些連通的開口部64a、65a構(gòu)成連接孔242b。即，利用圖10A～圖13A的工序，在與形成連接端子預(yù)定部分E1相對(duì)應(yīng)的位置上，形成多個(gè)連接孔242b，進(jìn)而在含有該連接孔242b的區(qū)域內(nèi)形成凹部H4。
在形成上述連接孔241b和凹部H3的同時(shí)，在絕緣膜62上，與形成上述連接端子預(yù)定部分E1不同的位置上，形成第2層配線用的溝及連接孔(圖示略)。
接著，利用CVD法等方法，在基板上形成含有阻擋層和種子層的襯底膜(圖示略)。由此，在絕緣膜65上形成襯底膜，充分覆蓋住上述配線用溝、連接孔242b、和凹部H4的內(nèi)部。
形成襯底膜后，利用ECP法，以包括這些溝、凹部H4、連接孔242b內(nèi)部的形式，在襯底上實(shí)施電鍍處理。同樣，利用CMP法等方法，研磨除去從絕緣膜65面上突出的多余導(dǎo)電構(gòu)件。
由此，在上述溝，連接孔242b和凹部H4內(nèi)，埋入作為導(dǎo)電構(gòu)件的銅，并形成第4層配線(圖示略)、第2連接層242a、和第3導(dǎo)電層243。即，形成第4層配線的同時(shí)，在第2導(dǎo)電層242上，形成通過多個(gè)連接孔242b與導(dǎo)電層242形成導(dǎo)電連接的第3導(dǎo)電層243，最終形成圖13B所示的狀態(tài)。
對(duì)于第4層以后，同樣進(jìn)行，在形成各層配線的同時(shí)，以各層連接的形式，形成連接端子24。圖14是表示形成最后的導(dǎo)電層電極臺(tái)座245的狀態(tài)斷面圖。而且，第3層以后，由以往的鎢塞柱形成連接孔，也可通過組合鋁配線，形成配線。
經(jīng)過以上工序制造的半導(dǎo)體芯片1，例如研磨基板10的背面，直到使連接端子24在基板10的背面上露出?；蛘?，也可以從背面研磨基板10，直到接近連接端子時(shí)，再對(duì)基板10的背面進(jìn)行蝕刻，露出連接端子24，以使連接端子24從基板10背面露出。
將如此形成的半導(dǎo)體芯片1，通過其連接端子24，形成多個(gè)層疊，通過進(jìn)行配線，可制造出能高密度安裝的三維安裝型(疊加型)半導(dǎo)體裝置。
對(duì)于使各半導(dǎo)體芯片形成層疊，最好是利用焊錫等焊接材料19(參照?qǐng)D1)，將上下配置的半導(dǎo)體芯片的電極接合在一起，形成電的導(dǎo)通。為了將半導(dǎo)體裝置的主體部分接合在一起，也可以使用粘接材料。這種粘接劑可以是液體狀或凝膠狀的粘接劑，也可以是片狀的粘接片。粘接劑可以是以環(huán)氧樹脂為主要材料的粘接劑，也可以是絕緣性的粘接劑。
不僅僅是通過粘接劑將半導(dǎo)體芯片彼此接合在一起，在形成電導(dǎo)通時(shí)，也可以使用含有導(dǎo)電性物質(zhì)的粘接劑。這種導(dǎo)電性物質(zhì)，例如，由焊接材料、焊錫等粒子構(gòu)成，將它們分散在粘接材料中。這樣，在被連接體彼此接合時(shí)，該粒子起到了焊接接合的作用，并能顯著提高其接合性。粘接劑可以是分散了導(dǎo)電粒子的各向異性導(dǎo)電粘接劑(ACA)，例如，各向異性導(dǎo)電膜(ACF)和各向異性導(dǎo)電糊(ACP)。各向異性導(dǎo)電粘接劑是將導(dǎo)電粒子(填料)分散在粘合劑中，所以有時(shí)也添加分散劑。作為各向異性導(dǎo)電粘接劑的粘合劑，多數(shù)使用熱固化性的粘接劑。在這種情況下，在配線圖案和電極之間，通過導(dǎo)電粒子，可獲得兩者之間的電連接。
對(duì)于電極間的電連接，最好使用由Au-Au、Au-Sn、焊錫等形成的金屬接合。例如，將這些材料設(shè)置在電極上，施加加熱、超聲波振蕩、或者超聲波振蕩和加熱，就可將兩者接合在一起。當(dāng)兩者接合時(shí)，由于振蕩和加熱，設(shè)置在電極上的材料進(jìn)行擴(kuò)散，而形成金屬接合。
如上層疊形成的三維安裝型半導(dǎo)體裝置，位于其最下(或最上)的半導(dǎo)體裝置，其主體部分的連接端子24，與外部端子連接。該外部端子，可用焊錫或金屬等形成，當(dāng)然并不限于這些，也可用導(dǎo)電性材料形成。并不一定需要焊錫球，也可將半導(dǎo)體裝置主體部分安裝在基板上，構(gòu)成半導(dǎo)體模塊。也可以不形成焊錫球，在母板安裝時(shí)，利用涂布在母板側(cè)上的焊錫膏，依靠其熔融時(shí)的表面張力，也可形成電連接。
因此，根據(jù)本實(shí)施方式，由于在形成電路部的同時(shí)形成連接端子24，所以與以往分別進(jìn)行電路部形成工序和導(dǎo)電構(gòu)件形成工序的方法相比，簡化了工序，并能降低制造成本。即，上述方法與以往方法相比，至少縮短了在電路部的層間絕緣膜內(nèi)配置部分連接端子的形成時(shí)間，所以其有利點(diǎn)是增大了電路部的層數(shù)(即，在基板上形成的層間絕緣膜厚度)，并縮短了加工工序的時(shí)間。
由于將構(gòu)成連接端子24的各導(dǎo)電層，通過多個(gè)連接孔形成導(dǎo)電連接，所以能提高上下連接的機(jī)械穩(wěn)定性和通電穩(wěn)定性。
進(jìn)而，由于將一個(gè)連接層設(shè)置的多個(gè)連接孔，配置在與該連接層鄰接的連接層內(nèi)設(shè)置的多個(gè)連接孔平面不同的位置上，所以進(jìn)一步提高了機(jī)械強(qiáng)度。尤其，由于從平面看交錯(cuò)狀配置相鄰連接層的各連接孔，所以形成機(jī)械強(qiáng)度極優(yōu)的結(jié)構(gòu)。具體講，其構(gòu)成是層狀設(shè)置的多個(gè)導(dǎo)電層，從下層側(cè)，直徑依次增大，同一連接層內(nèi)設(shè)置的多個(gè)連接孔，沿著下層側(cè)與其連接導(dǎo)電層的外周進(jìn)行了配置。這種情況下，設(shè)在一個(gè)連接層內(nèi)的多個(gè)連接孔，必然配置在與該連接層鄰接連接層內(nèi)設(shè)置的多個(gè)連接孔平面不同的位置上。由此，既能保持裝置的機(jī)械強(qiáng)度，又能提高連接孔尺寸和間隔等的設(shè)計(jì)自由度。將屬于一個(gè)連接層的多個(gè)連接孔，沿著與其連接導(dǎo)電層的外周位置設(shè)置，其優(yōu)點(diǎn)是很難因外部應(yīng)力等原因產(chǎn)生剝離。
本實(shí)施方式中，由于各導(dǎo)電層241～244和連接層241a～244a配置在電極臺(tái)座245的正下面(即，從平面看，連接端子配置在電極臺(tái)座內(nèi)，所以與在和電極臺(tái)座形成位置不同的位置上形成連接端子24，再用配線將它們連接的構(gòu)成相比，可以節(jié)省基板的空間，從而實(shí)現(xiàn)了該半導(dǎo)體芯片的高功能化和小型化)。
以下對(duì)本發(fā)明的第2種實(shí)施方式的半導(dǎo)體裝置制造方法進(jìn)行說明。圖15A～圖19是表示制造上述半導(dǎo)體裝置100的一連串工序中，與本發(fā)明有關(guān)的工序斷面圖。本實(shí)施方式中，對(duì)與和上述第1實(shí)施方式一樣的部件付與了相同的符號(hào)，其說明省去。
本實(shí)施方式的制造方法，在同時(shí)形成連接端子24和各層配線的同時(shí)，同時(shí)還形成為使該配線與下層導(dǎo)通的連接塞柱。
本實(shí)施方式中，首先，如圖15A所示，利用公知方法，在基板10上形成具有晶體管30等電路元件的第1層。
接著在該第1層上形成例如，由硼磷硅酸鹽玻璃(以下稱BPSG)而成的絕緣膜14，再在該絕緣膜14上形成絕緣膜15，該絕緣膜15具有與絕緣膜14，及用下述工序形成的硬掩模29不同蝕刻選擇比，而且是對(duì)用下述工序形成連接端子24的材料具有擴(kuò)散阻擋性的絕緣膜，例如，由氮化硅或碳化硅而成的。
接著，在基板上涂布抗蝕劑層76，通過蝕刻在形成配線連接孔35的位置(配線連接孔預(yù)定形成部)E3上，形成開口部76a。
接著，將上述抗蝕劑層作為掩模，進(jìn)行蝕刻，除去位于開口部76a的絕緣膜15。圖15B是表示蝕刻工序后，除去抗蝕劑層76后的狀態(tài)斷面圖。由此，在絕緣膜15上，與上述開口部76a相對(duì)應(yīng)的位置(即，與配線連接孔預(yù)定形成部E3相對(duì)應(yīng)的位置)上，形成開口部15a。
接著，如圖15C所示，在基板上涂布抗蝕劑層77，通過蝕刻，在連接端子預(yù)定形成部E1上形成開口部77a。抗蝕劑層77上開口部77a的形狀，可根據(jù)貫通孔H1的開口形狀進(jìn)行設(shè)定，例如具有直徑60μm的圓形開口部。
接著，將抗蝕劑層77作為掩模進(jìn)行蝕刻，除去位于開口部77a的絕緣膜14，15。圖16A是表示進(jìn)行蝕刻后，除去抗蝕劑層77后的狀態(tài)斷面圖。由此，在絕緣膜14，15上，與上述開口部77a相對(duì)應(yīng)的位置(即，連接端子預(yù)定形成部E1相對(duì)應(yīng)的位置)上，形成開口部H1。
接著，如圖16B所示，為對(duì)基板10穿孔，形成蝕刻用的硬掩模29。硬掩模29，以覆蓋住絕緣膜15的上層面和開口部H1內(nèi)面的形式形成。這樣全面形成硬掩模29后，在開口部H1的底部，對(duì)硬掩模29進(jìn)行開口，在開口部H1處露出基板10的表面。
這樣，利用具有該開口部的硬掩模29，通過干蝕刻，如圖17A所示，對(duì)基板10進(jìn)行穿孔，在以上工序結(jié)束后，殘留的硬掩模29比孔部H2突出孔內(nèi)側(cè)，給以后工序帶來麻煩。為此，通過對(duì)殘留的硬掩模29進(jìn)行全面蝕刻，除去硬掩模29和突出部件29a。這時(shí)，如圖17B所示，以絕緣膜15進(jìn)行制止蝕刻，對(duì)硬掩模29和絕緣膜14，蝕刻速度很快，而對(duì)于絕緣膜15蝕刻速度很慢，最好使用具有高選擇比的蝕刻。如圖17B所示，蝕刻最好使用干蝕刻等各向異性蝕刻，以便在絕緣膜14，15的開口內(nèi)壁上殘存硬掩模29薄膜。
接著，對(duì)孔部H2內(nèi)進(jìn)行絕緣膜被覆處理，如圖18A所示，在與基板10，絕緣膜14，15連通的孔部(H1，H2)內(nèi)部形成絕緣膜20。最好利用等離子體CVD法形成1-3μm左右的氮化硅絕緣膜20。形成絕緣膜20，也可以層疊上述氧化硅膜和氮化硅膜，形成為1-3μm。在將氧化硅膜和氮化硅膜層疊而形成時(shí)，可以是在形成氧化硅膜后，再形成氮化硅膜的方法，在比氮化硅膜更靠近基板10的位置上形成氧化硅膜。
接著，在絕緣膜20上涂布抗蝕劑層(圖示略)。該抗蝕劑層是為在絕緣膜20上形成第2電路層的配線用溝28，而且是在該溝28的正下面，在第1電路層上形成與晶體管漏極部分32相通的連接孔35而形成的。因此，首先涂布該抗蝕劑層，隨后通過圖案形成法，在與溝預(yù)定形成部E2相對(duì)應(yīng)的位置上形成開口部(圖示略)。這樣將抗蝕劑層作掩模進(jìn)行蝕刻，除去位于上述開口部的絕緣膜20，并在該開口部露出絕緣膜15的表面。由此，在位于晶體管30的漏極32上方形成配線用溝28。隨后繼續(xù)蝕刻，通過絕緣膜15的開口部15a除去絕緣膜14。在上述開口部露出晶體管30的漏極部分32。例如，這時(shí)氮化硅或碳化硅形成的絕緣膜15起到了終止蝕刻的功能，在絕緣膜14上形成與絕緣膜15的開口形狀相對(duì)應(yīng)的連接孔35。圖18A是表示蝕刻后，除去形成溝和連接孔用抗蝕劑層后的狀態(tài)的斷面圖。
接著，如圖18B所示，利用CVD法或?yàn)R射法等方法，在基板上形成含有阻擋層和種子層的襯底膜22。由此，在絕緣膜20上形成襯底膜22，并充分覆蓋住溝28、連接孔35、孔部H1，H2內(nèi)部。
形成襯底膜22后，利用電化學(xué)鍍法，以包括孔部H1，H2內(nèi)部及溝28內(nèi)部的形式，對(duì)襯底膜22上實(shí)施電鍍處理。同樣，利用CMP(化學(xué)機(jī)械研磨)法等方法，除去從絕緣部20突出的不需要的銅和阻擋層，形成如圖19所示的狀態(tài)。由此，在孔部H1、H2內(nèi)部埋入作為導(dǎo)電構(gòu)件的銅，同時(shí)在溝28內(nèi)形成配線41，進(jìn)而在配線下面的連接孔35內(nèi)，形成導(dǎo)通第1層和第2層的連接塞柱42。
對(duì)第3電路層以后同樣進(jìn)行，在形成連接各層配線和層間的連接孔的同時(shí)，也形成連接端子與各層形成連接。
以后的工序和上述第1實(shí)施方式一樣，所以省去其說明。
因此，本實(shí)施方式中，由于在形成電路部的同時(shí)，形成連接端子24，與以往的方法相比，可更有效地制造芯片。另外，在本實(shí)施方式中，不僅僅是各層的配線，而且與連接端子24同時(shí)也形成連接層間的連接塞柱42，所以，與將形成該塞柱工序作為另外工序的上述第1實(shí)施方式的方法比較，可以進(jìn)一步提高制造效率。
本發(fā)明并不僅限于上述實(shí)施方式，只要不超出本發(fā)明宗旨的范圍內(nèi)，可以進(jìn)行種種變形形式實(shí)施。
例如，在上述第1實(shí)施方式中，將形成凹部H3取在形成開口部62a之后，但是這些工序，也可以先進(jìn)行任何一個(gè)。同樣，形成凹部H4的工序和形成開口部65a的工序，也可以將任何一個(gè)先進(jìn)行。在上述實(shí)施方式中，形成凹部H3(或凹部H4)之后，通過蝕刻，對(duì)一部分絕緣膜62(或絕緣膜64)進(jìn)行開口，形成連接孔241b(或連接孔242b)。然而，形成該凹部的工序和形成連接孔的工序，任何一個(gè)可以先進(jìn)行，例如，也可以在形成凹部H3或H4之前，通過蝕刻，對(duì)絕緣膜62或絕緣膜64進(jìn)行開口，形成連接孔241b或連接孔242b。通過這種形成凹部工序和形成連接孔工序，進(jìn)行本發(fā)明的開口工序。
在上述各實(shí)施方式中，雖然將形成基板孔取在形成電路部中第1層的元件之后，但也可以將形成該基板孔H2的工序取在形成第2層以后。通常，這種半導(dǎo)體裝置具有多個(gè)電路板，作為上述電路部的配線，具有極靠近元件在狹窄范圍內(nèi)可導(dǎo)通的“局部配線”、在單一電路板內(nèi)進(jìn)行接收信號(hào)的“半全局(公用)配線”、和連接各電路板間的“全局(global公用)配線”。這些配線，依次從基板側(cè)形成局部配線、半公用配線、公用配線的層疊，或者，配線寬度也接此順序逐個(gè)加粗。
假設(shè)，最細(xì)的局部配線與直徑為50μm或其以上的某個(gè)連接端子同時(shí)形成時(shí)，在向孔部H1、H2內(nèi)填充導(dǎo)電構(gòu)件期間，在配線上形成厚的導(dǎo)電構(gòu)件，利用CMP(化學(xué)研磨)法對(duì)其進(jìn)行研磨，需要很長的時(shí)間。為此，最好將連接端子的形成工序，放在局部配線形成工序以后進(jìn)行。即，孔部H1，H2的形成工序放在局部配線形成工序以后進(jìn)行，將向孔部H1，H2內(nèi)填充導(dǎo)電構(gòu)件，與形成半公用配線或公用配線的同時(shí)進(jìn)行，這樣可更有效地形成連接端子24。
在上述實(shí)施方式中，雖然例舉了在電極臺(tái)座245的正下面形成連接端子，但也可以將臺(tái)座和連接端子形成在基板上的不同位置，再利用配線將它們連接。這種情況下，為了提高強(qiáng)度，再次配線最好以直線設(shè)在芯片的端部。
以下對(duì)本發(fā)明的電路基板和具有該基板的電子儀器進(jìn)行說明。
圖20是表示本發(fā)明之一實(shí)施方式的電路基板簡要構(gòu)成立體圖。如圖20所示，本實(shí)施方式的電路基板102，其構(gòu)成包括搭載在基板101上的上述半導(dǎo)體裝置100。
對(duì)于基板101，例如，一般使用環(huán)氧玻璃基板等有機(jī)系基板，在基板101上，例如由銅等形成的配線圖案構(gòu)成所要求的電路，這些配線圖案與半導(dǎo)體裝置100的配線圖案采用機(jī)械連接，或者，采用上述各向異性導(dǎo)電膜形成電導(dǎo)通。
作為具有備有本實(shí)施方式半導(dǎo)體裝置的電路基板的電子儀器，圖21中示出了筆記本型個(gè)人計(jì)算機(jī)201。將圖20所示的電路基板配置在各種電子儀器的箱體內(nèi)。
另外，電子儀器并不限于上述筆記本型計(jì)算機(jī)或便攜式電話，可適用于各種電子儀器。例如可適用于如下電子儀器。即，液晶顯示器、多媒體對(duì)應(yīng)的個(gè)人計(jì)算機(jī)(PC)及工程·工作臺(tái)(EWS)、排版機(jī)、文字處理機(jī)、電視機(jī)、取景器型或直接監(jiān)視型視頻信號(hào)磁帶記錄器、電子筆記本、電子臺(tái)式計(jì)算機(jī)、汽車導(dǎo)航裝置、POS未端、具有觸摸屏的裝置等。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，其特征在于，在包括具有多層配線結(jié)構(gòu)的電路部、和與該電路部導(dǎo)電連接的電極，依次層疊的基板，和貫通上述基板與上述電極導(dǎo)電連接的連接端子的半導(dǎo)體裝置制造方法中，包括上述基板上形成絕緣膜的絕緣膜形成工序；對(duì)上述絕緣膜，在與連接端子預(yù)形成部相對(duì)應(yīng)的位置上，形成多個(gè)連接孔，在含有上述連接孔形成區(qū)域的區(qū)域內(nèi)，在上述絕緣膜上形成凹部的開口工序；在上述基板面內(nèi)，在與上述連接端子預(yù)形成部不同的位置上，形成配線用溝的溝形成工序；和向上述連接孔、凹部、溝內(nèi)填充導(dǎo)電構(gòu)件的導(dǎo)電構(gòu)件填充工序，重復(fù)進(jìn)行上述絕緣膜形成工序，開口工序，溝形成工序，導(dǎo)電構(gòu)件填充工序，在上述基板的厚度方向上，依次形成上述電路部分配線層和連接端子的層疊。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，上述開口工序，是通過導(dǎo)電構(gòu)件在與下層側(cè)鄰接，在與配置的多個(gè)連接孔平面不同的位置上形成上述多個(gè)連接孔。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，上述開口工序中，沿著與其連接的導(dǎo)電構(gòu)件外周位置上，形成多個(gè)上述連接孔。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置的制造方法，其特征在于，在上述開口工序中，形成比鄰接下層側(cè)配置的凹部更大的上述凹部。
5.根據(jù)權(quán)利要求1～4的任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，上述溝形成工序，包括為連接上述配線層配線和下層配線層配線，形成配線連接孔的工序，上述導(dǎo)電構(gòu)件填充工序中，包括將導(dǎo)電構(gòu)件填充到上述連接孔、凹部、溝、配線連接孔內(nèi)。
6.一種層疊型半導(dǎo)體裝置的制造方法，其特征在于，包括(a)在包括具有多層配線結(jié)構(gòu)的電路部和與該電路部導(dǎo)電連接的電極依次層疊的基板，和貫通上述基板和電路部，與上述電極導(dǎo)電連接的連接端子的半導(dǎo)體裝置制造工序中，包括在上述基板上形成絕緣膜的絕緣膜形成工序；對(duì)于上述絕緣膜，在與連接端子預(yù)定形成部相對(duì)應(yīng)的位置上開口多個(gè)連接孔，在含有該連接孔形成區(qū)的區(qū)域內(nèi)，在上述絕緣膜上形成凹部的開口工序；在上述基板面內(nèi)，在與上述連接端子預(yù)定形成部不同的位置上，形成配線用溝的溝形成工序；和向上述連接孔、凹部、溝內(nèi)填充導(dǎo)電構(gòu)件的導(dǎo)電構(gòu)件填充工序，重復(fù)上述絕緣膜形成工序，開口工序，溝形成工序，導(dǎo)電構(gòu)件填充工序，和在上述基板的厚度方向上，依次形成上述電路部配線層和連接端子層疊的工序，和(b)通過其連接端子，將由上述(a)工序制造的多個(gè)半導(dǎo)體裝置進(jìn)行層疊的工序。
7.一種半導(dǎo)體裝置，其特征在于，包括設(shè)置電極的基板；和貫通上述基板，與上述電極形成導(dǎo)電連接的連接端子，上述連接端子具有在上述基板厚度方向上，以層狀配置的多個(gè)導(dǎo)電層，和通過多個(gè)連接孔，將相互鄰接的導(dǎo)電層彼此形成導(dǎo)電連接的連接層。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于，配置在一個(gè)連接層的多個(gè)連接孔位置與配置在鄰接上述連接層的連接層內(nèi)的多個(gè)連接孔位置，不能以平面重疊。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，上述多個(gè)導(dǎo)電層以層狀配置，從平面看，下層側(cè)導(dǎo)電層，配置在上層導(dǎo)電層內(nèi)部的形式；配置在同一連接層內(nèi)的多個(gè)連接孔，沿著下層側(cè)與其連接的導(dǎo)電層外周而配置。
10.根據(jù)權(quán)利要求7～9的任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，上述連接端子的最上層導(dǎo)電層，作為上述電極而構(gòu)成。
11.根據(jù)權(quán)利要求7～9的任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，上述連接端子，其一部分，從與上述電極相反側(cè)的基板面上突出。
12.一種層疊型半導(dǎo)體裝置，其特征在于，含有多個(gè)半導(dǎo)體裝置，通過上述連接端子，將上述多個(gè)半導(dǎo)體裝置進(jìn)行層疊而成，其中，上述多個(gè)半導(dǎo)體裝置，包括設(shè)置電極的基板，和貫通上述基板，與上述電極形成導(dǎo)電連接的連接端子，上述連接端子，具有在上述基板的厚度方向上，以層狀配置的多個(gè)導(dǎo)電層，和通過多個(gè)連接孔，將相互鄰接的導(dǎo)電層彼此形成導(dǎo)電連接的連接層。
全文摘要
在包括具有多層配線結(jié)構(gòu)的電路部，和與該電路部導(dǎo)電連接的電極，依次層疊的基板(10)，和貫通該基板(10)及電路部，與上述電極形成導(dǎo)電連接的連接端子的半導(dǎo)體裝置制造方法中，在形成電路部各配線層的配線(40)時(shí)，同時(shí)形成連接端子之一部分(241)。
文檔編號(hào)H01L23/48GK1551313SQ200410038529
公開日2004年12月1日 申請(qǐng)日期2004年4月29日 優(yōu)先權(quán)日2003年5月6日
發(fā)明者增田員拓 申請(qǐng)人:精工愛普生株式會(huì)社