專利名稱：高耐電壓的半導(dǎo)體器件以及制造該器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括有高耐電壓MOS晶體管的半導(dǎo)體器件，以及制造該器件的方法。
背景技術(shù)：
當(dāng)將10V、100V等高電勢(shì)施加到驅(qū)動(dòng)LCD(液晶顯示器)或PDP(等離子顯示板)的半導(dǎo)體器件的輸出級(jí)時(shí)，試圖增加組成輸出級(jí)的MOS晶體管的耐電壓。圖1示出了用于該目的的現(xiàn)有高耐電壓MOS晶體管的一個(gè)例子(日本專利公開發(fā)表號(hào)No.H11-163336/1999)。N溝道MOS晶體管是在由形成于硅的P型半導(dǎo)體襯底201中的厚絕緣層(LOCOS層)202所限定的器件形成區(qū)域中形成的。MOS晶體管具有形成于半導(dǎo)體襯底表面上的柵極氧化層203和柵極204，以及分別形成于柵極204的兩側(cè)的高濃度N型漏極擴(kuò)散層205和高濃度源極擴(kuò)散層206。在MOS晶體管中，為了提高漏極耐電壓，作為厚柵極絕緣層的LOCOS層202a是在位于柵極204和漏極擴(kuò)散層205之間的溝道區(qū)域部分中的襯底表面上形成的，并且低濃度P型場(chǎng)緩和擴(kuò)散層207是在包括有漏極擴(kuò)散層205和一部分溝道區(qū)域的區(qū)域中形成的。在圖1中，“231”表示中間絕緣層，“232”表示接觸栓塞，并且“233”表示第一布線層。
在高耐電壓MOS晶體管中，由LOCOS層202組成的厚柵極絕緣層能夠確保位于柵極204和漏極擴(kuò)散層205之間存在較長(zhǎng)的導(dǎo)電長(zhǎng)度，并且場(chǎng)緩和擴(kuò)散層207能夠限制當(dāng)將電勢(shì)施加于漏極擴(kuò)散層205時(shí)所產(chǎn)生的耗盡層的擴(kuò)展。這樣可以減輕漏極結(jié)或位于場(chǎng)緩和擴(kuò)散層207和半導(dǎo)體襯底201之間的結(jié)的電場(chǎng)集中，并且阻止由于電場(chǎng)崩潰所發(fā)生的電流泄漏，從而提高了漏極耐電壓。日本專利公開發(fā)表號(hào)No.H11-163336/1999也講述了用于形成具有中間濃度以減輕場(chǎng)緩和擴(kuò)散層中電場(chǎng)的擴(kuò)散層的技術(shù)，以便進(jìn)一步增強(qiáng)耐電壓。
不過(guò)，本發(fā)明人發(fā)現(xiàn)，即使在這種具有場(chǎng)緩和擴(kuò)散層207的MOS晶體管中，當(dāng)將用于驅(qū)動(dòng)LCD或PDP的高電勢(shì)施加到漏極時(shí)，電場(chǎng)集中發(fā)生于場(chǎng)緩和擴(kuò)散層207和溝道區(qū)域之間邊界上的半導(dǎo)體襯底的表面部分上，并且使得很難達(dá)到所需的高耐電壓。為了提高耐電壓和達(dá)到MOS晶體管中所要求的高耐電壓，例如，可以增加LOCUS層202a的長(zhǎng)度，以使得位于柵極204和漏極擴(kuò)散層205之間的導(dǎo)電長(zhǎng)度更長(zhǎng)，或者將場(chǎng)緩和擴(kuò)散層207朝向溝道區(qū)域延伸，從而削弱場(chǎng)緩和擴(kuò)散層207上的電場(chǎng)。不過(guò)，這種方案增加了漏極擴(kuò)散層205和溝道區(qū)域的尺寸，從而使得MOS晶體管的尺寸更大，這就阻礙了半導(dǎo)體器件的更高集成度。
雙向MOS晶體管也被提了出來(lái)，它具有場(chǎng)緩和擴(kuò)散層，形成于漏極擴(kuò)散層和源極擴(kuò)散層之上，并且具有厚柵極絕緣層，不僅形成于漏極擴(kuò)散層之上，還形成于源極擴(kuò)散層和柵極之間。在這種雙向MOS晶體管中，增大位于源極一側(cè)和漏極一側(cè)的場(chǎng)緩和擴(kuò)散層或者使厚柵極絕緣層更長(zhǎng)以增加耐電壓，會(huì)使得器件的尺寸更大。

發(fā)明內(nèi)容
因此，本發(fā)明的目標(biāo)是提出一種用于增加耐電壓同時(shí)不會(huì)增加MOS晶體管尺寸的半導(dǎo)體器件，以及制造該半導(dǎo)體器件的方法。
根據(jù)本發(fā)明的一個(gè)方面，提出了一種高耐電壓的半導(dǎo)體器件，它所包括的MOS晶體管具有形成于一種導(dǎo)電類型半導(dǎo)體層之上的柵極，以及位于半導(dǎo)體層表面上的相反導(dǎo)電類型的源極擴(kuò)散層和漏極擴(kuò)散層，并且其中位于漏極擴(kuò)散層和柵極之間的柵極絕緣層的該部分比其他部分形成得更厚，并且相反導(dǎo)電類型的低濃度偏移擴(kuò)散層形成于包含有漏極擴(kuò)散層的區(qū)域中。在半導(dǎo)體器件中，比半導(dǎo)體層具有更高濃度的一種導(dǎo)電類型掩埋層以比偏移擴(kuò)散層的深度更淺的深度直接形成于半導(dǎo)體層中的柵極之下。在其中位于源極擴(kuò)散層和柵極之間的柵絕緣層的該部分比其他部分形成得更厚并且偏移擴(kuò)散層形成于包含有漏極擴(kuò)散層的區(qū)域中的這種MOS晶體管中，掩埋層形成于夾在兩個(gè)偏移擴(kuò)散層之間的區(qū)域中。
最好是掩埋層形成的深度幾乎與偏移擴(kuò)散層的深度相同。另外，最好是柵極絕緣層中較其他部分更厚的這一部分具有通過(guò)局部氧化半導(dǎo)體層表面而獲得的局部氧化層(LOCUS層)或者通過(guò)掩埋形成于半導(dǎo)體層表面的凹槽中的絕緣體而形成的絕緣層(STI層)。最好是高耐電壓半導(dǎo)體器件應(yīng)進(jìn)一步包括一種導(dǎo)電類型的防護(hù)擴(kuò)散層，以便將MOS晶體管從附近的器件中絕緣孤立出來(lái)，以及一種導(dǎo)電類型掩埋層，形成于位于偏移擴(kuò)散層和防護(hù)擴(kuò)散層之間的半導(dǎo)體層中，并且濃度比半導(dǎo)體層更高。
根據(jù)本發(fā)明的半導(dǎo)體器件，掩埋層以比偏移擴(kuò)散層的深度更淺的深度直接形成于MOS晶體管的溝道區(qū)域之下，它具有位于至少在漏極擴(kuò)散層和柵極之間的厚柵極絕緣層，并且具有位于包含有漏極擴(kuò)散層的區(qū)域中的低濃度偏移擴(kuò)散層。掩埋層影響偏移擴(kuò)散層中雜質(zhì)的濃度分布，以便濃度分布在溝道區(qū)域一側(cè)發(fā)生變形。特別地，掩埋層的一部分與偏移擴(kuò)散層平面地重疊，使得濃度分布的變形很明顯，這會(huì)在位于偏移擴(kuò)散層和溝道區(qū)域之間的結(jié)區(qū)域，即偏移擴(kuò)散層的溝道一端在深度方向上，分散電場(chǎng)集中。這減緩了離子峰值，因此獲得了MOS晶體管的高耐電壓。在偏移擴(kuò)散層也形成于源極擴(kuò)散層一側(cè)的情況下，高耐電壓同樣可以通過(guò)在偏移擴(kuò)散層的溝道一側(cè)分散電場(chǎng)集中而獲得。進(jìn)一步地，高耐電壓也可以通過(guò)在其一端具有偏移擴(kuò)散層的防護(hù)區(qū)域中分散電場(chǎng)集中而獲得。
在溝道區(qū)域下直接形成高濃度的技術(shù)已有講述，例如在日本專利公開發(fā)表號(hào)H10-50992/1998中。該技術(shù)通過(guò)在具有漏極擴(kuò)散層和漏極低濃度擴(kuò)散層的MOS晶體管的柵極下面直接形成掩埋層，抑制了漏極耗盡層的延伸，從而限制了短溝道影響。由于該技術(shù)被應(yīng)用于其中在漏極擴(kuò)散層和柵極之間沒有厚絕緣層的MOS晶體管中，因此很難預(yù)測(cè)因漏極低濃度擴(kuò)散層對(duì)于濃度分布的影響而引起的本發(fā)明對(duì)于電場(chǎng)集中分散的影響。進(jìn)一步地，該技術(shù)通過(guò)使用用于形成柵極的掩模來(lái)形成掩埋層，并且通過(guò)使用稍后形成的柵極進(jìn)行自對(duì)準(zhǔn)來(lái)形成漏極低濃度擴(kuò)散層。結(jié)果，掩埋層和漏極低濃度擴(kuò)散層在形成時(shí)不會(huì)產(chǎn)生平面重疊，使掩埋層的雜質(zhì)對(duì)于漏極低濃度擴(kuò)散層的濃度分布的影響很小。這使得很難預(yù)計(jì)對(duì)位于漏極低濃度擴(kuò)散層的溝道一端的電場(chǎng)集中的減輕效果。
根據(jù)本發(fā)明的另一方面，提出了制造包括有具有柵極、源極擴(kuò)散層和漏極擴(kuò)散層的MOS晶體管的半導(dǎo)體器件的方法。該制造方法包括步驟有在用于分別限定在一種導(dǎo)電類型半導(dǎo)體層的表面上的器件形成區(qū)域和在溝道區(qū)域中的漏極擴(kuò)散層側(cè)區(qū)域的區(qū)域中有選擇地形成器件孤立絕緣層和厚柵極絕緣層；通過(guò)在包括有在器件形成區(qū)域中的漏極擴(kuò)散層的區(qū)域并且延伸至直接位于柵極下面區(qū)域的一部分的區(qū)域中注入一種相反導(dǎo)電類型的雜質(zhì)來(lái)形成低濃度偏移擴(kuò)散層；通過(guò)使用掩模，在直接位于柵極之下的區(qū)域中有選擇地注入用于閾值調(diào)整的雜質(zhì)；通過(guò)使用掩模，在直接位于具有比偏移擴(kuò)散層的深度更淺的深度的柵極下面的半導(dǎo)體層中注入一種導(dǎo)電類型雜質(zhì)來(lái)形成高濃度掩埋層；在半導(dǎo)體層的表面上形成柵極氧化層和柵極；以及通過(guò)使用柵極，在半導(dǎo)體層中有選擇地注入相反導(dǎo)電類型的雜質(zhì)來(lái)形成源極擴(kuò)散層和漏極擴(kuò)散層。
在本發(fā)明的制造方法中，厚柵極絕緣層形成于溝道區(qū)域中的源極側(cè)區(qū)域中，并且偏移擴(kuò)散層也可形成于包含有源極擴(kuò)散層并且延伸到直接位于柵極之下的區(qū)域的一部分中的區(qū)域中。最好是在形成掩埋層的步驟中，形成的掩埋層應(yīng)該與偏移擴(kuò)散層有部分重疊。進(jìn)一步地，最好是注入離子所使用的能量應(yīng)該能夠使掩埋層形成的位置幾乎與偏移擴(kuò)散層的深度相同。
由于本發(fā)明的制造方法能通過(guò)使用用于離子注入處理的掩模來(lái)形成掩埋層，以用于現(xiàn)有MOS晶體管的閾值調(diào)整，因此本發(fā)明的高耐電壓半導(dǎo)體器件能夠很容易被制造出來(lái)，同時(shí)不會(huì)過(guò)多地增加處理個(gè)數(shù)。


圖1為剖面圖，示出了現(xiàn)有高耐電壓半導(dǎo)體器件的一個(gè)例子；圖2為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的剖面圖；圖3為解釋根據(jù)第一實(shí)施例的制造方法的第一步驟的剖面圖；圖4為解釋根據(jù)第一實(shí)施例的制造方法的第二步驟的剖面圖；圖5為解釋根據(jù)第一實(shí)施例的制造方法的第三步驟的剖面圖；圖6為解釋根據(jù)第一實(shí)施例的制造方法的第四步驟的剖面圖；圖7為解釋根據(jù)第一實(shí)施例的制造方法的第五步驟的剖面圖；圖8為解釋根據(jù)第一實(shí)施例的制造方法的第六步驟的剖面圖；圖9A和9B為模擬圖，解釋了P型掩埋層的電場(chǎng)集中分散效應(yīng)；圖10A～10F為模擬圖，解釋了以不同能量注入P型掩埋層的電場(chǎng)集中分散效應(yīng)；圖11為模擬圖，解釋了漏極耐電壓隨注入P型掩埋層所用能量不同的變化關(guān)系；圖12為模擬圖，解釋了依賴于溝道長(zhǎng)度的漏極耐電壓；圖13為模擬圖，解釋了依賴于溝道長(zhǎng)度的閾值電壓；圖14為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件的剖面圖；圖15為第一實(shí)施例的修正的剖面圖。
具體實(shí)施例方式
下面參考附圖來(lái)講述本發(fā)明的優(yōu)選實(shí)施例。圖2為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的剖面圖。P型半導(dǎo)體襯底101為雜質(zhì)濃度約為1×1015cm-3的硅襯底。N溝道MOS晶體管形成于半導(dǎo)體襯底101上。MOS晶體管具有由LOCUS層102限定的器件形成區(qū)域1，LOCUS層102有選擇地形成于P型半導(dǎo)體襯底101上并且通過(guò)形成于LOCUS層102外部的防護(hù)區(qū)域2與另一個(gè)器件在電氣上隔離。柵極氧化層103形成于器件半導(dǎo)體襯底101的器件形成區(qū)域1的表面上，并且含磷多晶硅的柵極104形成于柵極氧化層103上。具有約1×1018～1×1020cm-3的高濃度的N型擴(kuò)散層形成于分別位于柵極104兩側(cè)的半導(dǎo)體襯底101上。N型擴(kuò)散層的其中一個(gè)用作為漏極擴(kuò)散層105，而另一個(gè)用作為源極擴(kuò)散層106。LOCUS層102a形成于漏極擴(kuò)散層105和柵極104之間的邊界上。作為柵極絕緣層的源極擴(kuò)散層106比其他部分厚。N型擴(kuò)散層(下文稱為“偏移擴(kuò)散層”)107形成于包含有LOCUS層102a和漏極擴(kuò)散層105的區(qū)域中，并且延伸到直接位于柵極104之下的區(qū)域的一部分中，其雜質(zhì)濃度約為1×1016～1×1017cm-3，高于半導(dǎo)體襯底101的雜質(zhì)濃度并且低于漏極擴(kuò)散層105的雜質(zhì)濃度。
P型掩埋層108形成于直接位于與偏移擴(kuò)散層107的深度幾乎相等的柵極104之下的區(qū)域中，其雜質(zhì)濃度約為1×1017到1×1018cm-3，高于半導(dǎo)體襯底101的雜質(zhì)濃度并且高于偏移擴(kuò)散層107的雜質(zhì)濃度。P型掩埋層108形成于直接位于柵極104之下的幾乎整個(gè)區(qū)域之上，因此P型掩埋層108的漏極一側(cè)區(qū)域的部分在形成時(shí)，在半導(dǎo)體襯底101的厚度方向上，也就是三維地，與偏移擴(kuò)散層107發(fā)生重疊。
防護(hù)擴(kuò)散層110形成于防護(hù)區(qū)域2中，其雜質(zhì)濃度約為1×1016～1×1017cm-3，并且防護(hù)接觸擴(kuò)散層111形成于防護(hù)擴(kuò)散層110表面。高熔點(diǎn)金屬的金屬硅化層121形成于漏極擴(kuò)散層105、源極擴(kuò)散層106和防護(hù)接觸擴(kuò)散層111的每一表面上。層間絕緣層131形成于半導(dǎo)體襯底101上并且導(dǎo)電材料被埋在形成于層間絕緣層131中的接觸孔中，以形成接觸栓塞132。接觸栓塞132將漏極擴(kuò)散層105、源極擴(kuò)散層106和防護(hù)接觸擴(kuò)散層111電氣連接到位于層間絕緣層131上的第一布線層133，以便向?qū)?05、106和111施加一定的電勢(shì)。
圖3～圖8為一個(gè)個(gè)處理步驟的剖面圖，解釋了根據(jù)第一實(shí)施例的半導(dǎo)體器件的制造方法。首先，當(dāng)通過(guò)使用形成于焊盤熱氧化層141上的光阻層142作為掩模，在半導(dǎo)體襯底101表面上形成焊盤熱氧化層141之后，磷以約500KeV的能量和1×1012cm-2量級(jí)的劑量被離子注入到用于形成包括有溝道區(qū)域部分的MOS晶體管的器件形成區(qū)域的漏極側(cè)區(qū)域中，從而形成雜質(zhì)濃度約為1×1016～1×1017cm-3的N型擴(kuò)散層(偏移擴(kuò)散層)107，如圖3所示。如圖3中的鏈?zhǔn)骄€所示，同樣通過(guò)使用光阻層將硼進(jìn)行離子注入到防護(hù)區(qū)域中，從而形成雜質(zhì)濃度約為1×1016～1×1017cm-3的P型擴(kuò)散層(防護(hù)擴(kuò)散層)110。
接下來(lái)，如圖4所示，在除去光阻層之后，在焊盤熱氧化層141上形成硅氮化層143，并且通過(guò)使用圖中未示出的光阻材料作為掩模，將LOCOS形成區(qū)域中的硅氮化層143蝕刻掉。隨后，將硅氮化層143作為反氧化層，將半導(dǎo)體襯底101的表面有選擇地氧化，以形成LOCOS層102，作為器件孤立絕緣層。LOCOS層102限定MOS晶體管的器件形成區(qū)域1，并且器件形成區(qū)域1之外的區(qū)域用作為防護(hù)區(qū)域2，用以將MOS晶體管與其周圍的其它器件相隔離。在位于溝道區(qū)域和待形成的MOS晶體管的漏極擴(kuò)散層之間的邊界位置上形成的LOCOS層的部分102a，作為厚柵極氧化層。
接下來(lái)，如圖5所示，通過(guò)使用有選擇形成的光阻層144以便打開半導(dǎo)體襯底101表面的溝道區(qū)域，以大約150KeV的低能量，將用于柵極閾值調(diào)整的硼進(jìn)行離子注入到MOS晶體管的溝道區(qū)域中并達(dá)到預(yù)期濃度。使用同一光阻層144作為掩模，將硼以500KeV的高能量和1×1012cm-2的劑量離子注入到同一區(qū)域中，從而形成P型掩埋層108。P型掩埋層108所形成的深度幾乎與濃度約為1×1017～1×1018cm-3的偏移擴(kuò)散層107的深度相同。由于偏移擴(kuò)散層107的一部分延伸到溝道區(qū)域中，因此所形成的P型掩埋層108的漏極側(cè)區(qū)域的一部分與偏移擴(kuò)散層107在半導(dǎo)體襯底101的厚度方向上或三維方向上重疊。
接下來(lái)，除去表面上的焊盤熱氧化層141，并且新生長(zhǎng)出來(lái)薄的熱氧化層，以形成柵極氧化層103，如圖6所示。摻磷的多晶硅層形成于柵極氧化層103上，并且被構(gòu)圖形成柵極104。
接下來(lái)，如圖7所示，通過(guò)使用有選擇地形成于半導(dǎo)體襯底101上的光阻層145和柵極104，以自對(duì)準(zhǔn)的方式將砷進(jìn)行離子注入到器件形成區(qū)域中，劑量約為1×1015cm-2，從而形成雜質(zhì)濃度約為1×1018～1×1020cm-3的N型柵極104和源極擴(kuò)散層106。
接下來(lái)，如圖8所示，通過(guò)使用圖中未示出的光阻層，將硼進(jìn)行離子注入到防護(hù)擴(kuò)散層110中，劑量約為1×1015cm-2，從而形成雜質(zhì)濃度約為1×1018到1×1020cm-3的P型防護(hù)接觸擴(kuò)散層111。
接下來(lái)，將鈦等高熔點(diǎn)金屬層形成于整個(gè)表面上，并對(duì)其進(jìn)行熱處理，從而在柵極104的上表面和漏極擴(kuò)散層105、源極擴(kuò)散層106和防護(hù)接觸擴(kuò)散層111的表面上形成金屬硅化層121。然后，如圖2所示，將硅氧化物的層間絕緣層131形成于整個(gè)表面上，在漏極擴(kuò)散層105、源極擴(kuò)散層106和防護(hù)接觸擴(kuò)散層111中對(duì)接觸孔進(jìn)行鉆孔，諸如銅等金屬被埋于接觸孔中，以形成接觸栓塞132，不過(guò)由于該處理與本發(fā)明不太相關(guān)，因此對(duì)它沒有進(jìn)行詳述。進(jìn)而，與接觸栓塞132相連接的銅等物質(zhì)的第一布線層133形成于層間絕緣層131上。
根據(jù)具有該結(jié)構(gòu)的MOS晶體管，LOCUS層102a作為位于柵極104和漏極擴(kuò)散層105之間的厚柵極絕緣層，使它們二者之間的導(dǎo)電長(zhǎng)度更長(zhǎng)，并且漏極擴(kuò)散層105的耗損層被溝道區(qū)域中覆蓋漏極擴(kuò)散層105的低濃度偏移擴(kuò)散層107所抑制，減輕了位于偏移擴(kuò)散層107的溝道一端的電場(chǎng)集中并且確保了圖1所示的現(xiàn)有MOS晶體管的漏極耐電壓的提高。另外，由于與偏移擴(kuò)散層107的導(dǎo)電類型相反的導(dǎo)電類型的P型掩埋層108出現(xiàn)于直接位于與該實(shí)施例的MOS晶體管中的偏移擴(kuò)散層107的深度具有幾乎相同深度位置處的柵極104之下的區(qū)域中，因此P型掩埋層108影響到濃度分布，表現(xiàn)在位于偏移擴(kuò)散層107和半導(dǎo)體襯底101之間的結(jié)朝向漏極擴(kuò)散層105后退。由于形成的P型掩埋層108與該實(shí)施例中的偏移擴(kuò)散層107發(fā)生重疊，因此對(duì)于濃度分布的影響比較明顯。因此，偏移擴(kuò)散層107的濃度分布以朝向溝道一側(cè)區(qū)域的漏極后退這一方式發(fā)生變形，特別是它朝向位于溝道側(cè)區(qū)域的具有相同深度部分中的LOCUS層102a下面的區(qū)域后退。
圖9A為等勢(shì)線圖，例如，示出了將給定的正電勢(shì)信號(hào)施加到MOS晶體管的柵極104時(shí)，將35V的電勢(shì)施加到漏極擴(kuò)散層105上，并且將0V的電勢(shì)施加到源極擴(kuò)散層106和半導(dǎo)體襯底101上，也就是說(shuō)，示出了將高電勢(shì)施加到漏極擴(kuò)散層105上。圖9B為沒有形成P型掩埋層108時(shí)的等勢(shì)線圖。明顯地，P型掩埋層108的形成影響了偏移擴(kuò)散層107中雜質(zhì)的濃度分布，以至于等勢(shì)線波動(dòng)并且朝向漏極后退，并且等勢(shì)線之間的間隔變得更寬。結(jié)果，偏移擴(kuò)散層107中的場(chǎng)密度，也即場(chǎng)強(qiáng)度，被減輕，因此集中于溝道區(qū)域漏極側(cè)一端的場(chǎng)分布在從該端朝向位于LOCOS層102a下面的寬區(qū)域這一深度方向上得到分散。這減輕了電場(chǎng)集中并且抑制了場(chǎng)方向的結(jié)崩潰，從而提高了漏極耐電壓。當(dāng)沒有P型掩埋層108時(shí)，如圖9B所示，很明顯，等勢(shì)線僅出現(xiàn)在偏移擴(kuò)散層107中，以至于偏移擴(kuò)散層107中的等勢(shì)線間隔變得更窄，導(dǎo)致場(chǎng)聚集。因此，當(dāng)沒有P型掩埋層108時(shí)，能夠造成場(chǎng)崩潰的沖擊離子的生成集中點(diǎn)集中于溝道區(qū)域漏極側(cè)一端，并且峰值發(fā)生的個(gè)數(shù)為3.3×1026/sec·μm，其中如圖9A所示，P型掩埋層108的形成分散了位于LOCOS層下面的部分和溝道區(qū)域之間的沖擊離子的生成集中點(diǎn)，這將峰值發(fā)生的個(gè)數(shù)減少到6.1×1025/sec·μm。
圖10A～10F為在將MOS晶體管設(shè)計(jì)成彼此深度各不相同時(shí)，偏移擴(kuò)散層107中的結(jié)界面的模擬圖。圖10A為在沒有P型掩埋層108時(shí)的模擬圖，而圖10B～10F為在P型掩埋層108形成時(shí)注入硼所使用的能量分別為100keV、300keV、400keV、500keV和900keV時(shí)的模擬圖，注入的硼的劑量為3×1012cm-2。注入能量越大，P型掩埋層108形成得越深。在這個(gè)例子中，300keV的能量使得P型掩埋層108形成的深度幾乎與偏移擴(kuò)散層107的深度相同(該深度為位于本說(shuō)明書中偏移擴(kuò)散層107的深度方向上的中間位置處的深度)，并且能量越大，P型掩埋層108形成的深度越深。圖11解釋了當(dāng)注入能量變化范圍為50keV～600keV時(shí)MOS晶體管的漏極耐電壓。由于注入能量設(shè)定為大于250keV，或者考慮到一定的裕量，設(shè)定能量大于300keV，P型掩埋層108對(duì)于偏移擴(kuò)散層107的雜質(zhì)濃度分布的影響會(huì)變得很明顯，因此提高了漏極耐電壓，對(duì)此前面已經(jīng)參考圖9A～9B進(jìn)行了講述。當(dāng)注入能量小于300keV時(shí)，P型掩埋層108會(huì)將偏移擴(kuò)散層107的溝道區(qū)往上推，而不會(huì)使溝道區(qū)域朝向位于LOCOS層102a下面的區(qū)域后退。300keV的能量大小，是使P型掩埋層108形成的深度幾乎與偏移擴(kuò)散層107的深度相同所需的能量大小，這在前面已經(jīng)提到，這樣在甚至考慮到微小的裕量時(shí)，將注入能量設(shè)定為等于或大于300keV就能夠提供足夠的耐電壓。即使設(shè)定的注入能量大于上述水平以便在更深位置處形成P型掩埋層108，但是對(duì)于偏移擴(kuò)散層107的最佳影響也不會(huì)更大，并且耐電壓也明顯處于飽和狀態(tài)。
因此，在該實(shí)施例的MOS晶體管中，一旦通過(guò)減小柵極104的長(zhǎng)度(溝道長(zhǎng)度)和漏極擴(kuò)散層105的尺寸來(lái)減小器件的尺寸時(shí)，即使當(dāng)將所需的高電勢(shì)施加到由MOS晶體管驅(qū)動(dòng)的LCD或PDP時(shí)，P型掩埋層108的場(chǎng)分散影響也能夠提供足夠的漏極耐電壓。這能夠確保半導(dǎo)體器件的高集成度。圖12解釋了在有和沒有P型掩埋層108這兩種情形下漏極耐電壓對(duì)柵極長(zhǎng)度的依賴。從圖表看很明顯，即使使柵極長(zhǎng)度較短，P型掩埋層108的存在也能夠保持足夠的漏極耐電壓。
即使通過(guò)將MOS晶體管設(shè)計(jì)得更小來(lái)縮短溝道長(zhǎng)度，直接位于柵極104下面的高濃度P型掩埋層108的存在也能夠限制耗盡層在延伸到源極側(cè)的溝道區(qū)域中形成，并且能夠提高短溝道效應(yīng)。圖13解釋了在有和沒有P型掩埋層108這兩種情形下閾值電壓對(duì)柵極長(zhǎng)度的依賴。很明顯，P型掩埋層108的存在能夠抑制閾值電壓的減小，并且能夠提高短溝道效應(yīng)。
圖14為根據(jù)與第一實(shí)施例的等價(jià)部分具有相同標(biāo)號(hào)的本發(fā)明第二實(shí)施例的半導(dǎo)體器件的剖面圖?？紤]到在后面要討論的單個(gè)擴(kuò)散層，將雜質(zhì)濃度設(shè)定為與在第一實(shí)施例中所給出的相同。N溝道MOS晶體管形成于P型半導(dǎo)體襯底101上。MOS晶體管具有由LOCOS層102限定的器件形成區(qū)域1，其中LOCOS層102形成于P型半導(dǎo)體襯底101的表面上，并且通過(guò)在LOCOS層102外部形成的防護(hù)區(qū)域2與另一器件電子隔離開來(lái)。進(jìn)而，一對(duì)LOCOS層102a作為厚柵氧化層，形成于半導(dǎo)體襯底101的器件形成區(qū)域1的表面上，溝道區(qū)域限定于LOCOS層102a內(nèi)部，并且漏極和源極區(qū)域限定于LOCOS層102a外部。在溝道區(qū)域中，柵極氧化層103形成于半導(dǎo)體襯底101的表面上，并且柵極104形成于柵極氧化層103上。高濃度N型擴(kuò)散層形成于漏極和源極區(qū)域中，其中一個(gè)用作為漏極擴(kuò)散層105，而另一個(gè)用作為源極擴(kuò)散層106。進(jìn)而，濃度高于半導(dǎo)體襯底101的N型偏移擴(kuò)散層107和濃度低于漏極擴(kuò)散層105以及源極擴(kuò)散層106的N型偏移擴(kuò)散層107分別形成于分別包括有漏極擴(kuò)散層105和源極擴(kuò)散層106并且延伸到溝道區(qū)域的部分中的這些區(qū)域中。
根據(jù)第一實(shí)施例，高濃度P型掩埋層108形成于直接位于在包括有漏極和源極擴(kuò)散層的兩個(gè)偏移擴(kuò)散層107之間的柵極104下面的半導(dǎo)體襯底101中，其深度幾乎與偏移擴(kuò)散層107的深度相同。在該例中，P型掩埋層108的形成位置位于P型掩埋層108的部分與兩個(gè)偏移擴(kuò)散層107在漏極側(cè)和源極側(cè)的平面重疊處。
在MOS晶體管外面形成的防護(hù)區(qū)域2形成于LOCOS層102的外部，并且由具有一種導(dǎo)電類型的擴(kuò)散層組成的防護(hù)擴(kuò)散層110形成于防護(hù)區(qū)域2中，并且高濃度防護(hù)接觸擴(kuò)散層111形成于防護(hù)擴(kuò)散層110表面上。進(jìn)而，根據(jù)第一實(shí)施例，金屬硅化層121形成于柵極104、漏極擴(kuò)散層105、源極擴(kuò)散層106和防護(hù)接觸擴(kuò)散層111每一個(gè)的表面上，并且通過(guò)層間絕緣層131上面的接觸栓塞132與第一布線層133電氣相連。
在第二實(shí)施例中，LOCOS層102a作為厚柵極絕緣層，形成于柵極104和每個(gè)漏極擴(kuò)散層105和源極擴(kuò)散層106之間，并且偏移擴(kuò)散層107形成于每個(gè)擴(kuò)散層105和106中。因此，漏極和源極具有對(duì)稱的結(jié)構(gòu)，并且因?yàn)榕c第一實(shí)施例中所述的同樣的原因，提高了漏極耐電壓或源極耐電壓，但沒有指明漏極和源極的方向性。另外，本發(fā)明提供的P型掩埋層108能夠分散位于漏極擴(kuò)散層105或源極擴(kuò)散層106的溝道側(cè)一端的電場(chǎng)以阻止電場(chǎng)集中，從而進(jìn)一步增加耐電壓。
在本發(fā)明中，每個(gè)實(shí)施例中的類似于P型掩埋層的掩埋層也可以形成于防護(hù)區(qū)域中。例如，圖15示出了第一實(shí)施例中的形成于防護(hù)區(qū)域2中的P型掩埋層108a。如上所述，當(dāng)其雜質(zhì)濃度約為1×1016～1×1017cm-3的防護(hù)擴(kuò)散層110形成于防護(hù)區(qū)域2中時(shí)，偏移擴(kuò)散層107出現(xiàn)在鄰近于防護(hù)擴(kuò)散層110的MOS晶體管的區(qū)域中，并且和直接位于柵極下面的P型掩埋層108一樣，其雜質(zhì)濃度約為1×1017～1×1018cm-3的P型掩埋層108a形成于夾在防護(hù)擴(kuò)散層110和偏移擴(kuò)散層107之間的區(qū)域中。在LOCOS層102形成之前，防護(hù)區(qū)域2中的P型掩埋層108a是通過(guò)離子注入等類似方法形成的，以限定器件形成區(qū)域。
具有了這種結(jié)構(gòu)，當(dāng)將高電勢(shì)施加于漏極時(shí)，在防護(hù)區(qū)域2中產(chǎn)生于偏移擴(kuò)散層107和防護(hù)接觸擴(kuò)散層111之間，也就是，偏移擴(kuò)散層107和防護(hù)擴(kuò)散層110之間的電場(chǎng)，能夠被P型掩埋層108a分散于偏移擴(kuò)散層107的表面部分的LOCOS層102下面的區(qū)域中。這能夠抑制來(lái)自于電場(chǎng)集中的場(chǎng)崩潰，并且提高防護(hù)區(qū)域2中的耐電壓。防護(hù)區(qū)域中的P型掩埋層108a的形成同樣能夠被應(yīng)用于如圖11所示的第二實(shí)施例的半導(dǎo)體器件。在這種情況下，不用說(shuō)，提高耐電壓所帶來(lái)的影響能夠通過(guò)形成P型掩埋層108a的部分得到增強(qiáng)，以至于與偏移擴(kuò)散層107發(fā)生平面重疊。
雖然在每個(gè)實(shí)施例中，器件孤立絕緣層和厚柵極絕緣層是通過(guò)LOCOS形成的，但是它們也可以通過(guò)STI來(lái)形成，通過(guò)STI，淺溝槽形成于半導(dǎo)體襯底的表面中，并且諸如硅氧化層等絕緣體被埋在溝槽中。
盡管前面的講述已經(jīng)給出了N溝道MOS晶體管形成于P型半導(dǎo)體襯底中這一情形，但它同樣適用于制造P溝道MOS晶體管的情形，在這種情形中，每一個(gè)漏極和源極的偏移擴(kuò)散層由P型擴(kuò)散層組成，這樣形成的掩埋層就與N型掩埋層的一樣。當(dāng)然，形成MOS晶體管的半導(dǎo)體層可以是外延式生長(zhǎng)于半導(dǎo)體襯底上或者摻雜質(zhì)的半導(dǎo)體阱的半導(dǎo)體層。
根據(jù)本發(fā)明，如上所述，一種導(dǎo)電類型的高濃度掩埋層直接形成于其導(dǎo)電類型與半導(dǎo)體層的該種導(dǎo)電類型相反的MOS晶體管的溝道區(qū)域下面，其深度等于或淺于漏極擴(kuò)散層和源極擴(kuò)散層的偏移擴(kuò)散層深度，以至于掩埋層影響到偏移擴(kuò)散層中的雜質(zhì)濃度分布，從而分散位于溝道區(qū)域中的漏極側(cè)一端上的電場(chǎng)集中。這減輕了離子峰值，并且因此能夠確保MOS晶體管的高耐電壓。即使在偏移擴(kuò)散層形成于源極擴(kuò)散層中的情況下，同樣能夠通過(guò)分散位于溝道區(qū)域中的源極側(cè)一端上的電場(chǎng)集中而獲得高耐電壓。特別是，增加耐電壓的效果能夠進(jìn)一步通過(guò)與偏移擴(kuò)散層107發(fā)生部分重疊地形成掩埋層而得到增強(qiáng)。進(jìn)而，防護(hù)區(qū)域中掩埋層的形成也能夠分散位于偏移擴(kuò)散層一側(cè)上面的防護(hù)區(qū)域那一端的電場(chǎng)集中，從而確保了高耐電壓。
權(quán)利要求
1.一種包括有MOS晶體管的高耐電壓半導(dǎo)體器件，包括一種導(dǎo)電類型的半導(dǎo)體層；所述MOS晶體管的柵極，形成于所述半導(dǎo)體層上；所述MOS晶體管的相反導(dǎo)電類型的源極擴(kuò)散層和漏極擴(kuò)散層，形成于所述半導(dǎo)體層表面上；所述MOS晶體管的柵極絕緣層，其位于所述漏極擴(kuò)散層和所述柵極之間的部分比其他部分形成得更厚；所述相反導(dǎo)電類型的偏移擴(kuò)散層，形成于包含有所述漏極擴(kuò)散層的區(qū)域中，并且具有較低的濃度；以及所述一種導(dǎo)電類型的掩埋層，以比所述偏移擴(kuò)散層的深度更淺的深度直接形成于所述半導(dǎo)體層中的所述柵極之下，并且比所述半導(dǎo)體層具有更高的濃度。
2.如權(quán)利要求1所述的高耐電壓半導(dǎo)體器件，其中位于所述源極擴(kuò)散層和所述柵極之間的所述柵極絕緣層的該部分也比其他部分形成得更厚；所述相反導(dǎo)電類型的低濃度偏移擴(kuò)散層形成于包括有所述源極擴(kuò)散層的區(qū)域中；以及所述掩埋層位于夾在漏極側(cè)和源極側(cè)兩個(gè)偏移擴(kuò)散層之間的區(qū)域中。
3.如權(quán)利要求1或2所述的高耐電壓半導(dǎo)體器件，其中所述掩埋層形成的深度幾乎與所述偏移擴(kuò)散層的深度相同。
4.如權(quán)利要求1或2所述的高耐電壓半導(dǎo)體器件，其中所述掩埋層的形成方式是部分地與所述偏移擴(kuò)散層發(fā)生重疊。
5.如權(quán)利要求1或2所述的高耐電壓半導(dǎo)體器件，其中所述柵極絕緣層中的較厚部分具有通過(guò)局部氧化所述半導(dǎo)體層表面而獲得的局部氧化層、或者通過(guò)掩埋形成于所述半導(dǎo)體層的所述表面中的凹槽中的絕緣體而形成的絕緣層。
6.如權(quán)利要求1或2所述的高耐電壓半導(dǎo)體器件，進(jìn)一步包括所述一種導(dǎo)電類型的防護(hù)擴(kuò)散層，以便將所述MOS晶體管從附近的器件中絕緣孤立出來(lái)，以及所述一種導(dǎo)電類型的掩埋層，形成于位于所述偏移擴(kuò)散層和所述防護(hù)擴(kuò)散層之間的所述半導(dǎo)體層中，并且濃度比所述半導(dǎo)體層更高。
7.一種制造包括有MOS晶體管的半導(dǎo)體器件的方法，該MOS晶體管具有柵極、源極擴(kuò)散層和漏極擴(kuò)散層，所述方法包括步驟在用于分別限定在一種導(dǎo)電類型半導(dǎo)體層的表面上的器件形成區(qū)域、和在溝道區(qū)域中的漏極擴(kuò)散層側(cè)區(qū)域的區(qū)域中，有選擇地形成器件孤立絕緣層和厚柵極絕緣層；通過(guò)在包括有在所述器件形成區(qū)域中的漏極擴(kuò)散層的區(qū)域、并且延伸至直接位于所述柵極下面區(qū)域的一部分的區(qū)域中，注入一種相反導(dǎo)電類型的雜質(zhì)，形成低濃度偏移擴(kuò)散層；通過(guò)使用掩模，在直接位于所述柵極之下的區(qū)域中有選擇地注入用于閾值調(diào)整的雜質(zhì)；通過(guò)使用所述掩模，在直接位于具有比所述偏移擴(kuò)散層的深度更淺的深度的所述柵極下面的所述半導(dǎo)體層中，注入所述一種導(dǎo)電類型雜質(zhì)，形成高濃度掩埋層；在所述半導(dǎo)體層的表面上，形成柵極氧化層和所述柵極；以及通過(guò)使用所述柵極，在所述半導(dǎo)體層中有選擇地注入所述相反導(dǎo)電類型的雜質(zhì)，形成所述源極擴(kuò)散層和所述漏極擴(kuò)散層。
8.如權(quán)利要求7所述的方法，其中所述厚柵極絕緣層是通過(guò)在位于所述柵極和所述漏極和源極擴(kuò)散層之間的區(qū)域中形成柵絕緣層而形成的，并且比其他部分中的柵極絕緣層更厚，并且在形成所述偏移擴(kuò)散層的所述步驟中，偏移擴(kuò)散層也形成于包含有所述源極擴(kuò)散層的區(qū)域中。
9.如權(quán)利要求7或8所述的方法，其中在所述掩埋層的所述形成中，所述掩埋層通過(guò)離子注入而形成，所使用的能量使掩埋層形成的位置幾乎與所述偏移擴(kuò)散層的所述深度相同。
10.如權(quán)利要求7或8所述的方法，其中所述器件孤立絕緣層和所述柵極絕緣層的所述形成是用于局部氧化所述半導(dǎo)體層的所述表面的LOCOS，或者用于在所述半導(dǎo)體層的所述表面形成溝槽和在所述溝槽中掩埋絕緣體的STI。
11.如權(quán)利要求7或8所述的方法，進(jìn)一步包括通過(guò)在形成于所述MOS晶體管外部的所述一種導(dǎo)電類型防護(hù)擴(kuò)散層和所述偏移擴(kuò)散層之間的區(qū)域中的所述半導(dǎo)體層中，事先注入所述一種導(dǎo)電類型的雜質(zhì)，形成高濃度掩埋層。
全文摘要
一種高耐電壓半導(dǎo)體器件，它具有在一種導(dǎo)電類型半導(dǎo)體層中的柵極，漏極擴(kuò)散層和源極擴(kuò)散層，位于漏極擴(kuò)散層和柵極之間的厚柵極絕緣層，以及在包括有漏極擴(kuò)散層的區(qū)域中的相反導(dǎo)電類型的低濃度偏移擴(kuò)散層。比半導(dǎo)體層具有更高濃度的一種導(dǎo)電類型掩埋層直接提供于與偏移擴(kuò)散層的深度幾乎相同的柵極之下。掩埋層分散了位于漏極結(jié)的電場(chǎng)集中，從而確保了高耐電壓。
文檔編號(hào)H01L29/76GK1551369SQ20041003856
公開日2004年12月1日 申請(qǐng)日期2004年5月9日 優(yōu)先權(quán)日2003年5月9日
發(fā)明者飯?zhí)锝?申請(qǐng)人:恩益禧電子股份有限公司