專利名稱：半導(dǎo)體存儲(chǔ)器件及其驅(qū)動(dòng)方法以及便攜式電子裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到采用非易失存儲(chǔ)器的半導(dǎo)體存儲(chǔ)器件、驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)器件的方法、以及便攜式電子裝置。
背景技術(shù)：
通常，快速存儲(chǔ)器被典型地用作非易失存儲(chǔ)器。
如圖24所示，在快速存儲(chǔ)器中，浮柵902、絕緣膜907、以及字線903(控制柵)按此順序經(jīng)由柵絕緣膜被形成在半導(dǎo)體襯底901上。源線904和位線905由擴(kuò)散區(qū)形成在浮柵902的二側(cè)上，從而構(gòu)成存儲(chǔ)單元。器件隔離區(qū)906被形成在存儲(chǔ)單元周圍(見例如日本未經(jīng)審查的專利公開No.Hei 5-304277(1993))。
存儲(chǔ)單元根據(jù)浮柵902中的電荷量而保持?jǐn)?shù)據(jù)。在借助于排列存儲(chǔ)單元而構(gòu)成的存儲(chǔ)單元陣列中，借助于選擇特定的字線和特定的位線并施加預(yù)定的電壓，能夠執(zhí)行對所希望的存儲(chǔ)單元進(jìn)行重新寫入/讀出的操作。
在這種快速存儲(chǔ)器中，當(dāng)浮柵中的電荷量改變時(shí)，顯示出圖25所示的漏電流(Id)～柵電壓(Vg)特性。當(dāng)浮柵中的負(fù)電荷量增加時(shí)，閾值增大，且Id-Vg曲線明顯地沿Vg增加的方向基本上平行地偏移。
但在這種快速存儲(chǔ)器中，從功能的觀點(diǎn)看，必需安置用來分隔浮柵902和字線903的絕緣膜907。此外，為了防止電荷從浮柵902泄漏，難以減小柵絕緣膜的厚度。因而難以有效地減小絕緣膜907和柵絕緣膜的厚度，從而妨礙了存儲(chǔ)單元尺寸的減小。

發(fā)明內(nèi)容
考慮到上述問題而提出了本發(fā)明，本發(fā)明的目的是提供一種方便了其微細(xì)制造的包括非易失存儲(chǔ)器的半導(dǎo)體存儲(chǔ)器件及其驅(qū)動(dòng)方法以及便攜式電子裝置。
本發(fā)明提供了一種包含存儲(chǔ)陣列的半導(dǎo)體存儲(chǔ)器件的驅(qū)動(dòng)方法，此存儲(chǔ)陣列具有多個(gè)排列成行和列的存儲(chǔ)單元，各個(gè)存儲(chǔ)單元包括經(jīng)由柵絕緣膜形成在半導(dǎo)體層上的柵電極、排列在柵電極下方的溝道區(qū)、排列在溝道區(qū)二側(cè)上且導(dǎo)電類型與溝道區(qū)相反的作為擴(kuò)散區(qū)的源和漏、以及形成在柵電極二側(cè)上且具有保持電荷的功能的存儲(chǔ)功能單元，此方法包含下列步驟選擇一個(gè)連接到待要選擇的存儲(chǔ)單元的柵電極的行線；將連接到待要選擇的存儲(chǔ)單元的源的第一列線接地；以及將第一電位施加到第二列線，同時(shí)將第二電位施加到第三列線，其中，第二列線被連接到待要選擇的存儲(chǔ)單元的漏，而第三列線被連接到鄰近待要選擇的存儲(chǔ)單元的漏，同時(shí)，存儲(chǔ)陣列中的其它行線被分隔于第二和第三列線，且第一電位由第一電路施加，第二電位由第二電路施加，第一電位有條件地使讀出電流能夠經(jīng)由待要選擇的存儲(chǔ)單元流動(dòng)，且此電流值表示待要選擇的存儲(chǔ)單元的內(nèi)容。
在根據(jù)本發(fā)明的驅(qū)動(dòng)方法中，第一和第二電位的數(shù)值可以彼此基本上相等。
第二電路的輸出阻抗可以低于第一電路的輸出阻抗。
存儲(chǔ)單元的存儲(chǔ)功能單元可以包括表面基本上平行于柵絕緣膜表面且具有保持電荷的功能的膜。
存儲(chǔ)單元可以包括表面基本上平行于柵絕緣膜表面且具有保持電荷的功能的膜以及用來將此膜分隔于溝道區(qū)或半導(dǎo)體層的絕緣膜，此絕緣膜的厚度比柵絕緣膜更薄，且不小于0.8nm。
存儲(chǔ)單元中的半導(dǎo)體層可以在擴(kuò)散區(qū)附近具有一個(gè)區(qū)域，此區(qū)域的濃度比柵電極下方半導(dǎo)體層表面附近部分的濃度更高。
存儲(chǔ)單元的至少部分存儲(chǔ)功能單元可以重疊部分?jǐn)U散區(qū)。
本發(fā)明還提供了一種半導(dǎo)體存儲(chǔ)器件，它包含具有多個(gè)排列成行和列的存儲(chǔ)單元的存儲(chǔ)陣列，各個(gè)存儲(chǔ)單元包括經(jīng)由柵絕緣膜形成在半導(dǎo)體層上的柵電極、排列在柵電極下方的溝道區(qū)、排列在溝道區(qū)二側(cè)上且導(dǎo)電類型與溝道區(qū)相反的第一和第二擴(kuò)散區(qū)、以及形成在柵電極二側(cè)上且具有保持電荷的功能的存儲(chǔ)功能單元；多個(gè)行線，其中，同一個(gè)行中所有存儲(chǔ)單元中的柵電極被連接到公共行線；其上分別連接同一個(gè)列線中所有單元中的第一和第二擴(kuò)散區(qū)的第一和第二列線；用來選擇連接到待要選擇的存儲(chǔ)單元的行線的行譯碼裝置；以及列譯碼裝置，用來將連接到待要選擇的存儲(chǔ)單元的第二列線接地，以及用來將連接到待要選擇的存儲(chǔ)單元的第一列線連接到饋?zhàn)缘谝浑娐返牡谝浑娢唬员阌袟l件地使電流能夠經(jīng)由待要選擇的存儲(chǔ)單元流動(dòng)，從而對待要選擇的存儲(chǔ)單元的內(nèi)容進(jìn)行存取，其中，列譯碼裝置將連接到鄰近待要選擇的存儲(chǔ)單元的存儲(chǔ)單元的另一個(gè)第二列線連接到待要饋?zhàn)缘诙娐返牡诙娢?，而存?chǔ)陣列中的所有其它的第一和第二列線被分隔于第一和第二電位，以便在待要選擇的存儲(chǔ)單元的存取過程中防止來自鄰近存儲(chǔ)單元的干擾。
為了在讀出處理過程中保護(hù)被選擇的單元免受寄生電流的影響，第一和第二電位的數(shù)值可以彼此基本上相等。
第二電路的輸出阻抗可以低于第一電路的輸出阻抗。
半導(dǎo)體存儲(chǔ)器件還可以包含多個(gè)連接在相鄰的第一和第二列線之間的路徑門晶體管，以便在寫入周期中選擇性地消除存儲(chǔ)陣列的偏壓，從而避免相鄰單元的干擾。
存儲(chǔ)單元的存儲(chǔ)功能單元可以包括表面基本上平行于柵絕緣膜表面且具有保持電荷的功能的膜。
存儲(chǔ)單元可以包括表面基本上平行于柵絕緣膜表面且具有保持電荷的功能的膜以及用來將此膜分隔于溝道區(qū)或半導(dǎo)體層的絕緣膜，此絕緣膜的厚度比柵絕緣膜更薄，且不小于0.8nm。
存儲(chǔ)單元中的半導(dǎo)體層可以在擴(kuò)散區(qū)附近具有一個(gè)區(qū)域，此區(qū)域的濃度比柵電極下方半導(dǎo)體層表面附近部分的濃度更高。
存儲(chǔ)單元的至少部分存儲(chǔ)功能單元可以重疊部分?jǐn)U散區(qū)。
本發(fā)明還提供了一種用來驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)器件的方法，此半導(dǎo)體存儲(chǔ)器件包含多個(gè)排列成行和列的存儲(chǔ)單元，各個(gè)存儲(chǔ)單元包括經(jīng)由柵絕緣膜形成在半導(dǎo)體層上的柵電極、排列在柵電極下方的溝道區(qū)、排列在溝道區(qū)二側(cè)上且導(dǎo)電類型與溝道區(qū)相反的第一和第二擴(kuò)散區(qū)、以及形成在柵電極二側(cè)上且具有保持電荷的功能的存儲(chǔ)功能單元、以及多個(gè)包括第一和第二線的行線，其中，同一個(gè)行中所有存儲(chǔ)單元中的柵電極被連接到同一個(gè)行線，且同一個(gè)列線中所有單元中的第一和第二擴(kuò)散區(qū)分別被連接到相應(yīng)的第一和第二列線，此方法包含下列步驟將第一電位施加到連接于待要選擇的存儲(chǔ)單元的行線，以便將待要選擇的存儲(chǔ)單元的一側(cè)上的所有第一和第二列線連接到第一節(jié)點(diǎn)；將待要選擇的存儲(chǔ)單元的另一側(cè)上的所有第一和第二列線連接到第二節(jié)點(diǎn)；將第一節(jié)點(diǎn)接地；以及以預(yù)定的速度，將第二節(jié)點(diǎn)的電位一直提高到第二電位，以便將電子隧穿到待要選擇的存儲(chǔ)單元的柵電極，其中，預(yù)定的速度被控制成防止儲(chǔ)存在相鄰單元中的數(shù)據(jù)受到連接于被選擇的存儲(chǔ)單元的第一和第二列線之間的電位的干擾。
預(yù)定的速度可以是10V/μsec或以下。
第一電位可以約為12V。
第二電位可以約為7V。
存儲(chǔ)單元的存儲(chǔ)功能單元可以包括表面基本上平行于柵絕緣膜表面且具有保持電荷的功能的膜。
存儲(chǔ)單元可以包括表面基本上平行于柵絕緣膜表面且具有保持電荷的功能的膜以及用來將此膜分隔于溝道區(qū)或半導(dǎo)體層的絕緣膜，此絕緣膜的厚度比柵絕緣膜更薄，且不小于0.8nm。
存儲(chǔ)單元中的半導(dǎo)體層可以在擴(kuò)散區(qū)附近具有一個(gè)區(qū)域，此區(qū)域的濃度比柵電極下方半導(dǎo)體層表面附近部分的濃度更高。
存儲(chǔ)單元的至少部分存儲(chǔ)功能單元可以重疊部分?jǐn)U散區(qū)。


圖1是示意剖面圖，示出了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元(第一實(shí)施方案)主要部分；圖2A和2B是一些示意剖面圖，各示出了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元的修正(第二實(shí)施方案)的主要部分；圖3描述了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元(第一實(shí)施方案)的寫入操作；圖4描述了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元(第一實(shí)施方案)的寫入操作；圖5描述了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元(第一實(shí)施方案)的擦除操作；圖6描述了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元(第一實(shí)施方案)的擦除操作；圖7描述了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元(第一實(shí)施方案)的讀出操作；圖8是示意剖面圖，示出了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元(第二實(shí)施方案)的主要部分；圖9是圖8所示主要部分的放大示意剖面圖；圖10是圖8所示主要部分的修正的放大示意剖面圖；圖11曲線示出了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元(第二實(shí)施方案)的電學(xué)特性；圖12是示意剖面圖，示出了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元的修正(第二實(shí)施方案)的主要部分；圖13是示意剖面圖，示出了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元(第三實(shí)施方案)的主要部分；圖14是示意剖面圖，示出了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元(第四實(shí)施方案)的主要部分；圖15是示意剖面圖，示出了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元(第五實(shí)施方案)的主要部分；圖16是示意剖面圖，示出了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元(第六實(shí)施方案)的主要部分；圖17是示意剖面圖，示出了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元(第七實(shí)施方案)的主要部分；圖18是示意剖面圖，示出了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元(第八實(shí)施方案)的主要部分；圖19曲線示出了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)單元(第九實(shí)施方案)的電學(xué)特性；圖20是電路圖，示出了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件(第十實(shí)施方案)的主要部分；圖21是電路圖，示出了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件(第十實(shí)施方案)的主要部分；圖22是示意結(jié)構(gòu)圖，示出了其中裝配了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的液晶顯示器件(第十一實(shí)施方案)；圖23是示意結(jié)構(gòu)圖，示出了其中裝配了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的便攜式電子裝置(第十二實(shí)施方案)；圖24是示意剖面圖，示出了常規(guī)快速存儲(chǔ)器的主要部分；而圖25曲線示出了常規(guī)快速存儲(chǔ)器的電學(xué)特性。
具體實(shí)施例方式
根據(jù)本發(fā)明，形成存儲(chǔ)陣列的存儲(chǔ)單元主要由半導(dǎo)體層、柵絕緣膜、柵電極、溝道區(qū)、擴(kuò)散區(qū)、以及存儲(chǔ)功能單元構(gòu)成。此處，溝道區(qū)通常是導(dǎo)電類型與半導(dǎo)體層相同的區(qū)域，且表示緊鄰柵電極下方的區(qū)域。擴(kuò)散區(qū)表示導(dǎo)電類型與溝道區(qū)相反的區(qū)域。
具體地說，本發(fā)明的存儲(chǔ)單元可以由作為擴(kuò)散區(qū)的第一導(dǎo)電類型區(qū)域、作為溝道區(qū)的第二導(dǎo)電類型區(qū)域、橫跨第一和第二導(dǎo)電類型區(qū)域的邊界而排列的存儲(chǔ)功能單元、以及經(jīng)由柵絕緣膜提供的電極構(gòu)成。
本發(fā)明的存儲(chǔ)單元由形成在柵絕緣膜上的柵電極、形成在柵電極二側(cè)上的二個(gè)存儲(chǔ)功能單元、排列在存儲(chǔ)功能單元的柵電極的相反側(cè)上的二個(gè)擴(kuò)散區(qū)、以及排列在柵電極下方的溝道區(qū)構(gòu)成，是適合的。
在本發(fā)明的半導(dǎo)體器件中，半導(dǎo)體層被形成在半導(dǎo)體襯底上，最好被形成在形成于半導(dǎo)體襯底中的第一導(dǎo)電類型的阱區(qū)上。
對半導(dǎo)體襯底沒有特殊的限制，只要能夠被用于半導(dǎo)體器件即可，其例子包括由諸如硅、鍺之類的元素半導(dǎo)體或諸如硅鍺、GaAs、InGaAs、ZnSe、GaN之類的化合物半導(dǎo)體組成的體襯底。諸如SOI(絕緣體上硅)襯底、SOS襯底和多層SOI襯底、或其上具有半導(dǎo)體層的玻璃或塑料襯底之類的各種襯底，可以被用作其表面上具有半導(dǎo)體層的襯底。硅襯底和其表面上具有半導(dǎo)體層的SOI襯底是特別優(yōu)選的。此半導(dǎo)體襯底或半導(dǎo)體層可以是(例如用外延生長方法制作的)單晶、多晶、或非晶，雖然其中流動(dòng)的電流量有少許變化。
器件隔離區(qū)最好被形成在半導(dǎo)體層上。而且，可以借助于組合諸如晶體管、電容器、以及電阻器之類的器件、由器件形成的電路、半導(dǎo)體器件、以及層間絕緣膜，來形成單層或多層結(jié)構(gòu)?？梢杂弥T如LOCOS膜、溝槽氧化物膜、以及STI膜之類的各種器件隔離膜中的任何一種，來形成器件隔離區(qū)。此半導(dǎo)體層可以是P或N導(dǎo)電類型的。至少一個(gè)第一導(dǎo)電類型(P或N型)的阱區(qū)最好被形成在半導(dǎo)體層中。本技術(shù)領(lǐng)域所知范圍內(nèi)的雜質(zhì)濃度可以被用作半導(dǎo)體層和阱區(qū)中的雜質(zhì)濃度。
在采用SOI襯底作為半導(dǎo)體層的情況下，阱區(qū)可以被形成在表面半導(dǎo)體層中，且本體區(qū)可以被提供在溝道區(qū)下方。
對柵絕緣膜沒有特殊的限制，只要是通常用于半導(dǎo)體器件的即可，其例子包括諸如氧化硅膜或氮化硅膜之類的絕緣膜或諸如氧化鋁膜、氧化鈦膜、氧化鉭膜、或氧化鉿膜之類的高介電常數(shù)膜的單層膜或疊層膜。氧化硅膜是特別優(yōu)選的。柵絕緣膜的厚度約為例如1-20nm，優(yōu)選約為1-6nm。柵絕緣膜可以僅僅形成在柵電極的緊鄰下方，或形成為大于(寬于)柵電極。
柵電極被形成在柵絕緣膜上，呈通常用于半導(dǎo)體器件的形狀或下端部中具有凹陷的形狀。柵電極最好被形成為整體形式而不被單層或多層導(dǎo)電膜分隔開。柵電極可以被排列成被單層或多層導(dǎo)電膜分隔開的狀態(tài)。柵電極在其側(cè)壁上可以具有側(cè)壁絕緣膜。通常，對柵電極沒有特殊的限制，只要是用于半導(dǎo)體器件的即可，其例子包括諸如由多晶硅、諸如銅或鋁的金屬、諸如鎢、鈦、或鉭之類的高難熔金屬、以及高難熔金屬的硅化物等組成的單層或多層膜之類的導(dǎo)電膜。柵電極的適當(dāng)厚度例如約為50-400nm。溝道區(qū)被形成在柵電極下方。
柵電極最好僅僅被形成在存儲(chǔ)功能單元的側(cè)壁上，即不覆蓋存儲(chǔ)功能單元的頂部。利用這種安排，接觸栓塞能夠被排列得更靠近柵電極，致使便于減小存儲(chǔ)單元的尺寸。制造具有這種簡單結(jié)構(gòu)的存儲(chǔ)單元是容易的，致使能夠改善成品率。
存儲(chǔ)功能單元至少具有保持電荷的功能(以下稱為“電荷保持功能”)。換言之，存儲(chǔ)功能單元具有積累和保持電荷的功能、捕獲電荷的功能、或保持電荷極化狀態(tài)的功能。例如，當(dāng)存儲(chǔ)功能單元包括具有保持電荷功能的膜或區(qū)域時(shí)，此功能就呈現(xiàn)。具有上述功能的元件的例子包括氮化硅；硅；包括諸如磷或硼之類的雜質(zhì)的硅酸鹽玻璃；碳化硅；氧化鋁；諸如氧化鉿、氧化鋯、或氧化鉭之類的高介電材料；氧化鋅；鐵電體；金屬等。因此，可以用例如包括氮化硅膜的絕緣膜；其中具有導(dǎo)電膜或半導(dǎo)體層的絕緣膜；包括至少一個(gè)導(dǎo)體或半導(dǎo)體點(diǎn)的絕緣膜；或包括其內(nèi)部電荷被電場極化且其中的極化狀態(tài)被保持的鐵電膜的絕緣膜的單層或疊層結(jié)構(gòu)，來形成存儲(chǔ)功能單元。
由于氮化硅膜存在大量捕獲電荷的能級(jí)而能夠獲得大的滯后，故氮化硅膜是特別優(yōu)選的。此外，電荷保持時(shí)間長，且不發(fā)生由泄漏路徑的出現(xiàn)而引起的電荷泄漏問題，致使保持特性良好。而且，氮化硅是一種在LSI工藝中被用作標(biāo)準(zhǔn)的材料。
利用包括諸如氮化硅膜之類的具有電荷保持功能的膜的絕緣膜作為存儲(chǔ)功能單元，能夠提高儲(chǔ)存和保持的可靠性。由于氮化硅膜是絕緣體，故即使在部分氮化硅膜中出現(xiàn)電荷泄漏的情況下，整個(gè)氮化硅膜中的電荷也不立即喪失。在安排多個(gè)存儲(chǔ)單元的情況下，與存儲(chǔ)功能單元由導(dǎo)體組成的情況不一樣，即使當(dāng)各個(gè)存儲(chǔ)單元之間的距離被縮短，且鄰近的存儲(chǔ)單元變得彼此相接觸時(shí)，儲(chǔ)存在存儲(chǔ)功能單元中的信息也不喪失。而且，接觸栓塞能夠被排列得更靠近存儲(chǔ)功能單元。
在某些情況下，接觸栓塞能夠被排列成與存儲(chǔ)功能單元重疊。于是，就便于減小存儲(chǔ)單元的尺寸。
為了提高儲(chǔ)存和保持的可靠性，具有電荷保持功能的膜不總是必需具有膜的形狀。具有電荷保持功能的膜最好分散地存在于絕緣膜中。
具體地說，點(diǎn)狀的具有電荷保持功能的膜最好被分散在難以保持電荷的材料例如氧化硅中。
在采用導(dǎo)電膜或半導(dǎo)體層作為電荷保持膜的情況下，導(dǎo)電膜或半導(dǎo)體層最好經(jīng)由絕緣膜來排列，致使電荷保持膜不直接與半導(dǎo)體層(半導(dǎo)體襯底、阱區(qū)、本體區(qū)、源/漏區(qū)、或擴(kuò)散區(qū))或柵電極相接觸。例如，可以指出導(dǎo)電膜和絕緣膜的疊層結(jié)構(gòu)、其中點(diǎn)狀導(dǎo)電膜被分散在絕緣膜中的結(jié)構(gòu)、其中導(dǎo)電膜被排列在形成于柵側(cè)壁上的部分側(cè)壁絕緣膜中的結(jié)構(gòu)等。
由于注入到導(dǎo)體或半導(dǎo)體中的電荷的數(shù)量能夠自由地控制且能夠容易地得到多種數(shù)值，故最好采用其中具有導(dǎo)電膜或半導(dǎo)體層的絕緣膜作為存儲(chǔ)功能單元。
而且，由于更容易借助于電荷的直接隧穿來執(zhí)行寫入和擦除且能夠減低功耗，故最好采用包括至少一個(gè)導(dǎo)體或半導(dǎo)體點(diǎn)的絕緣膜作為存儲(chǔ)功能單元。
或者，可以采用其中極化方向根據(jù)電場而改變的諸如PZT或PLZT之類的鐵電膜作為存儲(chǔ)功能單元。在此情況下，電荷主要由極化產(chǎn)生在鐵電膜的表面中，并被保持在此狀態(tài)。由于鐵電膜能夠得到與其中電荷饋?zhàn)跃哂写鎯?chǔ)功能的膜外部且捕獲電荷的膜相似的滯后特性，因而是優(yōu)選的。此外，為了將電荷保持在鐵電膜中，不必從膜外部注入電荷，從而僅僅利用膜中電荷的極化就能夠得到滯后特性，致使能夠以高的速度執(zhí)行寫入/擦除。
具有抑制電荷逃逸的區(qū)域或功能的膜，適合于作為構(gòu)成存儲(chǔ)功能單元的絕緣膜。具有抑制電荷逃逸的功能的膜的例子包括氧化硅膜。
包括在存儲(chǔ)功能單元中的電荷保持膜，直接或經(jīng)由絕緣膜被排列在柵電極的二側(cè)上，并直接或經(jīng)由柵絕緣膜被排列在半導(dǎo)體層(半導(dǎo)體襯底、阱區(qū)、本體區(qū)、或源/漏區(qū)、或擴(kuò)散區(qū))上。柵電極二側(cè)上的電荷保持膜最好直接或經(jīng)由絕緣膜被形成為覆蓋柵電極的整個(gè)或部分側(cè)壁。在一個(gè)應(yīng)用例子中，在柵電極在其下端具有凹陷的情況下，電荷保持膜可以直接或經(jīng)由絕緣膜被形成為完全或部分地掩埋凹陷。
擴(kuò)散區(qū)可以用作源和漏區(qū)，且其導(dǎo)電類型與半導(dǎo)體層或阱區(qū)的導(dǎo)電類型相反。在擴(kuò)散區(qū)與半導(dǎo)體層或阱區(qū)之間的結(jié)中，雜質(zhì)濃度最好高，其理由是能夠以低的電壓有效地產(chǎn)生熱電子或熱空穴，并能夠以較低的電壓執(zhí)行高速操作。對擴(kuò)散區(qū)的結(jié)深度沒有特殊的限制，而是能夠根據(jù)待要得到的半導(dǎo)體存儲(chǔ)器件的性能等恰當(dāng)?shù)卣{(diào)整。在采用SOI襯底作為半導(dǎo)體襯底的情況下，擴(kuò)散區(qū)的結(jié)深度可以小于表面半導(dǎo)體層的厚度。擴(kuò)散區(qū)的結(jié)深度最好與表面半導(dǎo)體層的厚度基本上相同。
擴(kuò)散區(qū)可以被排列成與柵電極的端部重疊，與柵電極的端部一致，或偏移于柵電極的端部。由于當(dāng)電壓被施加到柵電極時(shí)，電荷保持膜下方的偏移區(qū)的反型容易程度根據(jù)積累在存儲(chǔ)功能單元中的電荷量而大幅度改變，提高了存儲(chǔ)效應(yīng)，并減小了短溝道效應(yīng)，故偏移的情況是特別有效的。但當(dāng)擴(kuò)散區(qū)偏移太大時(shí)，各個(gè)擴(kuò)散區(qū)(源和漏)之間的驅(qū)動(dòng)電流明顯地減小。因此，偏移量亦即沿柵長度方向到更靠近一個(gè)柵電極端部的擴(kuò)散區(qū)的距離，最好比電荷保持膜沿平行于柵長度方向延伸的厚度更短。特別優(yōu)選的是，存儲(chǔ)功能單元中具有電荷保持功能的膜或區(qū)域的至少一部分與部分?jǐn)U散區(qū)重疊。這是因?yàn)樽鳛榘雽?dǎo)體存儲(chǔ)器件組成部分的存儲(chǔ)單元的本質(zhì)是根據(jù)僅僅存在于存儲(chǔ)功能單元側(cè)壁部分中的柵電極與擴(kuò)散區(qū)之間的電壓差而用橫跨存儲(chǔ)功能單元施加的電場來重新寫入儲(chǔ)存的信息。
部分?jǐn)U散區(qū)可以延伸到高于溝道區(qū)表面或柵絕緣膜下表面的高程。在此情況下，與擴(kuò)散區(qū)成一整體的導(dǎo)電膜被層疊在形成于半導(dǎo)體襯底中的擴(kuò)散區(qū)上，是適當(dāng)?shù)摹?dǎo)電膜由諸如多晶硅或非晶硅之類的半導(dǎo)體、硅化物、上述的金屬、高難熔金屬等組成。多晶硅是特別優(yōu)選的。由于多晶硅的雜質(zhì)擴(kuò)散速度比半導(dǎo)體層的快得多，故容易使半導(dǎo)體層中擴(kuò)散區(qū)的結(jié)深度淺，從而抑制短溝道效應(yīng)。在此情況下，部分?jǐn)U散區(qū)最好被排列成與柵電極一起將至少部分存儲(chǔ)功能單元夾在中間。
可以用普通的半導(dǎo)體工藝，例如相似于在柵電極側(cè)壁上形成具有單層或多層結(jié)構(gòu)的側(cè)壁間隔的方法，來形成本發(fā)明的存儲(chǔ)單元。此方法的例子包括形成柵電極，然后形成包括諸如具有保持電荷的功能的膜(以下稱為“電荷保持膜”)、電荷保持膜/絕緣膜、絕緣膜/電荷保持膜、或絕緣膜/電荷保持膜/絕緣膜之類的電荷保持膜的單層膜或疊層膜，并在適當(dāng)條件下對形成的膜進(jìn)行回腐蝕，以便留下側(cè)壁間隔形狀的膜的方法；形成絕緣膜或電荷保持膜，在適當(dāng)條件下對膜進(jìn)行回腐蝕，以便留下側(cè)壁間隔形狀的膜，進(jìn)一步形成電荷保持膜或絕緣膜，并相似地對膜進(jìn)行回腐蝕，以便留下側(cè)壁間隔形狀的膜的方法；涂敷或淀積其中由電荷保持材料組成的顆粒被分散在包括柵電極的半導(dǎo)體層上的絕緣膜材料，并在適當(dāng)條件下對此材料進(jìn)行回腐蝕，以便留下側(cè)壁間隔形狀的絕緣膜材料的方法；以及形成柵電極，然后形成單層膜或疊層膜，并用掩模對此膜進(jìn)行圖形化的方法。根據(jù)另一種方法，在形成柵電極之前，形成電荷保持膜、電荷保持膜/絕緣膜、絕緣膜/電荷保持膜、絕緣膜/電荷保持膜/絕緣膜等。在成為溝道區(qū)的膜區(qū)中形成窗口，在窗口的整個(gè)表面上形成柵電極材料膜，且柵電極材料膜被圖形化成包括窗口且大于窗口的形狀。
下面來描述根據(jù)本發(fā)明的存儲(chǔ)單元的制作方法的一個(gè)例子。
首先，根據(jù)已知的步驟，在半導(dǎo)體襯底上形成柵絕緣膜和柵電極。隨后，在整個(gè)半導(dǎo)體襯底上，用熱氧化方法形成或用CVD(化學(xué)氣相淀積)方法淀積厚度為0.8-20nm，更優(yōu)選為3-10nm的氧化硅膜。接著，在整個(gè)氧化硅膜上，用CVD方法淀積厚度為2-15nm，更優(yōu)選為3-10nm的氮化硅膜。而且，在整個(gè)氮化硅膜上，用CVD方法淀積厚度為20-70nm的另一氧化硅膜。
隨后，用各向異性腐蝕方法，對氧化硅膜/氮化硅膜/氧化硅膜進(jìn)行回腐蝕，從而在柵電極側(cè)壁上形成側(cè)壁間隔形式的適合于儲(chǔ)存數(shù)據(jù)的存儲(chǔ)功能單元。
然后，用柵電極和側(cè)壁間隔形式的存儲(chǔ)功能單元作為掩模，注入離子，從而形成擴(kuò)散層區(qū)(源/漏區(qū))。然后，可以根據(jù)已知的步驟執(zhí)行硅化物工藝或上部布線工藝。
在借助于排列本發(fā)明的存儲(chǔ)單元而構(gòu)成存儲(chǔ)單元陣列的情況下，存儲(chǔ)單元的最佳模式滿足例如下列所有要求(1)多個(gè)存儲(chǔ)單元的柵電極成一整體，并具有字線的功能；(2)存儲(chǔ)功能單元被形成在字線二側(cè)上；(3)絕緣體，確切地說是氮化硅膜將電荷保持在存儲(chǔ)功能單元中；(4)存儲(chǔ)功能單元由ONO(氧化物氮化物氧化物)膜構(gòu)成，且氮化硅膜的表面基本上平行于柵絕緣膜的表面；(5)存儲(chǔ)功能單元中的氮化硅膜通過氧化硅膜被隔離于字線和溝道區(qū)；(6)存儲(chǔ)功能單元中的氮化硅膜與擴(kuò)散區(qū)被重疊；(7)將其表面基本上平行于柵絕緣膜表面的氮化硅膜分隔于溝道區(qū)或半導(dǎo)體層的絕緣膜的厚度與柵絕緣膜的厚度彼此不同；(8)寫入/擦除一個(gè)存儲(chǔ)單元的操作，由單個(gè)字線執(zhí)行；(9)在存儲(chǔ)功能單元上不存在具有協(xié)助寫入/擦除操作的功能的電極(字線)；以及(10)在與緊鄰存儲(chǔ)功能單元下方擴(kuò)散區(qū)相接觸的部分中，提供其導(dǎo)電類型與擴(kuò)散區(qū)相反的高濃度雜質(zhì)。對于存儲(chǔ)單元來說，即使?jié)M足一個(gè)要求就足夠了。
各個(gè)要求的特別優(yōu)選的組合是例如(3)絕緣體，確切地說是氮化硅膜將電荷保持在存儲(chǔ)功能單元中，(6)存儲(chǔ)功能單元中的絕緣膜(氮化硅膜)與擴(kuò)散區(qū)被重疊，與(9)在存儲(chǔ)功能單元上不存在具有協(xié)助寫入/擦除操作的功能的電極(字線)。
在存儲(chǔ)單元滿足要求(3)和(9)的情況下，由于下列原因而非常有用。首先，位線接觸可以被排列得更靠近字線側(cè)壁上的存儲(chǔ)功能單元，或即使當(dāng)各個(gè)存儲(chǔ)單元之間的距離被縮短時(shí)，多個(gè)存儲(chǔ)功能單元也不彼此干擾，且能夠保持儲(chǔ)存的信息。因此，便于減小存儲(chǔ)單元的尺寸。在存儲(chǔ)功能單元中的電荷保持區(qū)由導(dǎo)體組成的情況下，隨著各個(gè)存儲(chǔ)單元之間距離的減小，在各個(gè)電荷保持區(qū)之間由于電容性耦合而出現(xiàn)干擾，致使無法保持儲(chǔ)存的信息。
在存儲(chǔ)功能單元中的電荷保持區(qū)由絕緣體(例如氮化硅膜)組成的情況下，使各個(gè)存儲(chǔ)單元的存儲(chǔ)功能單元獨(dú)立變得沒必要。例如，對于各個(gè)存儲(chǔ)單元，形成在被多個(gè)存儲(chǔ)單元共用的單個(gè)字線二側(cè)上的存儲(chǔ)功能單元不必隔離。形成在一個(gè)字線二側(cè)上的存儲(chǔ)功能單元能夠被共用此字線的多個(gè)存儲(chǔ)單元共用。結(jié)果，用來隔離存儲(chǔ)功能單元的光刻工藝變得沒有必要，從而簡化了制造工藝。
而且，光刻工藝中的定位裕度和用腐蝕方法減小膜的裕度變得沒有必要，致使能夠減小相鄰存儲(chǔ)單元之間的裕度。因此，與存儲(chǔ)功能單元中的電荷保持區(qū)由導(dǎo)體(例如多晶硅膜)組成的情況相比，即使當(dāng)存儲(chǔ)功能單元以相同的微細(xì)制造水平被形成時(shí)，也能夠減小存儲(chǔ)單元的占據(jù)面積。在存儲(chǔ)功能單元中的電荷保持區(qū)由導(dǎo)體組成的情況下，用來隔離各個(gè)存儲(chǔ)單元的存儲(chǔ)功能單元的光刻工藝是優(yōu)選的，且光刻工藝中的定位裕度和用腐蝕方法減小膜的裕度是優(yōu)選的。
而且，由于存儲(chǔ)功能單元上不存在具有協(xié)助寫入和擦除操作的功能的電極，且器件結(jié)構(gòu)簡單，工藝數(shù)目減少，致使能夠提高成品率。因此，便于用晶體管作為組成部分來形成邏輯電路或模擬電路，從而能夠得到價(jià)廉的半導(dǎo)體存儲(chǔ)器件。
在不僅滿足要求(3)和(9)，而且還滿足要求(6)的情況下，本發(fā)明更加有用。
具體地說，借助于重疊存儲(chǔ)功能單元中的電荷保持區(qū)與擴(kuò)散區(qū)，能夠以非常低的電壓來執(zhí)行寫入和擦除。具體地說，用5V或以下的低電壓，能夠執(zhí)行寫入和擦除操作。從電路設(shè)計(jì)的觀點(diǎn)看，這也是一個(gè)非常大的效應(yīng)。與快速存儲(chǔ)器不同，由于無須在芯片中產(chǎn)生高電壓，故能夠省略需要占據(jù)大面積的電荷激勵(lì)電路，或能夠減小其尺寸。特別是當(dāng)為了邏輯LSI中的調(diào)整而提供小規(guī)模容量的存儲(chǔ)器時(shí)，對于存儲(chǔ)部分中的占據(jù)面積，用來驅(qū)動(dòng)存儲(chǔ)單元的外圍電路的占據(jù)面積比存儲(chǔ)單元的占據(jù)面積更占主導(dǎo)，結(jié)果，存儲(chǔ)單元的電荷激勵(lì)電路的省略或尺寸減小，對于減小芯片尺寸來說是最有效的。
另一方面，在要求(3)不被滿足的情況下，亦即在導(dǎo)體將電荷保持在存儲(chǔ)功能單元中的情況下，即使要求(6)不被滿足，具體地說，即使當(dāng)存儲(chǔ)功能單元中的導(dǎo)體與擴(kuò)散區(qū)不彼此重疊時(shí)，也能夠執(zhí)行寫入操作。這是因?yàn)榇鎯?chǔ)功能單元中的導(dǎo)體借助于與柵電極的電容性耦合而協(xié)助了寫入操作。
在要求(9)不被滿足的情況下，具體地說，在具有協(xié)助寫入和擦除的功能的電極存在于存儲(chǔ)功能單元上的情況下，即使要求(6)不被滿足，具體地說，即使當(dāng)存儲(chǔ)功能單元中的絕緣體與擴(kuò)散區(qū)不彼此重疊時(shí)，也能夠執(zhí)行寫入操作。
在本發(fā)明的半導(dǎo)體存儲(chǔ)器件中，晶體管可以與存儲(chǔ)單元二側(cè)之一或二側(cè)串聯(lián)連接，或存儲(chǔ)單元可以與邏輯晶體管一起安裝在同一個(gè)芯片上。在這種情況下，本發(fā)明的半導(dǎo)體器件，確切地說是存儲(chǔ)單元能夠用與制作諸如晶體管或邏輯晶體管之類的正常標(biāo)準(zhǔn)晶體管的工藝具有高度兼容性的工藝來制作，它們能夠被同時(shí)制作。因此，制作存儲(chǔ)單元和晶體管或邏輯晶體管二者的工藝非常簡單，從而能夠得到價(jià)廉的器件。
在本發(fā)明的半導(dǎo)體存儲(chǔ)器件中，存儲(chǔ)單元能夠在一個(gè)存儲(chǔ)功能單元中儲(chǔ)存二個(gè)或更多個(gè)值的信息。于是，此存儲(chǔ)單元就能夠用作儲(chǔ)存4個(gè)或更多個(gè)值的信息的存儲(chǔ)單元。此存儲(chǔ)單元僅僅可以儲(chǔ)存二進(jìn)制數(shù)據(jù)。利用存儲(chǔ)功能單元的可變電阻效應(yīng)，此存儲(chǔ)單元也可以用作具有選擇晶體管和存儲(chǔ)晶體管二者的功能的存儲(chǔ)單元。
借助于與邏輯器件、邏輯電路等進(jìn)行組合，本發(fā)明的半導(dǎo)體存儲(chǔ)器件能夠被廣泛地應(yīng)用于諸如個(gè)人計(jì)算機(jī)、筆記本計(jì)算機(jī)、膝上計(jì)算機(jī)、個(gè)人助理/發(fā)射機(jī)、微型計(jì)算機(jī)、工作站、大型計(jì)算機(jī)、多處理器/計(jì)算機(jī)、任何其它類型計(jì)算系統(tǒng)之類的數(shù)據(jù)處理系統(tǒng)；諸如CPU、存儲(chǔ)器、或數(shù)據(jù)存儲(chǔ)器件之類的作為數(shù)據(jù)處理系統(tǒng)組成部分的電子零件；諸如電話、PHS、調(diào)制解調(diào)器、或路由器之類的通信裝置；諸如顯示屏或投影儀之類的圖象顯示裝置；諸如打印機(jī)、掃描儀、或復(fù)印機(jī)之類的辦公設(shè)備；諸如視頻相機(jī)或數(shù)碼相機(jī)之類的攝象裝置；諸如游戲機(jī)或音樂播放機(jī)之類的娛樂設(shè)備；諸如便攜式信息終端、手表、或電子詞典之類的信息設(shè)備；諸如車輛導(dǎo)航系統(tǒng)或車輛音響系統(tǒng)之類的車載設(shè)備；用來記錄/重放諸如動(dòng)畫、靜畫、或音樂的信息的AV設(shè)備；諸如洗衣機(jī)、微波爐、電冰箱、電飯煲、洗碗機(jī)、吸塵器、或空調(diào)機(jī)之類的電器；諸如按摩器、浴室秤、或測壓計(jì)之類的保健裝置；以及諸如IC卡或存儲(chǔ)卡之類的便攜式存儲(chǔ)器件。確切地說，可以將半導(dǎo)體存儲(chǔ)器件應(yīng)用于諸如便攜式電話、便攜式信息終端、IC卡、存儲(chǔ)卡、便攜式計(jì)算機(jī)、便攜式游戲機(jī)、數(shù)碼相機(jī)、便攜式動(dòng)畫播放機(jī)、便攜式音樂播放機(jī)、電子詞典、以及手表之類的便攜式電子裝置。若有需要，本發(fā)明的半導(dǎo)體存儲(chǔ)器件可以被提供成電子器件的至少部分控制電路或數(shù)據(jù)儲(chǔ)存電路可拆卸地裝配。
優(yōu)選實(shí)施方案的描述以下參照附圖來詳細(xì)地描述本發(fā)明的半導(dǎo)體存儲(chǔ)器件、其驅(qū)動(dòng)方法、以及便攜式電子裝置的實(shí)施方案。
第一實(shí)施方案如圖1所示，第一實(shí)施方案的半導(dǎo)體存儲(chǔ)器件具有存儲(chǔ)單元1。
存儲(chǔ)單元1具有經(jīng)由柵絕緣膜103形成在P型阱區(qū)102上的柵電極104，此P型阱區(qū)102形成在半導(dǎo)體襯底101表面上。具有保持電荷的陷阱能級(jí)并用作電荷保持膜的氮化硅膜109，被排列在柵電極104的頂面和側(cè)壁上。在氮化硅膜109中，柵電極104二側(cè)部分用作存儲(chǔ)功能單元105a和105b，以便實(shí)際保持電荷。存儲(chǔ)功能單元指的是其中電荷由于重新寫入操作而實(shí)際被積累在存儲(chǔ)功能單元即電荷保持膜中的部分。在柵電極104二側(cè)上的P型阱區(qū)102中，分別形成用作源區(qū)和漏區(qū)的N型擴(kuò)散區(qū)107a和107b。各個(gè)擴(kuò)散區(qū)107a和107b具有偏移結(jié)構(gòu)。具體地說，擴(kuò)散區(qū)107a和107b不達(dá)及柵電極104下方的區(qū)域121，且電荷保持膜下方的偏移區(qū)120構(gòu)成部分溝道區(qū)。
主要用來保持電荷的存儲(chǔ)功能單元105a和105b是柵電極104的二個(gè)側(cè)壁上的部分。因此，氮化硅膜109僅僅形成在對應(yīng)于這些部分的區(qū)域中就足夠了(見圖2A)。各個(gè)存儲(chǔ)功能單元105a和105b可以具有這樣一種結(jié)構(gòu)，即其中各由導(dǎo)體或半導(dǎo)體組成的具有納米尺寸的細(xì)微顆粒111在絕緣膜112中被分布成分立的點(diǎn)(見圖2B)。當(dāng)細(xì)微顆粒111的尺寸小于1nm時(shí)，量子效應(yīng)太大，致使電荷難以通過各個(gè)點(diǎn)。
當(dāng)尺寸超過10nm時(shí)，在室溫下不出現(xiàn)明顯的量子效應(yīng)。因此，細(xì)微顆粒111的直徑最好為1-10nm。用作電荷保持膜的氮化硅膜109可以在柵電極側(cè)面上被形成為側(cè)壁間隔形狀(見圖3)。
下面參照圖3和4來描述存儲(chǔ)單元寫入操作的原理。先描述其存儲(chǔ)功能單元131a和131b具有保持電荷的功能的情況。此處的“寫入”表示當(dāng)存儲(chǔ)單元是N溝道型時(shí)，電子注入到存儲(chǔ)功能單元131a和131b中。以下假設(shè)存儲(chǔ)單元是N溝道型的來進(jìn)行描述。
如圖3所示，為了將電子注入(寫入)第二存儲(chǔ)功能單元131b，N型第一擴(kuò)散區(qū)107a被設(shè)定為源電極，而N型第二擴(kuò)散區(qū)107b被設(shè)定為漏電極。例如，0V被施加到第一擴(kuò)散區(qū)107a和P型阱區(qū)102，+5V被施加到第二擴(kuò)散區(qū)107b，且+5V被施加到柵電極104。在這樣的電壓參數(shù)下，反型層226從第一擴(kuò)散區(qū)107a(源電極)延伸，但不達(dá)及第二擴(kuò)散區(qū)107b(漏電極)，且出現(xiàn)夾斷點(diǎn)。電子從夾斷點(diǎn)被強(qiáng)電場加速到第二擴(kuò)散區(qū)107b(漏電極)，成為所謂的熱電子(高能導(dǎo)電電子)。借助于熱電子注入到第二存儲(chǔ)功能單元131b中，寫入被執(zhí)行。
由于在第一存儲(chǔ)功能單元131a附近不產(chǎn)生熱電子，故不執(zhí)行寫入。
另一方面，為了將電子注入(寫入)到第一存儲(chǔ)功能單元131a中，如圖4所示，第二擴(kuò)散區(qū)107b被設(shè)定為源電極，而第一擴(kuò)散區(qū)107a被設(shè)定為漏電極。例如，0V被施加到第二擴(kuò)散區(qū)107b和P型阱區(qū)102，+5V被施加到第一擴(kuò)散區(qū)107a，且+5V被施加到柵電極104。借助于互換源區(qū)和漏區(qū)，使之不同于將電子注入到第二存儲(chǔ)功能單元131b的情況，電子被注入到第一存儲(chǔ)功能單元131a中，從而能夠執(zhí)行寫入。
下面參照圖5和6來描述存儲(chǔ)單元擦除操作的原理。
在擦除儲(chǔ)存在第一存儲(chǔ)功能單元131a中的信息的第一方法中，如圖5所示，借助于將正電壓(例如+5V)施加到第一擴(kuò)散區(qū)107a，并將0V施加到P型阱區(qū)102，第一擴(kuò)散區(qū)107a與P型阱區(qū)102之間的PN結(jié)被反向偏置，進(jìn)一步將負(fù)電壓(例如-5V)施加到柵電極104。此時(shí)，在PN結(jié)中柵電極104附近，由于其上施加負(fù)電壓的柵電極的影響，電位梯度變得陡峭。結(jié)果，在PN結(jié)的P型阱區(qū)102側(cè)上由于帶間隧穿而產(chǎn)生熱空穴(高能正空穴)。這些熱空穴被吸引到具有負(fù)電位的柵電極104，結(jié)果就被注入到第一存儲(chǔ)功能單元131a。以這種方式，第一存儲(chǔ)功能單元131a中信息就被擦除。此時(shí)，將0V施加到第二擴(kuò)散區(qū)107b就足夠了。
在擦除儲(chǔ)存在第二存儲(chǔ)功能單元131b中的信息的情況下，將第一擴(kuò)散區(qū)的電位與第二擴(kuò)散區(qū)的電位互換，來執(zhí)行上述操作。
在擦除儲(chǔ)存在第一存儲(chǔ)功能單元131a中的信息的第二方法中，如圖6所示，正電壓(例如+4V)被施加到第一擴(kuò)散區(qū)107a，0V被施加到第二擴(kuò)散區(qū)107b，負(fù)電壓(例如-4V)被施加到柵電極104，正電壓(例如+0.8V)被施加到P型阱區(qū)102。此時(shí)，正向電壓被施加在P型阱區(qū)102與第二擴(kuò)散區(qū)107b之間，電子從而被注入到P型阱區(qū)102。
注入的電子被擴(kuò)散到P型阱區(qū)102與第一擴(kuò)散區(qū)107a之間的PN結(jié)，其中，電子被強(qiáng)電場加速，從而成為熱電子。在PN結(jié)中，由這些熱電子產(chǎn)生電子-空穴對。具體地說，借助于將正向電壓施加在P型阱區(qū)102與第二擴(kuò)散區(qū)107b之間，注入在P型阱區(qū)102中的電子成為觸發(fā)器，從而在位于相反側(cè)上的PN結(jié)中產(chǎn)生熱空穴。PN結(jié)中產(chǎn)生的這些熱空穴被吸引到具有負(fù)電位的柵電極104，結(jié)果，正空穴就被注入到第一存儲(chǔ)功能單元131a中。
根據(jù)此方法，在僅僅不足以由帶間隧穿產(chǎn)生熱空穴的電壓被施加到P型阱區(qū)與第一擴(kuò)散區(qū)107a之間的PN結(jié)的情況下，從第二擴(kuò)散區(qū)107b注入的電子成為在PN結(jié)中產(chǎn)生電子-正空穴對的觸發(fā)器，熱空穴從而能夠被產(chǎn)生。因此，能夠降低擦除操作中的電壓。確切地說，在偏移區(qū)120(見圖1)存在的情況下，PN結(jié)中的電位梯度由于其上施加負(fù)電位的柵電極而變得陡峭的效應(yīng)小。結(jié)果，雖然難以由帶間隧穿產(chǎn)生熱空穴，但利用第二方法克服了此缺點(diǎn)，從而能夠以低的電壓來實(shí)現(xiàn)擦除操作。
在擦除儲(chǔ)存在第一存儲(chǔ)功能單元131a中的信息的情況下，在第一擦除方法中，+5V必需被施加到第一擴(kuò)散區(qū)107a，而在第二擦除方法中，+4V就足夠了。如上所述，根據(jù)第二方法，能夠降低擦除時(shí)的電壓，致使能夠降低功耗，并能夠抑制由熱載流子造成的存儲(chǔ)單元退化。
在任何一種擦除方法中，不容易在存儲(chǔ)單元中出現(xiàn)過擦除。此處的過擦除指的是這樣一種現(xiàn)象，即隨著積累在存儲(chǔ)功能單元中的正空穴的數(shù)量的增加，閾值減小而不飽和。過擦除是以快速存儲(chǔ)器為代表的EEPROM中的一大問題。確切地說，在閾值變負(fù)的情況下，出現(xiàn)存儲(chǔ)單元的選擇不可能進(jìn)行的嚴(yán)重誤操作。另一方面，在本發(fā)明的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元中，同樣在大量正空穴被積累在存儲(chǔ)功能單元中的情況下，僅僅電子被感生在存儲(chǔ)功能單元下方，但影響難以波及到柵絕緣膜下方溝道區(qū)中的電位。由于擦除時(shí)的閾值決定于柵絕緣膜下方的電位，故抑制了過擦除的出現(xiàn)。
存儲(chǔ)單元包括經(jīng)由柵絕緣膜形成在半導(dǎo)體層上的柵電極、排列在柵電極下方的溝道區(qū)、排列在溝道區(qū)二側(cè)上的擴(kuò)散區(qū)、以及形成在柵電極二側(cè)上且具有保持電荷的功能的存儲(chǔ)功能單元。各個(gè)存儲(chǔ)功能單元被柵電極彼此分隔開。因此，與常規(guī)快速存儲(chǔ)器相比，容易減小柵絕緣膜的厚度。結(jié)果，有可能容易地將比常規(guī)電場更強(qiáng)的電場從柵電極施加到PN結(jié)，從而以低的電壓實(shí)現(xiàn)高速擦除操作。
此外，存儲(chǔ)功能單元中的電荷保持區(qū)與擴(kuò)散區(qū)重疊，是可取的。借助于使擴(kuò)散區(qū)與存儲(chǔ)功能單元中的電荷保持區(qū)重疊，在第一擦除方法中，熱空穴被產(chǎn)生，而在第二擦除方法中其中產(chǎn)生電子和空穴耦合的PN結(jié)與電荷保持區(qū)之間的距離從而變短，致使有可能以低的電壓實(shí)現(xiàn)高速擦除操作。
下面參照圖7來進(jìn)一步描述存儲(chǔ)單元的讀出操作原理。
在讀出儲(chǔ)存在第一存儲(chǔ)功能單元131a中的信息的情況下，第一擴(kuò)散區(qū)107a被設(shè)定為源電極，第二擴(kuò)散區(qū)107b被設(shè)定為漏電極，并使晶體管能夠工作于飽和區(qū)。例如，0V被施加到第一擴(kuò)散區(qū)107a和P型阱區(qū)102，+1.8v被施加到第二擴(kuò)散區(qū)107b，而+2V被施加到柵電極104。此時(shí)，在電子不被積累在第一存儲(chǔ)功能單元131a中的情況下，漏電流容易流動(dòng)。另一方面，在電子被積累在第一存儲(chǔ)功能單元131a中的情況下，反型層不容易形成在第一存儲(chǔ)功能單元131a附近，致使漏電流不容易流動(dòng)。因此，借助于探測漏電流，就能夠讀出儲(chǔ)存在第一存儲(chǔ)功能單元131a中的信息。在施加電壓以便執(zhí)行夾斷操作，從而讀出信息的情況下，有可能以較高的精度確定第一存儲(chǔ)功能單元131a中的電荷狀態(tài)而不影響在第二存儲(chǔ)功能單元131b中是否積累電荷。
在讀出儲(chǔ)存在第二存儲(chǔ)功能單元131b中的信息的情況下，第二擴(kuò)散區(qū)107b被設(shè)定為源電極，第一擴(kuò)散區(qū)107a被設(shè)定為漏電極，并使晶體管工作。例如，將0V施加到第二擴(kuò)散區(qū)107b和P型阱區(qū)102，+1.8v施加到第一擴(kuò)散區(qū)107a，且+2V施加到柵電極104，就足夠了。
借助于互換讀出儲(chǔ)存在第一存儲(chǔ)功能單元131a中的信息的情況的源和漏區(qū)，能夠讀出儲(chǔ)存在第二存儲(chǔ)功能單元131b中的信息。
在留有不被柵電極104覆蓋的溝道區(qū)(偏移區(qū)120)的情況下，在不被柵電極104覆蓋的溝道區(qū)中，反型層根據(jù)存儲(chǔ)功能單元131a和131b中是否存在過量電荷而被消散或形成，結(jié)果，得到了大的滯后(閾值改變)。但當(dāng)偏移區(qū)120太寬時(shí)，漏電流大幅度減小，讀出速度從而變得慢得多。因此，最好將偏移區(qū)120的寬度確定為能夠得到足夠的滯后和讀出速度。
同樣，在擴(kuò)散區(qū)107a和107b達(dá)及柵電極104的端部，亦即擴(kuò)散區(qū)107a和107b與柵電極104重疊的情況下，晶體管的閾值很少由于寫入操作而改變。但源/漏端部處的寄生電阻大幅度改變，漏電流從而大幅度減小(減小量等于或大于1個(gè)數(shù)量級(jí))。因此，借助于探測漏電流，就能夠進(jìn)行讀出，并能夠得到作為存儲(chǔ)器的功能。在必需較大的存儲(chǔ)器滯后效應(yīng)的情況下，擴(kuò)散區(qū)107a和107b與柵電極104最好不重疊(存在偏移區(qū)120)。
利用上述操作方法，每個(gè)晶體管能夠選擇性地寫入/擦除2位。借助于將字線WL連接到存儲(chǔ)單元的柵電極104，將第一位線BL1連接到第一擴(kuò)散區(qū)107a，將第二位線BL2連接到第二擴(kuò)散區(qū)107b，從而安排各個(gè)存儲(chǔ)單元，能夠構(gòu)成存儲(chǔ)單元陣列。
在上述的操作方法中，借助于互換源電極和漏電極，來執(zhí)行每個(gè)晶體管2位的寫入和擦除?；蛘?，借助于固定源電極和漏電極，晶體管可以作為1位存儲(chǔ)器工作。在此情況下，公共的固定電壓可以被施加到源和漏區(qū)之一，致使連接到源/漏區(qū)的位線的數(shù)目能夠被減少一半。
從上面的描述可見，在本發(fā)明的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元中，存儲(chǔ)功能單元不依賴于柵絕緣膜形成，并形成在柵電極二側(cè)上，致使有可能2位工作。由于各個(gè)存儲(chǔ)功能單元被柵電極隔離，故有效地抑制了重新寫入時(shí)的干擾。而且，由于柵絕緣膜被隔離于存儲(chǔ)功能單元，故能夠被形成得薄，從而抑制了短溝道效應(yīng)。因此，能夠容易地減小存儲(chǔ)單元的尺寸因而也是半導(dǎo)體存儲(chǔ)器件的尺寸。
第二實(shí)施方案如圖8所示，除了各個(gè)存儲(chǔ)功能單元261和262由電荷保持區(qū)(是為電荷積累區(qū)，并可以是具有保持電荷的功能的膜)和用來抑制電荷逃逸的區(qū)域(即具有抑制電荷逃逸的功能的膜)構(gòu)成之外，根據(jù)第二實(shí)施方案的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元的結(jié)構(gòu)基本上相似于圖1的存儲(chǔ)單元1的結(jié)構(gòu)。
從改善存儲(chǔ)器保持特性的觀點(diǎn)看，存儲(chǔ)功能單元包括具有保持電荷的功能的電荷保持膜和絕緣膜。在第二實(shí)施方案中，具有捕獲電荷的能級(jí)的氮化硅膜242被用作電荷保持膜，而具有防止積累在電荷保持膜中的電荷損耗的功能的氧化硅膜241和243被用作絕緣膜。存儲(chǔ)功能單元包括電荷保持膜和絕緣膜，從而防止了電荷損耗，并能夠改善保持特性。與存儲(chǔ)功能單元僅僅由電荷保持膜構(gòu)成的情況相比，能夠適當(dāng)?shù)販p小電荷保持膜的體積，電荷在電荷保持膜中的運(yùn)動(dòng)被調(diào)整，從而能夠抑制信息保持過程中由電荷的運(yùn)動(dòng)造成的特性變化的出現(xiàn)。
而且，利用氮化硅膜242被氧化硅膜241和243夾在中間的結(jié)構(gòu)，重新寫入操作時(shí)的電荷注入效率變高，致使能夠執(zhí)行速度更高的操作。
在存儲(chǔ)單元中，可以用鐵電體來代替氮化硅膜。
存儲(chǔ)功能單元261和262中用來保持電荷的區(qū)域(氮化硅膜242)與擴(kuò)散區(qū)212和213重疊。此處的重疊指的是至少部分用來保持電荷的區(qū)域(氮化硅膜242)存在于至少部分?jǐn)U散區(qū)212和213上。參考號(hào)211表示半導(dǎo)體襯底，參考號(hào)214表示柵絕緣膜，參考號(hào)217表示柵電極，而參考號(hào)271表示柵電極217與擴(kuò)散區(qū)212和213之間的偏移區(qū)。雖然未示出，但柵絕緣膜214下方的半導(dǎo)體襯底211表面用作溝道區(qū)。
下面來描述當(dāng)作為存儲(chǔ)功能單元261和262中的用來保持電荷的區(qū)域的氮化硅膜242與擴(kuò)散區(qū)212和213重疊時(shí)所得到的效應(yīng)。
如圖9所示，在存儲(chǔ)功能單元262周圍的區(qū)域中，當(dāng)柵電極217與擴(kuò)散區(qū)213之間的偏移量為W1，且截面中存儲(chǔ)功能單元262沿柵電極的溝道長度方向的寬度為W2時(shí)，存儲(chǔ)功能單元262與擴(kuò)散區(qū)213之間的重疊量被表示位W2-W1。此處重要的是，存儲(chǔ)功能單元262中由氧化硅膜242構(gòu)成的存儲(chǔ)功能單元262與擴(kuò)散區(qū)213重疊，亦即滿足關(guān)系W2＞W(wǎng)1。
在圖9中，存儲(chǔ)功能單元中氮化硅膜242遠(yuǎn)離柵電極217的一側(cè)的端部與遠(yuǎn)離柵電極217的一側(cè)的存儲(chǔ)功能單元262的端部相符，致使存儲(chǔ)功能單元262的寬度被定義為W2。
如圖10所示，當(dāng)存儲(chǔ)功能單元262a中氮化硅膜242a遠(yuǎn)離柵電極的一側(cè)的端部與遠(yuǎn)離柵電極的一側(cè)的存儲(chǔ)功能單元262a的端部不相符時(shí)，W2可以被定義為從柵電極端部到氮化硅膜242a遠(yuǎn)離柵電極的一側(cè)的端部的距離。
圖11示出了在圖9的存儲(chǔ)單元結(jié)構(gòu)中，當(dāng)存儲(chǔ)功能單元262的寬度W2被固定為100nm，且偏移量W1被改變時(shí)的漏電流Id。此處，漏電流是借助于假設(shè)存儲(chǔ)功能單元262處于擦除狀態(tài)(空穴被積累)且擴(kuò)散區(qū)212和213分別用作源電極和漏電極而進(jìn)行器件模擬所得到的。
如從圖11可見，在W1是100nm或以上(亦即氮化硅膜242與擴(kuò)散區(qū)213彼此不重疊)的范圍內(nèi)，漏電流急劇地減小。由于漏電流數(shù)值基本上正比于讀出操作速度，故當(dāng)W1為100nm或以上時(shí)，存儲(chǔ)器的性能急劇地退化。另一方面，在氮化硅膜242與擴(kuò)散區(qū)213彼此重疊的范圍內(nèi)，漏電流的減小緩慢。因此，在也考慮大規(guī)模生產(chǎn)中的變化的情況下，若至少部分作為具有保持電荷的功能的膜的氮化硅膜242不與源和漏區(qū)重疊，則實(shí)際上難以得到存儲(chǔ)功能。
基于器件模擬的結(jié)果，借助于將W2固定為100nm并設(shè)定W1為60nm和100nm作為設(shè)計(jì)值而制造了存儲(chǔ)單元陣列。在W1為60nm的情況下，作為設(shè)計(jì)值，氮化硅膜242與擴(kuò)散區(qū)212和213彼此重疊40nm。在W1為100nm的情況下，作為設(shè)計(jì)值，不存在重疊。對存儲(chǔ)單元陣列的讀出時(shí)間進(jìn)行了測量，并彼此比較了考慮變化的各種最差的情況。在將W1設(shè)定為60nm作為設(shè)計(jì)值的情況下，讀出存取時(shí)間是另一情況的讀出存取時(shí)間的100倍。實(shí)際上，讀出存取時(shí)間最好是每位100毫微秒或以下。當(dāng)W1＝W2時(shí)，無法達(dá)到此條件。在也考慮制造變化的情況下，(W2-W1)＞10nm更優(yōu)選。
為了用相似于第一實(shí)施方案的方式讀出儲(chǔ)存在存儲(chǔ)功能單元261(區(qū)域281)中的信息，最好將擴(kuò)散區(qū)212設(shè)定為源電極，將擴(kuò)散區(qū)213設(shè)定為漏電極，并在靠近溝道區(qū)中的漏區(qū)的側(cè)上形成夾斷點(diǎn)。具體地說，在讀出儲(chǔ)存在二個(gè)存儲(chǔ)功能單元之一中的信息時(shí)，最好在溝道區(qū)中靠近另一個(gè)存儲(chǔ)功能單元的區(qū)域內(nèi)形成夾斷點(diǎn)。利用此安排，不管存儲(chǔ)功能單元262的儲(chǔ)存狀態(tài)如何，都能夠以高的靈敏度探測到存儲(chǔ)功能單元261中儲(chǔ)存的信息，這是達(dá)到2位操作的一個(gè)重要因素。
另一方面，在僅僅用二個(gè)存儲(chǔ)功能單元之一來儲(chǔ)存信息的情況下，或在采用同一個(gè)儲(chǔ)存狀態(tài)的中的二個(gè)存儲(chǔ)功能單元的情況下，不總是需要在讀出時(shí)形成夾斷點(diǎn)。
雖然在圖8中未示出，但最好在半導(dǎo)體襯底211的表面中形成一個(gè)阱區(qū)(在N溝道器件的情況下是P型阱)。借助于形成阱區(qū)，在為存儲(chǔ)器工作(重新寫入操作和讀出操作)而優(yōu)化溝道區(qū)的雜質(zhì)濃度時(shí)，容易控制其它的電學(xué)特性(承受電壓、結(jié)電容、以及短溝道效應(yīng))。
存儲(chǔ)功能單元最好包括基本上平行于柵絕緣膜表面排列的電荷保持膜。換言之，存儲(chǔ)功能單元中的電荷保持膜的頂部表面的水平面最好被定位成平行于柵絕緣膜214頂部表面的水平面。具體地說，如圖12所示，作為存儲(chǔ)功能單元262的電荷保持膜的氮化硅膜242a的表面基本上平行于柵絕緣膜214的表面。換言之，氮化硅膜242a最好被形成為其水平面與對應(yīng)于柵絕緣膜214表面的水平面平行。
由于存在基本上平行于存儲(chǔ)功能單元262中柵絕緣膜214表面的氮化硅膜242a，故能夠根據(jù)積累在氮化硅膜242a中的電荷量有效地控制反型層在偏移區(qū)271中形成的容易程度。于是，能夠提高存儲(chǔ)效應(yīng)。借助于形成基本上平行于柵絕緣膜214的表面的氮化硅膜242a，即使在偏移量(W1)變化的情況下，也能夠保持存儲(chǔ)效應(yīng)的變化比較小，從而能夠抑制存儲(chǔ)效應(yīng)的變化。而且，抑制了電荷在氮化硅膜242a中的向上運(yùn)動(dòng)，從而能夠抑制信息保持過程中由于電荷的運(yùn)動(dòng)而出現(xiàn)特性的變化。
存儲(chǔ)功能單元262最好包括用來分隔基本上平行于柵絕緣膜214表面的氮化硅膜242a與溝道區(qū)(或阱區(qū))的絕緣膜(例如氧化硅膜244中偏移區(qū)271上部分)。利用此絕緣膜，抑制了電荷保持膜中積累的電荷的損耗。從而能夠得到保持特性更好的存儲(chǔ)單元。
借助于控制氮化硅膜242a的厚度和控制氮化硅膜242a下方的絕緣膜(氧化硅膜244中偏移區(qū)271上部分)的厚度為常數(shù)，從半導(dǎo)體襯底表面到積累在電荷保持膜中的電荷的距離，能夠被保持為基本上恒定。具體地說，從半導(dǎo)體襯底表面到積累在電荷保持膜中的電荷的距離，能夠被控制在氮化硅膜242a下方絕緣膜的最小厚度值到氮化硅膜242a下方絕緣膜的最大膜厚度值與氮化硅膜242a的最大膜厚度值之和的范圍內(nèi)。結(jié)果，由積累在氮化硅膜242a中的電荷產(chǎn)生的電力線的密度基本能夠被控制，從而能夠大幅度減小存儲(chǔ)單元的存儲(chǔ)效應(yīng)變化。
第三實(shí)施方案如圖13所示，第三實(shí)施方案的半導(dǎo)體存儲(chǔ)器件中的存儲(chǔ)功能單元262具有這樣的形狀，其中，作為電荷保持膜的氮化硅膜242具有幾乎均勻的厚度，并被排列成基本上平行于柵絕緣膜214的表面(區(qū)域281)，還基本上平行于柵電極217的側(cè)面(區(qū)域282)。
在正電壓被施加到柵電極217的情況下，存儲(chǔ)功能單元262中的電力線如箭頭所示二次通過氮化硅膜242(區(qū)域282和281)。當(dāng)負(fù)電壓被施加到柵電極217時(shí)，電力線的方向被反轉(zhuǎn)。此處，氮化硅膜242的介電常數(shù)約為6，而氧化硅膜241和243的介電常數(shù)約為4。因此，與僅僅存在電荷保持膜區(qū)域281的情況相比，存儲(chǔ)功能單元262沿電力線283的方向的有效介電常數(shù)更大，且電力線二端的電位差能夠進(jìn)一步減小。換言之，施加到柵電極217的大部分電壓被用來提高偏移區(qū)271中的電場。
電荷在重新寫入操作中之所以被注入到氮化硅膜242中，是因?yàn)楫a(chǎn)生的電荷被偏移區(qū)271中的電場吸引。因此，借助于包括箭頭282所示的電荷保持膜，在重新寫入操作中，就增加了注入到存儲(chǔ)功能單元262中的電荷，從而提高了重新寫入速度。
在氧化硅膜243部分也是氮化硅膜的情況下，亦即在電荷保持膜的層面與對應(yīng)于柵絕緣膜214表面的層面不平行的情況下，氮化硅膜中的電荷的向上運(yùn)動(dòng)變得明顯，保持特性從而退化。
更優(yōu)選的是，由諸如介電常數(shù)非常大的氧化鉿之類的高介電常數(shù)介質(zhì)代替氮化硅膜來組成電荷保持膜。
存儲(chǔ)功能單元最好還包括用來分隔基本上平行于柵絕緣膜表面的電荷保持膜與溝道區(qū)(或阱區(qū))的絕緣膜(氧化硅膜241中偏移區(qū)271上部分)。利用此絕緣膜，抑制了電荷保持膜中積累的電荷的損耗，從而能夠進(jìn)一步改善保持特性。
存儲(chǔ)功能單元最好還包括用來分隔柵電極與基本上平行于柵電極側(cè)面延伸的電荷保持膜的絕緣膜(氧化硅膜241中與柵電極217相接觸的部分)。此絕緣膜防止了電荷從柵電極注入到電荷保持膜，因而防止了電學(xué)特性的改變，從而能夠改善存儲(chǔ)單元的可靠性。
而且，以相似于第二實(shí)施方案的方式，最好控制氮化硅膜242下方絕緣膜(氧化硅膜241中偏移區(qū)271上部分)的厚度為常數(shù)，并控制柵電極側(cè)面上的絕緣膜(氧化硅膜241中與柵電極217相接觸的部分)的厚度為常數(shù)。結(jié)果，由積累在氮化硅膜242中的電荷產(chǎn)生的電力線的密度就能夠基本上被控制，從而能夠防止電荷泄漏。
第四實(shí)施方案在第四實(shí)施方案中，將描述半導(dǎo)體存儲(chǔ)器件中存儲(chǔ)單元的柵電極、存儲(chǔ)功能單元、以及源和漏區(qū)之間距離的優(yōu)化。
如圖14所示，參考號(hào)A表示截面中柵電極沿溝道長度方向的長度，參考號(hào)B表示源和漏區(qū)之間的距離(溝道長度)，而參考號(hào)C表示一個(gè)存儲(chǔ)功能單元的端部到另一個(gè)存儲(chǔ)功能單元的端部的距離，亦即截面內(nèi)一個(gè)存儲(chǔ)功能單元中的具有保持電荷的功能的膜的(遠(yuǎn)離柵電極的側(cè)上的)端部沿溝道長度方向到另一個(gè)存儲(chǔ)功能單元中的具有保持電荷的功能的膜的(遠(yuǎn)離柵電極的側(cè)上的)端部之間的距離。
在這種存儲(chǔ)單元中，優(yōu)選的是B＜C。借助于滿足這一關(guān)系，在溝道區(qū)中柵電極217下方部分與擴(kuò)散區(qū)212和213之間，存在著偏移區(qū)271。結(jié)果，利用積累在存儲(chǔ)功能單元261和262(氮化硅膜242)中的電荷，整個(gè)偏移區(qū)271中反型的容易程度有效地變動(dòng)。因此，提高了存儲(chǔ)效應(yīng)，且特別是實(shí)現(xiàn)了更高速度的讀出操作。
在柵電極217與擴(kuò)散區(qū)212和213彼此偏移的情況下，亦即在滿足關(guān)系A(chǔ)＜B的情況下，當(dāng)電壓被施加到柵電極時(shí)，偏移區(qū)的反型容易程度根據(jù)積累在存儲(chǔ)功能單元中的電荷量而大幅度改變，致使提高了存儲(chǔ)效應(yīng)，并能夠減小短溝道效應(yīng)。
但只要出現(xiàn)存儲(chǔ)效應(yīng)，就不總是必需存在偏移區(qū)271。而且，在不存在偏移區(qū)271的情況下，若擴(kuò)散區(qū)212和213中的雜質(zhì)濃度足夠低，則能夠在存儲(chǔ)功能單元261和262(氮化硅膜242)中出現(xiàn)存儲(chǔ)效應(yīng)。
因此，A＜B＜C是最優(yōu)選的。
第五實(shí)施方案除了用SOI襯底作為圖15所示的第二實(shí)施方案中的半導(dǎo)體襯底之外，第五實(shí)施方案中的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元具有與第二實(shí)施方案基本上相似的結(jié)構(gòu)。
在此存儲(chǔ)單元中，埋置的氧化物膜288被形成在半導(dǎo)體襯底286上，且SOI層被形成在埋置的氧化物膜288上。在SOI層中，形成擴(kuò)散區(qū)212和213，而其它區(qū)域是本體區(qū)287。
利用此存儲(chǔ)單元，也得到了相似于第二實(shí)施方案的存儲(chǔ)單元的效果。而且，能夠明顯地減小擴(kuò)散區(qū)212和213與本體區(qū)287之間的結(jié)電容，致使能夠得到器件的更高速工作和更低的功耗。
第六實(shí)施方案如圖16所示，除了P型高濃度區(qū)291被加入到N型擴(kuò)散區(qū)212和213的溝道側(cè)附近之外，第六實(shí)施方案中的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元具有與第二實(shí)施方案存儲(chǔ)單元基本上相似的結(jié)構(gòu)。
具體地說，P型高濃度區(qū)291中的P型雜質(zhì)(例如硼)的濃度高于區(qū)域292中P型雜質(zhì)的濃度。P型高濃度區(qū)291中的P型雜質(zhì)的適當(dāng)濃度例如約為每立方厘米5×1017-1×1019。區(qū)域292中的P型雜質(zhì)的濃度例如可設(shè)定為每立方厘米5×1016-1×1018。
借助于提供P型高濃度區(qū)291，存儲(chǔ)功能單元261和262下方的擴(kuò)散區(qū)212和213與半導(dǎo)體襯底211之間的結(jié)變得陡峭。結(jié)果，在寫入和擦除操作中容易產(chǎn)生熱載流子，寫入和擦除操作的電壓能夠被降低，即能夠以高的速度執(zhí)行寫入操作和擦除操作。而且，由于區(qū)域292中的雜質(zhì)濃度比較低，故當(dāng)存儲(chǔ)器處于擦除狀態(tài)時(shí)，閾值低，漏電流因而大。結(jié)果，讀出速度被提高。因此，能夠得到重新寫入電壓低、重新寫入速度高、且讀出速度高的存儲(chǔ)單元。
在圖16中，借助于在源/漏區(qū)附近和存儲(chǔ)功能單元下方(亦即不緊鄰柵電極下方)提供P型高濃度區(qū)291，明顯地提高了整個(gè)晶體管的閾值。提高的程度大大高于P型高濃度區(qū)291被置于緊鄰柵電極下方的情況。在寫入電荷(當(dāng)晶體管是N溝道型時(shí)，是電子)被積累在存儲(chǔ)功能單元中的情況下，此差別變大。另一方面，在足夠的擦除電荷(當(dāng)晶體管是N溝道型時(shí)，是正空穴)被積累在存儲(chǔ)功能單元中的情況下，整個(gè)晶體管的閾值下降到由柵電極下方溝道區(qū)(區(qū)域292)的雜質(zhì)濃度所確定的閾值。亦即，擦除操作中的閾值不依賴于P型高濃度區(qū)291的雜質(zhì)濃度。而寫入操作中的閾值受到雜質(zhì)濃度的強(qiáng)烈影響。因此，借助于在存儲(chǔ)功能單元下方和源/漏區(qū)附近排列P型高濃度區(qū)291，僅僅寫入操作中的閾值大幅度變動(dòng)，從而能夠明顯地提高存儲(chǔ)效應(yīng)(寫入操作中的閾值與擦除操作中的閾值之間的差別)。
第七實(shí)施方案如圖17所示，除了分隔電荷保持膜(氮化硅膜242)與溝道區(qū)或阱區(qū)的絕緣膜的厚度(T1)比柵絕緣膜的厚度(T2)更小之外，第七實(shí)施方案的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元具有與第二實(shí)施方案基本上相似的結(jié)構(gòu)。
由于在存儲(chǔ)器的重新寫入操作時(shí)對承受電壓的要求，故柵絕緣膜214的厚度T2有一個(gè)下限數(shù)值。但絕緣膜的厚度T1能夠被做得小于T2，而不管承受電壓的要求。
由于下列理由，存儲(chǔ)單元中T1的設(shè)計(jì)靈活性是高的。
在存儲(chǔ)單元中，用來分隔電荷保持膜與溝道區(qū)或阱區(qū)的絕緣膜不被夾在柵電極與溝道區(qū)或阱區(qū)之間。結(jié)果，作用于柵電極于溝道區(qū)或阱區(qū)之間的強(qiáng)電場，不直接作用到用來分隔電荷保持膜與溝道區(qū)或阱區(qū)的絕緣膜，而是受沿橫向方向從柵電極擴(kuò)展的比較低的電場的作用。結(jié)果，不管對柵絕緣膜的承受電壓的要求如何，T1都能夠被做得小于T2。
借助于減小T1，電荷到存儲(chǔ)功能單元的注入變得更容易，降低了寫入操作和擦除操作的電壓，即能夠以高的速度執(zhí)行寫入和擦除操作。由于當(dāng)電荷被積累在氮化硅膜242中時(shí)，溝道區(qū)或阱區(qū)感生的電荷量增大，故能夠提高存儲(chǔ)效應(yīng)。
如圖13中箭頭284所示，存儲(chǔ)功能單元中的電力線包括不通過氮化硅膜242的短電力線。在比較短的電力線上，電場強(qiáng)度比較高，致使沿電力線的電場在重新寫入操作中起很大的作用。借助于減小T1，氮化硅膜242在圖中被向下定位，箭頭283所示的電力線從而通過氮化硅膜。結(jié)果，存儲(chǔ)功能單元中沿電力線284的有效介電常數(shù)增大，從而能夠進(jìn)一步減小電力線二端的電位差。因此，施加到柵電極217的大部分電壓被用來提高偏移區(qū)中的電場，寫入操作和擦除操作從而變得更快。
相反，例如在以快速存儲(chǔ)器為代表的EEPROM中，分隔浮柵與溝道區(qū)或阱區(qū)的絕緣膜被柵電極(控制柵)和溝道區(qū)或阱區(qū)夾在中間，致使強(qiáng)電場從柵電極直接作用。因此，在EEPROM中，分隔浮柵與溝道區(qū)或阱區(qū)的絕緣膜的厚度被調(diào)整，從而阻礙了存儲(chǔ)單元功能的優(yōu)化。
從上面可見，借助于設(shè)定T1＜T2而不損害存儲(chǔ)器的承受電壓性能，降低了寫入和擦除操作的電壓，即以高的速度執(zhí)行了寫入操作和擦除操作，而且能夠提高存儲(chǔ)效應(yīng)。絕緣膜的厚度T1為0.8nm或以上更優(yōu)選，在此厚度下，能夠?qū)⒅圃旃に囋斐傻木鶆蛐院唾|(zhì)量保持在預(yù)定的水平，這是保持特性不大幅度退化的限度。
具體地說，在設(shè)計(jì)規(guī)則中要求高承受電壓的液晶驅(qū)動(dòng)器LSI的情況下，為了驅(qū)動(dòng)液晶平板的TFT，要求最大為15-18V的電壓，致使柵氧化物膜無法正常被減薄。在將用于圖象調(diào)整的非易失存儲(chǔ)器安裝在液晶驅(qū)動(dòng)器LSI上的情況下，在本發(fā)明的存儲(chǔ)單元中，分隔電荷保持膜(氮化硅膜242)與溝道區(qū)或阱區(qū)的絕緣膜的厚度，能夠獨(dú)立于柵絕緣膜的厚度被最佳地設(shè)計(jì)。例如，對于柵電極長度(字線寬度)為250nm的存儲(chǔ)單元，厚度能夠分別被設(shè)定為T1＝20nm和T2＝10nm，致使能夠?qū)崿F(xiàn)具有高寫入效率的存儲(chǔ)單元(當(dāng)T1大于正常邏輯晶體管的厚度時(shí)不產(chǎn)生短溝道效應(yīng)的原因是因?yàn)樵春吐﹨^(qū)偏移于柵電極)。
第八實(shí)施方案如圖18所示，除了分隔電荷保持膜(氮化硅膜242)與溝道區(qū)或阱區(qū)的絕緣膜的厚度(T1)比柵絕緣膜的厚度(T2)更大之外，第八實(shí)施方案的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元具有與第二實(shí)施方案基本上相似的結(jié)構(gòu)。
由于防止器件短溝道效應(yīng)的要求，柵絕緣膜214的厚度T2有一個(gè)上限數(shù)值。但不管防止短溝道效應(yīng)的要求如何，絕緣膜的厚度T1能夠被做得大于T2。具體地說，當(dāng)進(jìn)行按比例縮小時(shí)(當(dāng)進(jìn)行柵絕緣膜厚度縮小時(shí))，分隔電荷保持膜(氮化硅膜242)與溝道區(qū)或阱區(qū)的絕緣膜的厚度，能夠獨(dú)立于柵絕緣膜的厚度被最佳地設(shè)計(jì)。于是，得到了存儲(chǔ)功能單元不干擾按比例縮小的效果。
如已經(jīng)描述的那樣，存儲(chǔ)單元中設(shè)計(jì)T1的靈活性高的原因是，分隔電荷保持膜與溝道區(qū)或阱區(qū)的絕緣膜不被柵電極和溝道區(qū)或阱區(qū)夾在中間。結(jié)果，對于柵絕緣膜，不管防止短溝道效應(yīng)的要求如何，T1都能夠被做得大于T2。
借助于使T1更厚，能夠防止積累在存儲(chǔ)功能單元中的電荷損耗，從而能夠改善存儲(chǔ)器的保持特性。
因此，借助于設(shè)定T1＞T2，能夠改善保持特性而不損害存儲(chǔ)器的短溝道效應(yīng)。
考慮到重新寫入速度的降低，絕緣膜的厚度T1優(yōu)選為20nm或以下。
具體地說，在以快速存儲(chǔ)器為典型的常規(guī)非易失存儲(chǔ)器中，選擇柵電極用作寫入擦除柵電極，而對應(yīng)于此寫入擦除柵電極的柵絕緣膜(包括浮柵)也用作電荷積累膜。由于減小尺寸(為了抑制短溝道效應(yīng)，膜的減薄是不可缺少的)的要求與確?？煽啃?為了抑制保持電荷的泄漏，分隔浮柵與溝道區(qū)或阱區(qū)的絕緣膜的厚度不能被減小到大約7nm或以下)的要求是矛盾的，難以減小尺寸。實(shí)際上，根據(jù)ITRS(半導(dǎo)體的國際技術(shù)路線圖)，不存在大約0.2μm或以下的物理柵長度減小的前景。如上所述，在存儲(chǔ)單元中，由于T1和T2能夠被分別設(shè)計(jì)，故尺寸的減小成為可能。
例如，對于柵電極長度(字線寬度)為45nm的存儲(chǔ)單元，分別設(shè)定了T2＝4nm和T1＝7nm，從而能夠?qū)崿F(xiàn)其中不產(chǎn)生短溝道效應(yīng)的存儲(chǔ)單元。即使當(dāng)T2被設(shè)定為比正常邏輯晶體管的厚度更大時(shí)也不產(chǎn)生短溝道效應(yīng)的原因是因?yàn)樵?漏區(qū)偏移于柵電極。
由于存儲(chǔ)單元中源/漏區(qū)偏移于柵電極，故與正常邏輯晶體管相比，進(jìn)一步便于尺寸的減小。
由于用來協(xié)助寫入和擦除的電極不存在于存儲(chǔ)功能單元的上部，故作用于用來協(xié)助寫入和擦除的電極與溝道區(qū)或阱區(qū)之間的強(qiáng)電場不直接作用在分隔電荷保持膜與溝道區(qū)或阱區(qū)的絕緣膜上，而是僅僅沿水平方向從柵電極擴(kuò)展的比較低的電場起作用。結(jié)果，能夠?qū)崿F(xiàn)柵電極被減小到等于或小于同一代工藝的邏輯晶體管的柵長度的存儲(chǔ)單元。
第九實(shí)施方案第九實(shí)施方案涉及到重新寫入半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元時(shí)電學(xué)特性的改變。
在N溝道型存儲(chǔ)單元中，當(dāng)存儲(chǔ)功能單元中的電荷量改變時(shí)，呈現(xiàn)圖19所示的漏電流(Id)～柵電極(Vg)特性(實(shí)測數(shù)值)。
從圖19可見，在擦除狀態(tài)中執(zhí)行寫入操作的情況下(實(shí)線)，不僅閾值簡單地增大，而且曲線的梯度也在子閾值區(qū)域中明顯地減小。結(jié)果，在柵電壓(Vg)比較高的區(qū)域中，擦除狀態(tài)與寫入狀態(tài)之間的漏電流比率也大。例如，在Vg＝2.5V處，也保持二個(gè)數(shù)量級(jí)或以上的電流比率。此特性大大不同于快速存儲(chǔ)器情況中的特性(圖25)。
這種特性的出現(xiàn)是一種獨(dú)特的現(xiàn)象，其出現(xiàn)的原因是由于柵電極與擴(kuò)散區(qū)彼此偏移，且柵電場不容易達(dá)及偏移區(qū)。當(dāng)存儲(chǔ)單元處于寫入狀態(tài)時(shí)，即使當(dāng)正電壓被施加到柵電極時(shí)，反型層也非常難以形成在存儲(chǔ)功能單元下方的偏移區(qū)中。這是寫入狀態(tài)中子閾值區(qū)域內(nèi)Id～Vg曲線梯度平緩的原因。
另一方面，當(dāng)存儲(chǔ)單元處于擦除狀態(tài)時(shí)，高密度的電子被感生在偏移區(qū)中。而且，當(dāng)0V被施加到柵電極時(shí)(亦即當(dāng)柵電極處于關(guān)斷狀態(tài)時(shí))，電子不被感生在柵電極下方的溝道中(結(jié)果，關(guān)斷狀態(tài)電流小)。這是擦除狀態(tài)中子閾值區(qū)域內(nèi)Id～Vg曲線梯度陡峭以及在閾值或以上區(qū)域內(nèi)電流增大速率(電導(dǎo)率)大的原因。
從上面可清楚地理解，在本發(fā)明的半導(dǎo)體層存儲(chǔ)器件的存儲(chǔ)單元中，寫入操作與擦除操作之間的漏電流比率能夠被做得顯著地高。
第十實(shí)施方案第十實(shí)施方案涉及到半導(dǎo)體存儲(chǔ)器件和用來驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)器件的方法，其中，借助于排列第一到第九實(shí)施方案所述的多個(gè)存儲(chǔ)單元而構(gòu)成存儲(chǔ)陣列，還提供了存儲(chǔ)陣列的驅(qū)動(dòng)電路。
具體地說，本實(shí)施方案中的存儲(chǔ)陣列的存儲(chǔ)單元包括經(jīng)由柵絕緣膜形成在半導(dǎo)體層上的柵電極、排列在柵電極下方的溝道區(qū)、排列在溝道區(qū)二側(cè)上且導(dǎo)電類型與溝道區(qū)相反的擴(kuò)散區(qū)、以及形成在柵電極二側(cè)上且具有保持電荷的功能的存儲(chǔ)功能單元。
圖20所示的存儲(chǔ)陣列包括有行陣列和列陣列構(gòu)成的存儲(chǔ)單元C。一行中的存儲(chǔ)單元C的柵被連接到行線W。一列中的存儲(chǔ)單元C的源被連接到位線B2，而其漏被連接到位線B3。
為了讀出單元Cb的內(nèi)容，借助于將位線Wa設(shè)定為高的正電位而首先選擇此單元。同時(shí)，源線B2b經(jīng)由晶體管Tr2被接地。單元Cb右邊的另一位線(例如位線B3b)被轉(zhuǎn)換成浮置狀態(tài)。行線B3a經(jīng)由晶體管Tr1被連接到施加于節(jié)點(diǎn)B的讀出/漏偏置電位。在圖20所示的方法中，鄰近的列線B2a不被連接到與節(jié)點(diǎn)B相同的電位，而是被連接到施加于節(jié)點(diǎn)A的另一個(gè)讀出/漏偏置電位。節(jié)點(diǎn)A經(jīng)由晶體管Tr3被連接到相鄰的位線B2a。列B2a左邊的所有其它位線保持浮置。
施加到節(jié)點(diǎn)A的讀出/漏偏置電位的數(shù)值等于待要施加到節(jié)點(diǎn)B的電位，例如1.2V。借助于施加數(shù)值相同的電位，讀出電流都能夠被確保經(jīng)由單元Cb流動(dòng)而不旁路單元Ca。結(jié)果，電流Ir的數(shù)值準(zhǔn)確地對應(yīng)于單元Cb的內(nèi)容。換言之，用來將電位施加到節(jié)點(diǎn)A的電路不同于用來將電位施加到節(jié)點(diǎn)B的電路。
圖21所示的本實(shí)施方案中的Y譯碼電路具有源位線B2和漏位線B3，晶體管426橫跨其上被連接。各個(gè)晶體管426的柵沿線427被連接到信號(hào)線YD。當(dāng)然，位線B2和B3包括圖20所示存儲(chǔ)陣列中的列線。晶體管426包括內(nèi)部列路徑門晶體管，用來在各個(gè)寫入處理周期中分隔各個(gè)列線。稍后將描述晶體管426的功能。
各個(gè)漏位線B3終止于晶體管441的源。晶體管441的漏沿線430被連接到讀出/漏偏置電壓B。各個(gè)晶體管441的柵被連接到總線429(參考號(hào)YB所示)。圖21所示的譯碼器中包含8個(gè)線的陣列?？偩€429具有8位，各個(gè)位被連接到各個(gè)晶體管441的柵。在讀出處理周期中，總線429的各個(gè)線被激勵(lì)；于是，選擇的漏線B3被連接到B電位。
以同樣的方式，各個(gè)源線B2被連接到晶體管442的一個(gè)端子，其另一個(gè)端子被連接到源/讀出偏置線(參考號(hào)D所示)。各個(gè)晶體管442的柵被連接到總線433(參考號(hào)YA所示)。通常，線D在讀出周期中被連接到地電位，然后提高適當(dāng)?shù)木€YA的電位，致使選擇的源線B2經(jīng)由晶體管442被接地。第二讀出/漏偏置電壓A沿圖21所示的線434被提供，并被連接到晶體管443的源。各個(gè)晶體管443的漏被連接到各個(gè)源位線B2。晶體管443的柵沿選擇線總線435(參考號(hào)YC所示)被連接。當(dāng)存儲(chǔ)單元的內(nèi)容被讀出時(shí)，選擇線YA和YB使源和漏位線能夠被分別連接到地電位和B電位。YC總線的一個(gè)線此時(shí)被用來選擇緊鄰連接到B電位的漏線的源列線。選擇的源列線被連接到線434上的電位A。如上所述，電位A和B雖然數(shù)值彼此相等，但分別由不同的電路經(jīng)由不同的節(jié)點(diǎn)來饋送。
源列線B2將電位V經(jīng)由各個(gè)P溝道場效應(yīng)晶體管446饋送到線440。各個(gè)P溝道場效應(yīng)晶體管446的n阱也沿線440被連接到電位V。各個(gè)晶體管446的柵沿總線438(參考號(hào)YE所示)被連接。晶體管446被用于擦除過程；因此，能夠同時(shí)擦除所有存儲(chǔ)陣列的內(nèi)容。例如，為了擦除圖21所示存儲(chǔ)陣列的內(nèi)容，借助于使晶體管446的柵接地，電位V被連接到各個(gè)列線B2。同時(shí)，陣列中的所有字線W(見圖20)被接地。結(jié)果，所有陣列的內(nèi)容就被擦除。當(dāng)然，還存在著許多其它的用來擦除陣列中的存儲(chǔ)單元的方法。
在存儲(chǔ)單元的寫入周期中，源被接地，而且，4-10V范圍內(nèi)的寫入電壓被施加到漏，3-9V范圍內(nèi)的電壓被施加到柵。此處假設(shè)將5V施加到漏，且將5V施加到柵。寫入電壓被施加，致使在強(qiáng)電場中產(chǎn)生熱電子。這些熱電子附著到單元的存儲(chǔ)功能單元(亦即側(cè)壁)。術(shù)語“寫入故障”表示雖然不是有意，但對沿同一個(gè)線的鄰近單元執(zhí)行相似內(nèi)容的寫入。例如，若給定行上的字線的電位被提高到5V的寫入電位，則緊鄰被選擇的單元(亦即待要讀出的單元)的單元的柵電位也變成5V。鄰近的單元也共用其電位被提高到大約5V的漏線，致使有可能在鄰近單元的溝道上產(chǎn)生強(qiáng)電場。結(jié)果，就對鄰近的存儲(chǔ)單元也寄生地執(zhí)行寫入。若鄰近單元的源和漏線能夠保持在基本上相同的電位下，則有可能完全避免這種寄生寫入。為了避免對于與被選擇單元相同行線上的鄰近單元的寫入故障，在本實(shí)施方案中使用了一種組合了具有緩慢傾斜的選擇列電壓的內(nèi)部列路徑門的消除偏壓的結(jié)構(gòu)。
如圖21所示，各個(gè)多個(gè)n溝道場效應(yīng)晶體管426具有連接到16位總線427(參考號(hào)YD所示)的柵。各個(gè)晶體管426被連接在源位線B2與漏位線B3之間。在列陣列中的被選擇的單元(例如單元Cb)的寫入周期中，源線B2經(jīng)由晶體管Tr2被首先接地(見圖20)。此陣列其它側(cè)上的其它源和漏的所有列線(亦即圖20中的線B3b等)也由于被選擇的單元右邊的晶體管426的柵電位提高而被接地。結(jié)果，連接到源位線B2的地電位被傳輸?shù)疥嚵兄械钠渌芯€。
相似的方法被用來消除被選擇的存儲(chǔ)單元左邊的所有列線的偏壓。亦即，借助于將被選擇的單元左邊的晶體管426的柵電位提高到高數(shù)值，連接到漏列線B3a的寫入電位經(jīng)由晶體管426被傳輸?shù)奖贿x擇的存儲(chǔ)單元左邊的所有列線。
換言之，當(dāng)對被選擇的存儲(chǔ)單元進(jìn)行寫入時(shí)，被選擇的單元的源側(cè)上的所有列線被接地，而被選擇的單元的漏側(cè)上的所有列線被連接到大約5V的寫入電壓。消除偏壓的方法以這種方式能夠有效地防止在鄰近單元上產(chǎn)生任何強(qiáng)電場。如上所述，由于鄰近單元的源/漏端子之間的強(qiáng)電場，在單元中容易出現(xiàn)非有意的寫入。
必須承認(rèn)的是，各個(gè)晶體管426具有附屬于溝道區(qū)的給定電阻，且各個(gè)列線具有附屬的電容。結(jié)果，若施加到漏列線B3的寫入電位上升非?？?亦即在高的上升速度下)，則產(chǎn)生明顯的電壓差。設(shè)想當(dāng)圖20所示的線B3a突然上升到5V的寫入電壓會(huì)發(fā)生的情況。由于附屬于晶體管426和列線B2和B3的各自的電阻和電容，與線B3a的電位相比，鄰近列線B2a的電位被延遲。結(jié)果，信號(hào)路徑就具有標(biāo)準(zhǔn)傳輸總線的特性。
寫入電位的傳播延遲引起鄰近列線B3a與B2a之間電壓的傾斜。若電位差足夠大，則對鄰近單元Ca進(jìn)行寫入。理想地說，連接到未被選擇的單元的二個(gè)列線之間的電位差必須為0，且至少必須成為小于預(yù)定的限度。此限度表示寫入進(jìn)行之前能夠允許的最大電場強(qiáng)度。為了保持電位差小于允許的限度，待要施加到漏偏置線B3的寫入電位以受到控制的速度被提高。為了避免寫入故障，大約10V/μsec活以下的傾斜速度是合適的。若速度低于此值，則連接的各個(gè)列線的電壓基本上同時(shí)上升。亦即，若速度低于10V/μsec，則任何二個(gè)鄰近列線之間產(chǎn)生的電位差不足以在存儲(chǔ)單元中寄生執(zhí)行寫入?？梢岳斫獾氖?，當(dāng)寄生寫入被忽略不計(jì)或速度不重要時(shí)，應(yīng)該可選地免去晶體管426。
第十一實(shí)施方案作為半導(dǎo)體存儲(chǔ)器件的應(yīng)用例子，如圖22所示可以指出用于液晶顯示屏圖象調(diào)整的可重寫非易失存儲(chǔ)器。
液晶顯示屏1001由液晶驅(qū)動(dòng)器1002來驅(qū)動(dòng)。在液晶驅(qū)動(dòng)器1002中，提供了非易失存儲(chǔ)器1003、SRAM1004、以及液晶驅(qū)動(dòng)器電路1005。非易失存儲(chǔ)器1003由本發(fā)明的存儲(chǔ)單元構(gòu)成，由第一到第九實(shí)施方案的任何一種半導(dǎo)體存儲(chǔ)器件構(gòu)成更優(yōu)選。非易失存儲(chǔ)器1003能夠從外部重新寫入。
在開通裝置的電源時(shí)，儲(chǔ)存在非易失存儲(chǔ)器1003中的信息被轉(zhuǎn)移到SRAM 1004。液晶驅(qū)動(dòng)器電路1005能夠按需要從SRAM 1004讀出儲(chǔ)存的信息。借助于提供SRAM，能夠得到儲(chǔ)存的信息的高讀出速度。
液晶驅(qū)動(dòng)器1002可以如圖22所示被從外部固定到液晶屏1001，或被形成在液晶屏1001上。
在液晶屏中，借助于將多級(jí)電壓施加到象素而顯示的色調(diào)被改變。給定電壓與顯示的色調(diào)之間的關(guān)系根據(jù)產(chǎn)品而變化。結(jié)果，在產(chǎn)品完成之后用來修正各個(gè)產(chǎn)品中的變化的信息被儲(chǔ)存，并基于此信息而進(jìn)行修正，從而使產(chǎn)品的圖象質(zhì)量能夠均勻。因此，最好安裝用來儲(chǔ)存修正信息的可重寫非易失存儲(chǔ)器。最好使用本發(fā)明的存儲(chǔ)單元作為非易失存儲(chǔ)器。確切地說，最好使用其中集成了本發(fā)明的存儲(chǔ)單元的第一到第九實(shí)施方案的任何一種半導(dǎo)體存儲(chǔ)器件。
第十二實(shí)施方案圖23示出了一種便攜式電話，作為一種其中裝配了半導(dǎo)體存儲(chǔ)器件的便攜式電子裝置。
此便攜式電話主要由控制電路811、電池812、RF(射頻)電路813、顯示器814、天線815、信號(hào)線816、電源線817等構(gòu)成。在控制電路811中，裝配了本發(fā)明的半導(dǎo)體存儲(chǔ)器件?？刂齐娐?11最好是一種集成電路，此集成電路采用了具有與第十實(shí)施方案所述存儲(chǔ)電路單元和邏輯電路單元相同的結(jié)構(gòu)的單元。它方便了集成電路的制造，從而能夠明顯地降低便攜式電子裝置的制造成本。
利用能夠執(zhí)行高速讀出操作且其同時(shí)安裝存儲(chǔ)器部分和邏輯電路部分的工藝對于便攜式電子裝置容易的半導(dǎo)體存儲(chǔ)器件，便攜式電子裝置的工作速度被提高了，并能夠降低制造成本。于是，能夠得到價(jià)廉、可靠性高、且性能高的便攜式電子裝置。
利用根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件及其驅(qū)動(dòng)方法，有可能防止存儲(chǔ)陣列中鄰近單元的任何寄生電流。
而且，根據(jù)本發(fā)明，存儲(chǔ)單元包括經(jīng)由柵絕緣膜形成在半導(dǎo)體層上的柵電極、排列在柵電極下方的溝道區(qū)、排列在溝道區(qū)二側(cè)上且導(dǎo)電類型與溝道區(qū)相反的擴(kuò)散區(qū)、以及形成在柵電極二側(cè)上且具有保持電荷的功能的存儲(chǔ)功能單元。結(jié)果，存儲(chǔ)單元制作工藝與正常晶體管的制作工藝具有非常高的相容性。因此，與利用常規(guī)快速存儲(chǔ)器作為非易失存儲(chǔ)單元和包括正常晶體管的外圍電路組合的情況相比，有可能明顯地減少掩模的數(shù)目和工藝的數(shù)目。結(jié)果，有可能提高芯片生產(chǎn)的成品率并降低成本。
存儲(chǔ)單元的存儲(chǔ)功能單元包括表面基本上平行于柵絕緣膜表面且具有保持電荷的功能的膜。結(jié)果，有可能抑制存儲(chǔ)效應(yīng)的變化，以便提高重新寫入操作的成功幾率。于是，有可能將最大脈沖數(shù)值設(shè)定得小于現(xiàn)有技術(shù)的數(shù)值，從而在短的時(shí)間周期內(nèi)完成重新寫入操作。此外，有可能減小錯(cuò)誤重新寫入操作的產(chǎn)生可能性。
存儲(chǔ)單元中的半導(dǎo)體層在擴(kuò)散區(qū)附近具有濃度高于柵電極下方半導(dǎo)體層表面附近區(qū)域濃度的一個(gè)區(qū)域。結(jié)果，提高了存儲(chǔ)效應(yīng)，還提高了重新寫入速度。存儲(chǔ)單元包括表面基本上平行于柵絕緣膜表面且具有保持電荷的功能的膜以及用來將此膜分隔于溝道區(qū)或半導(dǎo)體層的絕緣膜，此絕緣膜的厚度小于柵絕緣膜且不小于0.8nm。因此，感生在溝道區(qū)或阱區(qū)中的電荷的增加，增強(qiáng)了存儲(chǔ)效應(yīng)，而且方便了電荷注入到存儲(chǔ)功能單元中，從而提高了重新寫入速度。
結(jié)果，由于存儲(chǔ)單元中的存儲(chǔ)效應(yīng)被增強(qiáng)，故有可能用大的設(shè)計(jì)裕度來確定編程(寫入)狀態(tài)或擦除狀態(tài)，以便提高重新寫入操作的成功可能性。因此，有可能將最大脈沖數(shù)值設(shè)定得小于現(xiàn)有技術(shù)的數(shù)值，以便在短的時(shí)間周期內(nèi)完成重新寫入操作。而且，有可能減小錯(cuò)誤重新寫入操作的產(chǎn)生可能性。
存儲(chǔ)單元的存儲(chǔ)功能單元包括基本上平行于柵電極側(cè)面延伸的電荷保持膜，從而提高了重新寫入速度。
以這種方式，由于根據(jù)本發(fā)明的存儲(chǔ)單元中的重新寫入速度高于現(xiàn)有技術(shù)的重新寫入速度，故有可能在比常規(guī)快速存儲(chǔ)器更短的時(shí)間周期內(nèi)完成重新寫入操作。
由于存儲(chǔ)單元中至少部分存儲(chǔ)功能單元重疊部分?jǐn)U散區(qū)，故能夠在絕對值低于現(xiàn)有技術(shù)的負(fù)電壓下執(zhí)行擦除操作。
由于電子裝置，特別是根據(jù)本發(fā)明的便攜式電子裝置配備有上述的半導(dǎo)體存儲(chǔ)器件，故有可能方便組合存儲(chǔ)器與邏輯電路的工藝，提高電子裝置的工作速度，降低制造成本，以及以降低了的成本提供高可靠性的顯示器件。
權(quán)利要求
1.一種用于驅(qū)動(dòng)包含存儲(chǔ)陣列的半導(dǎo)體存儲(chǔ)器件的方法，此存儲(chǔ)陣列具有多個(gè)排列成行和列的存儲(chǔ)單元，各個(gè)存儲(chǔ)單元包括經(jīng)由柵絕緣膜形成在半導(dǎo)體層上的柵電極、排列在柵電極下方的溝道區(qū)、排列在溝道區(qū)二側(cè)上且導(dǎo)電類型與溝道區(qū)相反的作為擴(kuò)散區(qū)的源和漏、以及形成在柵電極二側(cè)上且具有保持電荷的功能的存儲(chǔ)功能單元，此方法包含下列步驟選擇一個(gè)連接到待要選擇的存儲(chǔ)單元的柵電極的行線；將連接到待要選擇的存儲(chǔ)單元的源的第一列線接地；以及將第一電位施加到第二列線，同時(shí)將第二電位施加到第三列線，其中，第二列線被連接到待要選擇的存儲(chǔ)單元的漏，而第三列線被連接到待要選擇的存儲(chǔ)單元鄰近的存儲(chǔ)單元的漏，同時(shí)，存儲(chǔ)陣列中的其它行線被分隔于第二和第三列線，且第一電位由第一電路施加，第二電位由第二電路施加，第一電位有條件地使讀出電流能夠經(jīng)由待要選擇的存儲(chǔ)單元流動(dòng)，且此電流的值表示待要選擇的存儲(chǔ)單元的內(nèi)容。
2.根據(jù)權(quán)利要求1的方法，其中第一和第二電位的數(shù)值彼此基本上相等。
3.根據(jù)權(quán)利要求2的方法，其中第二電路的輸出阻抗低于第一電路的輸出阻抗。
4.一種半導(dǎo)體存儲(chǔ)器件，它包含具有多個(gè)排列成行和列的存儲(chǔ)單元的存儲(chǔ)陣列，各個(gè)存儲(chǔ)單元包括經(jīng)由柵絕緣膜形成在半導(dǎo)體層上的柵電極、排列在柵電極下方的溝道區(qū)、排列在溝道區(qū)二側(cè)上且導(dǎo)電類型與溝道區(qū)相反的第一和第二擴(kuò)散區(qū)、以及形成在柵電極二側(cè)上且具有保持電荷的功能的存儲(chǔ)功能單元；多個(gè)行線，其中，同一個(gè)行中所有存儲(chǔ)單元中的柵電極被連接到公共行線；第一和第二列線，其上分別連接同一個(gè)列中所有單元中的第一和第二擴(kuò)散區(qū)；行譯碼裝置，用來選擇連接到待要選擇的存儲(chǔ)單元的行線；以及列譯碼裝置，用來將連接到待要選擇的存儲(chǔ)單元的第二列線接地，以及用來將連接到待要選擇的存儲(chǔ)單元的第一列線連接到饋?zhàn)缘谝浑娐返牡谝浑娢?，以便有條件地使電流能夠經(jīng)由待要選擇的存儲(chǔ)單元流動(dòng)，從而對待要選擇的存儲(chǔ)單元的內(nèi)容進(jìn)行存取，其中列譯碼裝置將連接到待要選擇的存儲(chǔ)單元鄰近的存儲(chǔ)單元的另一個(gè)第二列線連接到待要饋?zhàn)缘诙娐返牡诙娢?，而存?chǔ)陣列中的所有其它的第一和第二列線被分隔于第一和第二電位，以便在待要選擇的存儲(chǔ)單元的存取周期中防止來自鄰近存儲(chǔ)單元的任何干擾。
5.根據(jù)權(quán)利要求4的半導(dǎo)體存儲(chǔ)器件，其中為了在讀出處理周期中保護(hù)被選擇的單元免受寄生電流的影響，第一和第二電位的數(shù)值彼此基本上相等。
6.根據(jù)權(quán)利要求5的半導(dǎo)體存儲(chǔ)器件，其中第二電路的輸出阻抗低于第一電路的輸出阻抗。
7.根據(jù)權(quán)利要求6的半導(dǎo)體存儲(chǔ)器件，還包含多個(gè)連接在相鄰的第一和第二列線之間的路徑門晶體管，以便在寫入周期中選擇性地消除存儲(chǔ)陣列的偏壓，從而避免相鄰單元的干擾。
8.一種用來驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)器件的方法，此半導(dǎo)體存儲(chǔ)器件包含多個(gè)排列成行和列的存儲(chǔ)單元，各個(gè)存儲(chǔ)單元包括經(jīng)由柵絕緣膜形成在半導(dǎo)體層上的柵電極、排列在柵電極下方的溝道區(qū)、排列在溝道區(qū)二側(cè)上且導(dǎo)電類型與溝道區(qū)相反的第一和第二擴(kuò)散區(qū)、以及形成在柵電極二側(cè)上且具有保持電荷的功能的存儲(chǔ)功能單元、以及多個(gè)包括第一和第二線的行線，其中，同一個(gè)行中所有存儲(chǔ)單元中的柵電極被連接到同一個(gè)行線，且同一個(gè)列線中所有單元的第一和第二擴(kuò)散區(qū)分別被連接到相應(yīng)的第一和第二列線，此方法包含下列步驟將第一電位施加到連接于待要選擇的存儲(chǔ)單元的行線，以便將待要選擇的存儲(chǔ)單元的一側(cè)上的所有第一和第二列線連接到第一節(jié)點(diǎn)；將待要選擇的存儲(chǔ)單元的另一側(cè)上的所有第一和第二列線連接到第二節(jié)點(diǎn)；將第一節(jié)點(diǎn)接地；以及以預(yù)定的速度，將第二節(jié)點(diǎn)的電位一直提高到第二電位，以便將電子隧穿到待要選擇的存儲(chǔ)單元的柵電極，其中預(yù)定的速度被控制成防止儲(chǔ)存在相鄰單元中的數(shù)據(jù)受到連接于被選擇的存儲(chǔ)單元的第一和第二列線之間的電位的干擾。
9.根據(jù)權(quán)利要求8的方法，其中預(yù)定的速度是10V/μsec或以下。
10.根據(jù)權(quán)利要求8的方法，其中第一電位的范圍為3-9V。
11.根據(jù)權(quán)利要求10的方法，其中第二電位的范圍為4-10V。
12.根據(jù)權(quán)利要求1或8的方法，其中存儲(chǔ)單元的存儲(chǔ)功能單元包括表面基本上平行于柵絕緣膜表面且具有保持電荷的功能的膜。
13.根據(jù)權(quán)利要求1或8的方法，其中存儲(chǔ)單元包括表面基本上平行于柵絕緣膜表面且具有保持電荷的功能的膜；以及用來將此膜分隔于溝道區(qū)或半導(dǎo)體層的絕緣膜，此絕緣膜的厚度比柵絕緣膜更薄，且不小于0.8nm。
14.根據(jù)權(quán)利要求1或8的方法，其中存儲(chǔ)單元中的半導(dǎo)體層在擴(kuò)散區(qū)附近具有一個(gè)區(qū)域，此區(qū)域的濃度比柵電極下方半導(dǎo)體層表面附近部分的濃度更高。
15.根據(jù)權(quán)利要求1或8的方法，其中存儲(chǔ)單元的存儲(chǔ)功能單元的至少一部分重疊擴(kuò)散區(qū)的一部分。
16.根據(jù)權(quán)利要求4的半導(dǎo)體存儲(chǔ)器件，其中存儲(chǔ)單元的存儲(chǔ)功能單元包括表面基本上平行于柵絕緣膜表面且具有保持電荷的功能的膜。
17.根據(jù)權(quán)利要求4的半導(dǎo)體存儲(chǔ)器件，其中存儲(chǔ)單元包括表面基本上平行于柵絕緣膜表面且具有保持電荷的功能的膜；以及用來將此膜分隔于溝道區(qū)或半導(dǎo)體層的絕緣膜，此絕緣膜的厚度比柵絕緣膜更薄，且不小于0.8nm。
18.根據(jù)權(quán)利要求4的半導(dǎo)體存儲(chǔ)器件，其中存儲(chǔ)單元中的半導(dǎo)體層在擴(kuò)散區(qū)附近具有一個(gè)區(qū)域，此區(qū)域的濃度比柵電極下方半導(dǎo)體層表面附近部分的濃度更高。
19.根據(jù)權(quán)利要求4的半導(dǎo)體存儲(chǔ)器件，其中存儲(chǔ)單元的存儲(chǔ)功能單元的至少一部分重疊擴(kuò)散區(qū)的一部分。
20.一種便攜式電子裝置，它包含根據(jù)權(quán)利要求4-7中任何一個(gè)的半導(dǎo)體存儲(chǔ)器件。
全文摘要
一種用于驅(qū)動(dòng)包含存儲(chǔ)陣列的半導(dǎo)體存儲(chǔ)器件的方法，此存儲(chǔ)陣列具有多個(gè)排列成行和列的存儲(chǔ)單元。各個(gè)存儲(chǔ)單元包括經(jīng)由柵絕緣膜形成在半導(dǎo)體層上的柵電極、排列在柵電極下方的溝道區(qū)、排列在溝道區(qū)二側(cè)上且導(dǎo)電類型與溝道區(qū)相反的作為擴(kuò)散區(qū)的源和漏、以及形成在柵電極二側(cè)上且具有保持電荷的功能的存儲(chǔ)功能單元。此方法包含下列步驟選擇一個(gè)連接到待要選擇的存儲(chǔ)單元的柵電極的行線；將連接到待要選擇的存儲(chǔ)單元的源的第一列線接地；以及將第一電位施加到第二列線，同時(shí)將第二電位施加到第三列線。
文檔編號(hào)H01L29/66GK1551229SQ20041003865
公開日2004年12月1日 申請日期2004年5月8日 優(yōu)先權(quán)日2003年5月8日
發(fā)明者松岡伸明, 那脅勝, 森川佳直, 巖田浩, 柴田晃秀, 濱口弘治, 治, 直, 秀 申請人:夏普株式會(huì)社