專利名稱：具有測試電路之半導(dǎo)體晶圓及制造方法
技術(shù)領(lǐng)域：
本法明系與半導(dǎo)體有關(guān)，尤指一種具有測試電路之半導(dǎo)體晶圓之芯片(die)。
背景技術(shù)：
傳統(tǒng)半導(dǎo)體晶圓包括一晶圓主體與在該晶圓主體上間隔形成的復(fù)數(shù)個芯片，每兩個芯片間之一區(qū)域定義為一切割道(scribe line)。而每一該等芯片(die，亦稱為chip)為硅基板所組成的一集成電路。
在將每一該等芯片切割成一單一組件之前，必須執(zhí)行一晶圓測試，以確保每一該等芯片系在一最佳條件下發(fā)揮作用。一般而言，每一該等芯片包括在該芯片內(nèi)部間隔形成的復(fù)數(shù)個焊墊(bond pad)與復(fù)數(shù)個端子墊(terminal pad)，其中該等端子墊可為測試墊(test pad)，用于經(jīng)由諸如探針卡等測量工具來測量該芯片的參考電壓。該等端子墊亦可為剪切墊(trim pad)以調(diào)整該芯片的參考電壓及其它功能。
因而，該芯片系通常應(yīng)用于一可攜式電子裝置，如個人數(shù)字助理(personal digital assistant；PDA)或行動電話的一集成電路(integrated circuit；IC)。其中，此可攜式電子裝置系藉由電池來供電。因此，該芯片之電使用為決定該可攜式電子裝置之功率使用的主要因素之一。換言之，對應(yīng)于整體電子裝置之操作電流應(yīng)該要比較小。因此如何精確測量該可攜式電子裝置之芯片的電壓十分重要。
然而在測量該芯片之參考電壓時，與該參考電壓對應(yīng)的電流系相對較小，以致該芯片之輸出阻抗會相對較大。因此，在使用探針卡作為測量工具來測量該芯片之電壓時，該探針卡之寄生阻抗(parasitic impedance)實質(zhì)上會影響該芯片的實際阻抗。換言之，當電流相對較小時，該半導(dǎo)體晶圓的電壓測量會不精確。

發(fā)明內(nèi)容
本發(fā)明的目的系提供一種半導(dǎo)體晶圓，包括一測試電路，該測試電路系與該半導(dǎo)體之端子墊電連接，以精確測量其電壓。
本發(fā)明的另一目的系提供一種半導(dǎo)體晶圓，其中該測試電路之一輸出阻抗系相對小于作為測量工具之該探針卡的阻抗，以便在測量過程中使探針卡之寄生阻抗的影響最小。
本發(fā)明的另一目的系提供一種半導(dǎo)體晶圓，其中該測試電路之一輸入阻抗系相對大于該芯片之輸出阻抗，以使該芯片之電壓測量的影響最小化。
本發(fā)明的另一目的系提供一種半導(dǎo)體晶圓，其中該測試電路系印刷在該半導(dǎo)體晶圓之切割道上，以便在沿該切割道將芯片從該半導(dǎo)體晶圓切除之后，可將測試電路從該芯片移除。換言之，當將芯片裝載至該電子裝置內(nèi)部后，由于測試電路已經(jīng)從芯片移除，故測試電路不再使用該芯片之電能。
本發(fā)明的另一目的系提供一種于該半導(dǎo)體晶圓之上具有一測試電路的制造方法。其中，該測試電路可容易地印刷于該半導(dǎo)體晶圓之切割道上與該芯片電連接。因此，藉由并入該測試電路，可精確測量該芯片之電壓。
本發(fā)明的另一目的系提供一種半導(dǎo)體晶圓，其中該測試電路系一形成于該半導(dǎo)體晶圓之上的簡單電路，如一運算放大器，以便在并入該測試電路時，該半導(dǎo)體晶圓的制造成本不會大幅增加。
為實現(xiàn)上述目的，本發(fā)明提供一種半導(dǎo)體晶圓，其包括一晶圓主體；復(fù)數(shù)個芯片，其間隔且對齊地形成于該晶圓主體之上，每兩個芯片間之一區(qū)域定義為一切割道，其中至少一該等芯片包含一端子墊以形成一受測試芯片，用于測量該受測試芯片之一電壓；一測試電路，其系提供于該晶圓主體之上，與該受測試芯片電連接，該測試電路具有一輸出端與一輸入端，該輸入端系與該受測試芯片之內(nèi)部電路電延伸連接，其中該測試電路之該輸入端之一輸入阻抗系相對大于該受測試芯片之一輸出阻抗；因而，該測試電路之一輸出阻抗會相對小于一測量工具之一阻抗，以便藉由使該測量工具之測試端子分別電指向該受測試芯片以及該測試電路之輸出端，而使該測量工具適合精確測量該受測試芯片之電壓。
具有測試電路之半導(dǎo)體晶圓及制造方法，所述方法包括下列步驟(a)于一具有至少該芯片作為一受測試芯片而形成于其上的半導(dǎo)體晶圓上形成一測試電路，其中，該測試電路具有從該受測試芯片處電延伸的一輸出端與一輸入端，其中，該測試電路之一輸出阻抗系相對小于該探針卡之一寄生阻抗；(b)使該探針卡之測試端子分別電指向該受測試芯片以及該測試電路之該輸出端，來精確測量該受測試芯片之該電壓。


圖1為本案具有一可移除測試電路之半導(dǎo)體晶圓之較佳具體實施例示意圖。
圖2系為本案之該芯片與該半導(dǎo)體晶圓之測試電路電連接之上述較佳具體實施例示意圖。
具體實施方法本案得藉由以下列圖標與詳細說明，以便深入之了解。
請參閱圖1及圖2，說明本案較佳具體實施例之一半導(dǎo)體晶圓。其中，該半導(dǎo)體晶圓包括一晶圓主體10以及間隔并對齊地形成于晶圓主體10之上的復(fù)數(shù)個芯片20，每兩個芯片20間之一區(qū)域定義為一切割道11。其中，至少一該等芯片20系為一測試芯片201，該測試芯片201具有一端子墊21，用于測量該受測試芯片201之一電壓。又，該端子墊21系可以形成在該切割道11上。
該半導(dǎo)體晶圓更包括一測試電路30，其提供于晶圓主體10上，與該受測試芯片201電連接，該測試電路具有一輸出端與一輸入端，該輸入端系與該受測試芯片201之內(nèi)部電路電延伸而連接，其中該測試電路30輸入端之輸入阻抗相對大于該受測試芯片201之輸出阻抗。
因此，測試電路30之輸出阻抗會相對小于一測量工具之輸入阻抗，以便使該測量工具之測試端子分別電指向該受測試芯片201以及該測試電路30之輸出端時，該測量工具可以精確測量該受測試芯片201之電壓。
依據(jù)該較佳具體實施例，每一該等芯片201系由復(fù)數(shù)個集成電路各別與該等測試電路30電連接而構(gòu)成，其中該測量工具系用以測試每一該等芯片201之實際電壓。
端子墊21可以做為一剪切墊(trim pad)，從該受測試芯片201之集成電路處電延伸與該剪切墊電連接。因而，將一保險絲從該端子墊21之該剪切墊處電延伸，使該受測試芯片201適合于調(diào)整，以產(chǎn)生受測試芯片201之一參考電壓及參考功能。另一方面，端子墊21可為一測試墊，用于與該量測工具電耦合，以測量該受測試芯片201的電壓。
一般而言，應(yīng)對位于晶圓主體10上的所有芯片20進行測試，以確保該等芯片20系在最佳工作條件。然而，可選擇至少一個該等芯片20做為受測試芯片201，用于電壓測量與調(diào)整。
如圖2所示，測試電路30系印刷于晶圓主體10之切割道11之上，其中測試電路30之輸入端系從切割道11延伸至與受測試芯片201之內(nèi)部電路電連接，而測試電路30之輸出端系沿該切割道11形成。因此，在測量受測試芯片201的電壓之后，沿切割道11將受測試芯片201從晶圓主體10切除時，可將測試電路30從受測試芯片201移除。
值得一提的是，當將測試電路30從受測試芯片201處移除時，該受測試芯片201形成單一芯片用以安裝于一電子裝置如PDA或行動電話中。因此，當將受測試芯片201裝載至該電子裝置之中時，由于測試電路30已從受測試芯片201移除，故測試電路30不會消耗該受測試芯片201之電能。此外，由于測試電路30容易移除，故其移除與組裝操作可同時進行。
依據(jù)該較佳具體實施例，測試電路30系一運算放大器(OP AMP)如圖2所示，其中該測試電路30包括一晶體管輸入級。該晶體管輸入級可為金屬氧化物半導(dǎo)體場效晶體管(Metal-Oxide-Semiconductor Field-Effect-Transistor；MOSFET)或雙極接合晶體管(bipolar junctiontransistor；BJT)。由于MOSFET會提供較大輸入阻抗，故該MOSFET較佳系用于運算放大器。
測試電路30之輸入阻抗系相對大于受測試芯片201之阻抗，使受測試芯片201的電壓測量影響最??；而測試電路30之輸出阻抗系相對小于該量測工具之阻抗，以便在量測過程中，該測量工具之阻抗不會有明顯效應(yīng)。
一般是利用該探針卡做為測量工具來使用，以測量受測試芯片201的電壓。因而測試電路30之輸出阻抗會相對小于該探針卡之寄生阻抗(parasitic impedance)，以便在測量過程中使探針卡之寄生阻抗的影響最小。
舉例說明，假設(shè)穿過受測試芯片201之電流近似3uA，且穿過至內(nèi)部參考電壓電路的電流近似500nA，其中該測試電路之容許誤差為1％，則2V電壓量測時，該探針卡之寄生阻抗至少必須為400百萬歐姆。
根據(jù)該較佳具體實施例，本發(fā)明亦提供一量測方法經(jīng)由該探針卡來測量一芯片之電壓，其中該方法包括以下步驟(1)于該半導(dǎo)體晶圓上形成測試電路30與受測試芯片201電連接，其中該測試電路30具有一輸出端與一輸入端，該輸入端系與該受測試芯片201之內(nèi)部電路處電延伸而連接，其中測試電路30之輸入端之輸入阻抗系相對大于該受測試芯片201之阻抗，而測試電路30之輸出阻抗系相對小于該探針卡之一生阻抗。
(2)使該探針卡之測試端子分別電指向受測試芯片201以及測試電路30之輸出端，來精確測量受測試芯片201之電壓。
上述本發(fā)明之具體實施例與圖標系使熟知此技術(shù)之人士所能了解，然而本專利之權(quán)利范圍并不局限在上述實施例。
權(quán)利要求
1.一種半導(dǎo)體晶圓，其特征在于所述半導(dǎo)體晶圓包括一晶圓主體；復(fù)數(shù)個芯片，其間隔且對齊地形成于該晶圓主體之上，每兩個芯片間之一區(qū)域定義為一切割道，其中至少一該等芯片系為具有一端子墊之一受測試芯片，藉由一測量工具來測量該受測試芯片之一電壓；一測試電路，其系提供于該晶圓主體之上與該受測試芯片電連接，該測試電路具有一輸出端與一輸入端，該輸入端與該受測試芯片之一內(nèi)部電路電延伸而連接，其中該測試電路之一輸出阻抗系相對小于該測量工具之一阻抗，使得將該測量工具之測試端子分別電指向該受測試芯片以及該測試電路之該輸出端時，該受測試芯片之該電壓可以精確測量。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體晶圓，其特征在于所述測試電路輸入端具有一預(yù)定輸入阻抗相對大于該受測試芯片之一阻抗。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體晶圓，其特征在于所述測試電路系印刷于該切割道上，使得將該測試電路之該輸入端從該切割道延伸至與該受測試芯片電連接，且沿該切割道形成該測試電路之該輸出端，使得將該受測試芯片從該晶圓主體切除時，可將該測試電路從該受測試芯片移除。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體晶圓，其特征在于所述測試電路為一運算放大器。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體晶圓，其特征在于所述測試電路為一運算放大器。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體晶圓，其特征在于所述運算放大器包括一金屬氧化物半導(dǎo)體場效晶體管輸入級，其為該測試電路提供相對于該受測試芯片較大之輸入阻抗。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體晶圓，其特征在于所述運算放大器包括一金屬氧化物半導(dǎo)體場效晶體管輸入級，其為該測試電路提供相對于該受測試芯片較大之輸入阻抗。
8.根據(jù)權(quán)利要求4所述的半導(dǎo)體晶圓，其特征在于所述運算放大器包括一雙極接合晶體管輸入級，其為該測試電路提供相對于該受測試芯片較大之輸入阻抗。
9.根據(jù)權(quán)利要求5所述的半導(dǎo)體晶圓，其特征在于所述運算放大器包括一雙極接合晶體管輸入級，其為該測試電路提供相對于該受測試芯片較大之輸入阻抗。
10.一種具有測試電路之半導(dǎo)體晶圓及制造方法，其特征在于所述方法包括下列步驟(a)于一具有至少該芯片作為一受測試芯片而形成于其上的半導(dǎo)體晶圓上形成一測試電路，其中，該測試電路具有從該受測試芯片處電延伸的一輸出端與一輸入端，其中，該測試電路之一輸出阻抗系相對小于該探針卡之一寄生阻抗；(b)使該探針卡之測試端子分別電指向該受測試芯片以及該測試電路之該輸出端，來精確測量該受測試芯片之該電壓。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體晶圓制造方法，其特征在于所述步驟(a)中包括預(yù)設(shè)該測試電路之該輸入端之一輸入阻抗的一步驟，使該輸入阻抗系相對大于該受測試芯片之一阻抗。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體晶圓制造方法，其特征在于步驟(a)中，其中該測試電路系印刷于該切割道之上，使得將該測試電路之該輸入端從該切割道延伸電連接至該受測試芯片，且沿該切割道形成該測試電路之該輸出端，使得將該受測試芯片從該半導(dǎo)體晶圓切除時，可將該測試電路從該受測試芯片移除。
13.根據(jù)權(quán)利要求10所述的半導(dǎo)體晶圓制造方法，其特征在于測試電路系為一運算放大器。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體晶圓制造方法，其特征在于測試電路系為一運算放大器。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體晶圓制造方法，其特征在于運算放大器系包括一金屬氧化物半導(dǎo)體場效晶體管輸入級。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體晶圓制造方法，其特征在于運算放大器系包括一金屬氧化物半導(dǎo)體場效晶體管輸入級。
17.根據(jù)權(quán)利要求13所述的半導(dǎo)體晶圓制造方法，其特征在于運算放大器系包括一雙極接合晶體管輸入級。
18.根據(jù)權(quán)利要求14所述的半導(dǎo)體晶圓制造方法，其特征在于運算放大器系包括一雙極接合晶體管輸入級。
全文摘要
具有測試電路的半導(dǎo)體晶圓及其制造方法，本發(fā)明揭示一種半導(dǎo)體晶圓，包括一晶圓主體；復(fù)數(shù)個芯片，其間隔且對齊地形成于該晶圓主體之上，每兩個芯片間之區(qū)域定義為一切割道，其中至少一該等芯片系為具有一端子墊之受測試芯片，用于藉由一測量工具來測量該受測試芯片之電壓；以及一測試電路，其具有一輸出端與一輸入端，該輸入端與該受測試芯片之內(nèi)部電路電延伸而連接。該測試電路之輸出阻抗系相對小于該測量工具之阻抗，使得將該測量工具之測試端子分別電指向該受測試芯片以及該測試電路之輸出端時，使該受測試芯片之電壓受到精確測量。
文檔編號H01L21/00GK1705075SQ20041004600
公開日2005年12月7日 申請日期2004年5月31日 優(yōu)先權(quán)日2004年5月31日
發(fā)明者陳維忠, 張詠青, 黃照興, 方振宇, 余建朋 申請人:臺灣類比科技股份有限公司