專利名稱：高密度的相隨機存取存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及隨機可存取非易失性存儲器，尤其涉及在存儲單元(cell)中存儲數(shù)據(jù)的相(phase)隨機存取存儲器，每個存儲單元包括存取晶體管和可變相材料薄膜。
背景技術(shù)：
非易失性存儲器具有更高的集成密度和更大的存儲容量，并且它可以用地址信息來隨機訪問，因此非易失性存儲器被日益認為是移動或海量存儲器件的重要應(yīng)用。雖然這種非易失性存儲器的眾所周知的產(chǎn)品是閃存，但是已經(jīng)提出了其它類型的存儲器，例如使用鐵電電容的鐵電體隨機存取存儲器(FRAM)、使用磁致電阻性薄膜的磁RAM(MRAM)、以及使用硫族化物合金的相RAM(PRAM，可變相RAM，或基于硫族化物的RAM)。
具體的，能夠用簡單的處理方法來制造的相RAM以更低的成本提供更大的存儲容量以及非易失性數(shù)據(jù)保留的便利性。相RAM基于使用具有在具有不同電特性的兩種相之間變化的屬性的一種材料的存儲元件。例如，這些材料可以從非晶的無序的相變化到晶體或多晶的有序的相，并且這兩種相的電阻值明顯不同。
目前，在相RAM單元中可以使用周期表的組VI元素例如Te(碲)或Sb(銻)的合金，也稱作硫族化物或硫族化物材料。被廣泛用來在重寫盤中存儲數(shù)據(jù)的硫族化物由Ge(鍺)、Sb和Te合金組成(例如Ge2Sb2Te5；稱作GST)。除了GST以外，其它硫族化物合金是As-Sb-Te、As-Gb-Te、In-Sn-Sb-Te、Ig-In-Sb-Te、5A組材料-Sb-Te、6A組材料-Sb-Te、和5A組材料-Sb-Se?？梢詫⒌砑拥竭@些化合物中。
如圖1所示，相RAM單位存儲單元UC由連接到位線BL的可變電阻C、連接在可變電阻C與地電壓(或基底電壓)之間的NMOS存取晶體管M組成。存取晶體管的柵極連接到字線WL。如圖2A和2B所示，可變電阻C包括硫族化物薄膜GST、頂部電極TEC和底部電極BEC，GST薄膜插入在頂部電極TEC和底部電極BEC之間。頂部電極TEC通過位線觸點BC連接到位線BL，而由可導材料(例如TiN)組成的底部電極BEC通過觸點插頭(或加熱插頭)CP連接到存取晶體管M的漏極D。形成可變電阻C的硫族化物薄膜GST的晶態(tài)條件可隨電流提供時間和提供到其的電流量進行變化。當響應(yīng)字線WL的激勵而打開存取晶體管M時，在位線BL與地電壓之間形成穿過可變電阻C的電流路徑。
硫族化物薄膜材料具有兩種穩(wěn)定的相，這兩種相被用來操作編程和擦除模式。如圖3中的曲線1所繪制的，如果硫族化物材料加熱到融解溫度Tm(近似600℃)以上時間T1那么長，并且隨后迅速淬火(quench)，則硫族化物材料變成非晶態(tài)，這稱作用于存儲數(shù)據(jù)“1”的編程(或復位)狀態(tài)。如圖3中的曲線2所繪制的，當在硫族化物材料加熱到融解溫度Tm和晶化溫度Tc(近似450℃)之間的溫度大于時間T1的時間T2之后迅速淬滅時，硫族化物材料變成晶態(tài)，這稱作用于存儲數(shù)據(jù)“0”的擦除(或設(shè)置)狀態(tài)。
使用非晶態(tài)硫族化物材料具有相對大于晶態(tài)硫族化物材料的電阻的條件，在讀出操作中，流經(jīng)可變電阻C的電流的電壓差確定數(shù)據(jù)“1”或“0”。硫族化物材料中的相對電阻的可變范圍是大約103。
圖4圖解說明了包括硫族化物單位(unit)單元(cell)的以矩陣形式排列的存儲器單元陣列的示例。如圖4所示，相RAM的存儲器單元陣列，與動態(tài)RAM一樣，由連接到矩陣圖案(pattern)的位線BL0～BLn-1和字線WL0～WLm-1的單位單元UC構(gòu)成。盡管未示出，但是每條位線可以連接到讀出(sense)放大器。
具有圖4所示的存儲器單元陣列的相RAM應(yīng)當是更集成化的，因為它們可能最適用于在有限的電路面積內(nèi)需要更大存儲容量的便攜式電子裝置，例如移動電話或個人數(shù)字助理(PDA)。
除了高集成的需要，也要求提高遍及硫族化物薄膜GST的電流密度，該硫族化物薄膜GST是可變電阻的可變相材料薄膜。通過集中熱點PTA上的電流密度來提高電流密度，在該熱點PTA底部電極BEC接觸硫族化物薄膜GST。為了增加硫族化物薄膜GST中的電流密度，充當由電流激勵的熱媒的觸點插頭CP的直徑應(yīng)當更小，并且存取晶體管M的溝道(channel)寬度應(yīng)當更寬。由于存取晶體管的溝道寬度不可避免地變大，結(jié)構(gòu)實現(xiàn)上的這種限制可能導致存儲器單元陣列的尺寸變大，從而導致高性能和高密度的相RAM的芯片尺寸的增大。例如6～12F2的相RAM的單位單元的布局面積比常規(guī)DRAM的要寬。因此，需要減小相RAM中的單位單元面積。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的實施例，提供一種具有以多個組成面積(component areas)排列的存儲器單元陣列的相隨機存取存儲器。每個所述組成面積包括以第一方向延伸的第一導線；以第二方向延伸的多個第二導線；電連接到所述第一導線的可變相薄膜；電連接到所述可變相薄膜并被定義在第一有效區(qū)內(nèi)的第一半導體區(qū)；和被定義在第二有效區(qū)內(nèi)并與所述第一半導體區(qū)分離的第二半導體區(qū)。
每個所述組成面積還可以包括將所述第一導線連接到所述可變相薄膜的第一電極；將所述可變相薄膜連接到所述第一半導體區(qū)的第二電極；和將所述可變相薄膜連接到所述第二半導體區(qū)的第三電極。每個所述組成面積還可以包括位線觸點，所述可變相薄膜通過所述位線觸點電連接到所述第一導線，所述位線觸點被對于多個存取晶體管中的每一個的漏極區(qū)所共享。每個所述組成面積還可以包括以第二方向延伸的多個第三導線。
所述第一、第二和第三導線分別是位線、字線和地線。
第二和第三電極可以沿第一方向或沿第二方向排列。
在本發(fā)明的另一個實施例中，一種相隨機存取存儲器包括位線；多個存取晶體管，每個存取晶體管包括漏極區(qū)；和由所述多個存取晶體管共享的可變相薄膜。
所述可變相薄膜可以通過第一電極連接到所述位線，并且通過多個第二電極中的至少一個連接到每個對應(yīng)的漏極區(qū)。所述多個存取晶體管可以共享所述第一電極。
每個存取晶體管的源極區(qū)可以連接到對應(yīng)的地線。
每個存取晶體管的漏極區(qū)和源極區(qū)可以被定義在有效區(qū)內(nèi)。所述有效區(qū)可以被劃分為彼此互相隔離的多個區(qū)。每個存取晶體管的源極區(qū)可以共同連接到地線。所述地線可以被每個存取晶體管的源極區(qū)共享。所述多個存取晶體管可以共享源極區(qū)。
所述可變相薄膜可以通過由每個存取晶體管的漏極區(qū)共享的位線觸點連接到所述位線。
根據(jù)本發(fā)明的另一個實施例，一種相隨機存取存儲器具有以多個組成面積排列的存儲器單元陣列。每個所述組成面積包括以第一方向延伸的第一導線；以第二方向延伸的多個第二導線；電連接到所述第一導線的多個可變相薄膜；和電連接到所述多個可變相薄膜的半導體區(qū)，其中所述多個可變相薄膜的至少一個可變相薄膜電連接到相鄰組成面積的相鄰半導體區(qū)。
所述相隨機存取存儲器還可以包括多個位線觸點，所述多個可變相薄膜通過所述位線觸點連接到所述半導體區(qū)，其中所述多個位線觸點的至少一個位線觸點將所述至少一個可變相薄膜連接到相鄰半導體區(qū)。
所述相隨機存取存儲器也可以包括第三導線，其中至少一個第三導線和所述多個第二導線扭絞。所述第一導線可以是位線，所述多個第二導線中的每一個可以是字線，并且所述第三導線可以是地線。


從以下結(jié)合附圖的描述中，能夠更詳細地理解本發(fā)明的優(yōu)選實施例，其中圖1是相隨機存取存儲器的單位單元的電路圖；圖2A和2B是圖1所示的單位單元的頂部和截面圖；圖3是示出可變相材料的特性的圖形圖；圖4是圖解具有圖1所示的單位單元的存儲單元陣列的電路圖；圖5是由兩個單位單元組成的標準(normal)布局單元的電路圖；圖6是圖解具有多個標準布局單元的的存儲單元陣列的電路圖；圖7是圖解根據(jù)本發(fā)明一個實施例的標準布局單元的結(jié)構(gòu)圖案的平面圖；圖8A和8B分別是沿圖7的切線A-A’和B-B’的截面圖；圖9是圖解根據(jù)本發(fā)明另一個實施例的標準布局單元的結(jié)構(gòu)圖案的平面圖；圖10是沿圖9的線C-C’的截面圖；圖11是圖解根據(jù)本發(fā)明另一個實施例的標準布局單元的結(jié)構(gòu)圖案的平面圖；圖12是沿圖11的線E-E’的截面圖；圖13A和13B是圖解包括對應(yīng)于一個位線的、像圖11所示的標準布局單元一樣的多個標準布局單元的存儲器單元陣列的平面圖；圖14是圖解根據(jù)本發(fā)明另一個實施例的標準布局單元的結(jié)構(gòu)圖案的平面圖；圖15是沿圖14的線F-F’的截面圖；圖16是圖解包括對應(yīng)于兩個位線的、像圖14所示的標準布局單元一樣的多個標準布局單元的存儲器單元陣列的平面圖；圖17是圖解根據(jù)本發(fā)明另一個實施例的標準布局單元的結(jié)構(gòu)圖案的平面圖；和圖18是圖解包括對應(yīng)于兩個位線的、像圖17所示的標準布局單元一樣的多個標準布局單元的存儲器單元陣列的平面圖。
具體實施例方式
現(xiàn)在將在下文中參考附圖在更多細節(jié)上更全面地描述本發(fā)明的優(yōu)選實施例，在附圖中示出了本發(fā)明優(yōu)選實施例。然而，本發(fā)明可以以不同形式來體現(xiàn)，并且不應(yīng)當曲解為本發(fā)明限于這里所陳述的實施例。相反的，提供這些實施例從而本公開將會透徹和完整，并且向本領(lǐng)域的技術(shù)人員充分傳達本發(fā)明的范圍。
由GSP組制成的硫族化物材料，例如GexSbyTez；GeSb4Te7，GeSb2Te7，或者Ge2Sb2Te5，可以被用作形成單位單元的可變電阻(C)的可變相材料。然而，本發(fā)明的實施例不限于此，在根據(jù)本發(fā)明實施例的相RAM的單位單元中可以使用其它可變相材料，例如Ag-In-Sb-Te。
在本發(fā)明實施例的描述中，“標準布局單元”是指一組單位單元。在相RAM的布局平面上以行和列的矩陣形式反復排列多個標準布局單元，其中每個標準布局單元由兩個單位單元組成。
圖5示出了作為單位布局元件的、由兩個單位單元UC0和UC1組成的標準布局單元TC的電路。
參考圖5，單位單元UC0和UC1并聯(lián)于位線BL與地電壓之間。位線BL由標準布局單元TC中包含的兩個單位單元UC0和UC1共享。單位單元UC0的存取晶體管M0的柵極連接到字線WL0，而單位單元UC1的存取晶體管M1的柵極連接到字線WL1。
圖6示出了包括像圖5所示的標準布局單元TC一樣的多個標準布局單元的存儲器單元陣列的電路。如圖6所示，標準布局單元TC以行和列的矩陣反復排列，其中每個標準布局單元TC連接到兩條字線和一條位線。由虛線包圍的區(qū)域表示布局平面上標準布局單元TC的單位結(jié)構(gòu)，被用來參考解釋根據(jù)本發(fā)明實施例的標準布局單元的結(jié)構(gòu)圖案，該區(qū)域包括位線BL0和字線WL0和WL1作為示例。
圖7示出了由圖6的虛線包圍的區(qū)域定義的標準布局單元TC的布局圖案。圖8A和8B示出了沿圖7的切線A-A’(Y-軸)和B-B’(X-軸)的橫截面。Y-軸是位線延伸方向，而X-軸是字線延伸方向。
參考圖7，單位單元UC0和UC1沿Y-軸或溝道寬度的延伸方向排列。存取晶體管M0和M1在有效區(qū)ATR0和ATR1中形成，所述有效區(qū)是由域隔離層(field isolation layer)FOX定義的(參考圖8A和8B)。存取晶體管M0的有效區(qū)ATR0包括漏極和源極區(qū)，D0和S0，而存取晶體管M1的有效區(qū)ATR1包括漏極和源極區(qū)，D1和S1。
這里，單位單元UC0和UC1共享硫族化物薄膜GST01。
在硫族化物薄膜GST01的底部表面上形成分別用于可變電阻C0和C1的底部電極BEC0和BEC1(參考圖8A或8B)。在底部電極BEC0與漏極區(qū)D0之間連接有觸點插頭CP0，并且在底部電極BEC1與漏極區(qū)D1之間連接有觸點插頭CP1(參考圖8B)。在該實施例中分別連接到漏極區(qū)D0和D1的底部電極BEC0和BEC1沿X-軸排列。在硫族化物薄膜GST01的頂部表面上安置由兩個單位單元(或兩個可變電阻C0和C1)共享的頂部電極TEC01，并且該頂部電極通過位線觸點BC01連接到位線BL0。位線觸點BC01被設(shè)計成與漏極區(qū)D0和D1重疊，從而它被漏極區(qū)D0和D1共享。
存取晶體管M0和M1的源極區(qū)S0和S1分別通過地觸點GC0和GC1連接到地電壓線GND0和GND1。地電壓線GND0和GND1沿X-軸延伸。因此，沿X-軸彼此相鄰放置的兩個標準布局單元TC可以共享相同的地電壓線，從而該地電壓線公共地連接到相鄰標準布局單元的源極區(qū)。
作為單位單元UC0的存取晶體管M0的柵極的字線WL0排列在漏極和源極區(qū)D0和S0之間，并且沿X-軸延伸，而作為單位單元UC1的存取晶體管M1的柵極的字線WL1排列在漏極和源極區(qū)D1和S1之間，并且也沿X-軸延伸。
圖7所示的多個這樣布局圖案以矩陣形式沿X-軸和Y-軸排列，從而形成圖6的存儲器單元陣列。
根據(jù)圖7到8B所示的實施例，標準布局單元TC的兩個存取晶體管M0和M1共享硫族化物薄膜GST01和可變電阻C0、C1的頂部電極TEC01。結(jié)果，這樣就減少了面積，這與其中對于每個單位單元獨立提供硫族化物薄膜和頂部電極的結(jié)構(gòu)相反。在使能(enabling)熱點PTA(參考圖2B)的范圍之內(nèi)可以建立底部電極BEC0和BEC1之間的距離，在該熱點，底部電極BEC0和BEC1接觸獨立放置的硫族化物薄膜GST01。在熱點PTA可以發(fā)生相變。
雖然圖7和8A-8B中所示的實施例沿X-軸(即字線延伸方向)排列底部電極BEC0和BEC1，但是也可以沿Y-軸(即位線延伸方向)放置底部電極BEC0和BEC1，同時在底部電極BEC0和BEC1之間插入位線觸點BC01。
圖9示出了根據(jù)另一個實施例的由圖6的虛線包圍的面積定義的標準布局單元TC的布局圖案。圖10示出了沿圖9的切線C-C’(Y-軸)的橫截面。
參考圖9和10，沿Y-軸(即位線延伸和溝道寬度的方向)排列圖5的標準布局單元TC中包括的單位單元UC0和UC1。在由域隔離層FOX分離的有效區(qū)ATR0和ATR1中形成存取晶體管M0和M1。存取晶體管M0的有效區(qū)ATR0包括漏極區(qū)和源極區(qū)D0和S0，而存取晶體管M1的有效區(qū)ATR1包括漏極區(qū)和源極區(qū)D1和S1。
這里，類似于前一個實施例，硫族化物薄膜GST01被單位單元UC0和UC1共享。
在硫族化物薄膜GST01的底表面上形成分別用于可變電阻C0和C1的底部電極BEC0和BEC1(參考圖10)。在底部電極BEC0與漏極區(qū)D0之間連接有觸點插頭CP0，并且在底部電極BEC1與漏極區(qū)D1之間連接有觸點插頭CP1。在該實施例中沿Y-軸排列分別連接到漏極區(qū)D0和D1的底部電極BEC0和BEC1，這不同于前一個實施例。被兩個單位單元(或兩個可變電阻C0和C1)共享的頂部電極TEC01位于硫族化物薄膜GST01的頂表面，并且通過位線觸點BC01連接到位線BL0。將位線觸點BC01設(shè)計成重疊漏極區(qū)D0和D1，從而位線觸點BC01被漏極區(qū)D0和D1共享。
存取晶體管M0和M1的源極區(qū)S0和S1通過地觸點GC0和GC1分別連接到地電壓線GND0和GND1。
作為單位單元UC0的存取晶體管M0的柵極的字線WL0在漏極區(qū)與源極區(qū)D0和S0之間排列，并且沿X-軸延伸，而作為單位單元UC1的存取晶體管M1的柵極的字線WL1在漏極區(qū)與源極區(qū)D1和S1之間排列，并且也沿X-軸延伸。
圖9所示的多個布局圖案沿X-軸和Y-軸以矩陣形式排列，以便形成圖6的存儲器單元陣列。
根據(jù)圖9和10所示的實施例，標準布局單元TC的兩個存取晶體管M0和M1共享硫族化物薄膜GST01和可變電阻C0、C1的頂部電極TEC01。結(jié)果，這樣就減少了面積，這與其中對于每個單位單元獨立提供硫族化物薄膜和頂部電極的結(jié)構(gòu)相反。在使能熱點PTA(參考圖2B)的范圍之內(nèi)可以建立底部電極BEC0和BEC1之間的距離，在該熱點，底部電極BEC0和BEC1接觸獨立放置的硫族化物薄膜GST01。在熱點PTA可以發(fā)生相變。
本實施例提供用于沿Y-軸延伸的溝道寬度的界線(margin)，從而通過硫族化物薄膜來提高電流密度。
可以通過相同的處理步驟來生成圖7和9中所示的實施例，除了有關(guān)頂部電極和底部電極的定位之外。
存取晶體管的漏極區(qū)的隔離阻止在讀取操作期間從位線通過共享頂部電極流入其中的電流同時流經(jīng)標準布局單元中的單位單元。能夠可變地設(shè)計用于隔離漏極區(qū)的圖案。
標準布局單元TC也可以被設(shè)計和制造成其中單位單元UC0和UC1共享地線和源極區(qū)以及硫族化物薄膜。
圖11示出了根據(jù)另一個實施例的由圖6的虛線包圍的范圍定義的標準布局單元TC的布局圖案。圖12示出了沿圖11的切線E-E’(Y-軸)的橫截面。
參考圖11，源極區(qū)S01(對應(yīng)于先前實施例中的S0+S1)被單位單元UC0和UC1的存取晶體管M0和M1分別共享。在有效區(qū)ATR01中定義了共享的源極區(qū)S01。在源極區(qū)S01中，被存儲晶體管M0和M1共享的地線GND01沿X-軸延伸排列。
在存取晶體管M0和M1的漏極區(qū)D0和D1的上面分別形成底部電極BEC0和BEC1，該底部電極形成在由單位單元UC0和UC1共享的硫族化物薄膜GST01的底表面上。在底部電極BEC0與漏極區(qū)D0之間連接觸點插頭CP0，并且在底部電極BEC1與漏極區(qū)D1之間連接觸點插頭CP1。觸點插頭CP0和CP1充當硫族化物薄膜GST01的熱插頭，并且它們由諸如Tin的導電材料制成。分別連接到漏極區(qū)D0和D1的底部電極BEC0和BEC1沿Y-軸排列。共享硫族化物薄膜GST01的共享頂部電極TEC01位于硫族化物薄膜GST01的頂表面，并且通過共享位線觸點BC01而連接到位線BL0。
在金屬觸點(或地觸點)GC01的上面形成共享的位線觸點BC01，所述金屬觸點將共享的地線GND01連接到共享的源極區(qū)S01。
在該實施例中，通過共享地線到共享的源極區(qū)以及共享硫族化物薄膜能夠減小單位單元面積。
圖13A示出了以對應(yīng)于位線(例如第m條位線BLm)的圖11和12所示的標準布局單元結(jié)構(gòu)排列的放大布局圖案。在圖13A中，標準布局單元，例如TCgh、TCij和TCkl，沿位線BLm反復排列。
參考圖13A，標準布局單元TCij橫穿其對應(yīng)的有效區(qū)ATRij中的共享源極區(qū)Sij連接到共享的地線GNDij。分配給標準布局單元TCij的硫族化物薄膜GSTij通過共享的頂部電極TECij在位線觸點BCij連接到位線BLm。硫族化物薄膜GSTji、BECi和BECj的底部電極通過它們的觸點插頭分別連接到分離的漏極區(qū)Di和Dj。相鄰于TCij的其它單元，即TCgh和TCkl，也以同樣的方式重復沿位線BLm排列。
圖13B所示的布局圖案與圖13A所示的不同之處在于硫族化物薄膜GSTm被沿位線BLm排列的標準布局單元共享，例如TCgh、Tcij、和TCkl。也就是，每條位線，例如BLm由單個硫族化物薄膜組成。在分配給對應(yīng)各單位單元(或存取晶體管)的共享的硫族化物薄膜GSTm的下面形成底部電極BECh、BECi、BECj和BECk。漏極和源極區(qū)之間的互連結(jié)構(gòu)、共享的地線、以及頂部和底部電極都與圖13A中的相同。
根據(jù)圖13B所示的實施例，因為屬于一條位線的標準布局單元共享硫族化物薄膜的單個片并共享地線，所以能夠減小單位單元的占用面積。如圖13A和圖13B所示的這種更小單位單元面積有利于減小存儲器單元陣列的整個面積。而且，標準布局單元的頂部電極在整體上減小了對存儲器單元陣列中的位線的觸點電阻。
在電流流動期間，因為來自位線的電流在底部電極周圍穩(wěn)定流動，所以圖13B所示的結(jié)構(gòu)可以提高集成密度和到結(jié)晶或非晶態(tài)的相變在熱點PTA均勻地進行。
圖14示出了由圖16的虛線包圍范圍定義的標準布局單元的另一個實施例，其中源極區(qū)和地線被共享。圖15示出了沿圖14的線F-F’的截面，以及圖16圖解說明了以圖14所示的標準布局單元排列的存儲器單元陣列的圖案。
參考圖14和15，硫族化物薄膜GST0和GST1相對于標準布局單元的單位單元UC0和UC1而獨立放置。因此，頂部電極TEC0和TEC1分別形成在每個被指定給單位單元的位線觸點BC0和BC1。硫族化物薄膜GST0和GST1通過觸點插頭CP0和CP1以及底部電極BEC0和BEC1而分別連接到漏極區(qū)D0和D1。
注意到雖然硫族化物薄膜GST0和GST1不被其相對應(yīng)的標準布局單元(例如TC01)之中的單位單元所共享，如圖16所示，但是每個硫族化物薄膜(例如GST1)被相鄰標準單位單元(例如TC23)共享。因此，標準單位單元之間的共享硫族化物薄膜在圖16中被稱作為GST12、GST34、和GST56。類似的，位線觸點也在相鄰標準布局單元之間共享，并且在圖16中被稱作為BC12、BC34、和BC56。硫族化物薄膜GST0和位線觸點BC0所示為沒有被共享，因為標準布局單元TC01是位線的第一標準布局單元。根據(jù)按照本實施例的共享圖案，位線觸點位于標準布局單元的邊界之間，從而來自相鄰標準布局單元的頂部電極共享位線觸點。因此，標準布局單元內(nèi)的每個位線觸點(例如BC1)占據(jù)了先前實施例的一半的大小。
通過相鄰標準布局單元來共享硫族化物薄膜和位線觸點相關(guān)于高集成密度提供了改進和靈活化。
參考圖14，在有效區(qū)ATR01的部分之內(nèi)，字線WL0和WL1以及共享的地線GND01制作(shape)成扭絞形式，并且沿X-軸延伸。將共享地線GND01連接到共享源極區(qū)S01的地觸點GC0和GC1以彼此相距預(yù)定距離放置，其中地線GND01的扭絞部分位于地觸點GC0和GC1之間。
在圖16中，由虛線包圍的部分代表對應(yīng)于圖14的存儲器單元陣列中的反復排列的單元。
參考圖16，相鄰標準布局單元共享硫族化物薄膜和位線觸點。例如，沿著位線BLn，彼此相鄰的標準布局單元TC01和TC23共享硫族化物薄膜GST12和位線觸點BC12。相鄰的標準布局單元TC23和TC45共享硫族化物薄膜GST34和位線觸點BC34。而且，相鄰的標準布局單元TC45和TC67共享硫族化物薄膜GST56和位線觸點BC56。沿著位線BLm形成類似的結(jié)構(gòu)。
圖17示出了基于圖14的結(jié)構(gòu)的標準布局單元的圖案的另一個實施例，其中修改了硫族化物薄膜和有效區(qū)的結(jié)構(gòu)。像結(jié)合圖14-16所述的實施例一樣，源極區(qū)和地線被共享。
圖17所示的結(jié)構(gòu)部分類似于圖15，并且圖18示出了由圖17所示的標準布局單元組成的存儲器單元陣列圖案。
參考圖17，以類似“S”形的彎曲形式來定義有效區(qū)ATR01的圖案。硫族化物薄膜GST0和GST1分別相對于單位單元UC0和UC1放置。硫族化物薄膜GST0和GST1的圖案是多邊形，并且在共享的地線GND01上以相反對稱方式相互鏡像。硫族化物薄膜和有效區(qū)的圖案提供了設(shè)計存儲器單元陣列時的靈活和有效的選擇，并且不限于圖17的設(shè)計，從而根據(jù)特定的設(shè)計環(huán)境可以使用變化的圖案。
沒有包括有效區(qū)ATR01和硫族化物薄膜GST0和GST1的剩余結(jié)構(gòu)圖案與圖14的結(jié)構(gòu)圖案相同或相似。頂部電極TEC0和TEC1分別形成在每個被指定給單位單元的位線觸點BC0和BC1。硫族化物薄膜GST0和GST1通過觸點插頭CP0和CP1以及底部電極BEC0和BEC1而分別連接到漏極區(qū)D0和D1。
而且，像結(jié)合圖14到16所述的實施例一樣，每個硫族化物薄膜(例如GST1)被相鄰布局單元(例如TC23)共享。所圖解的硫族化物薄膜GST0沒有被共享，因為標準布局單元TC01被設(shè)置為從位線開始的第一標準布局單元。根據(jù)修改的共享圖案，位線觸點位于標準布局單元的邊界之間，從而來自相鄰標準布局單元的頂部電極共享位線觸點。因此，標準布局單元內(nèi)的每個位線觸點(例如BC1)占據(jù)了一半的大小。
由相鄰布局單元來共享硫族化物薄膜和位線觸點相對于高集成密度提供了進一步的改進和靈活化。
如圖17所示，在有效區(qū)ATR01的部分之內(nèi)，字線WL0和WL1以及共享的地線GND01制作成扭絞形式，并且沿X-軸延伸。將共享地線GND01連接到共享源極區(qū)S01的地觸點GC0和GC1以彼此相距預(yù)定距離放置，從而地線GND01的扭絞部分插入到地觸點GC0和GC1之間。
在圖18中，由虛線包圍的部分是對應(yīng)于圖17的存儲器單元陣列中的反復排列的單元。
與圖16一樣，圖18所示的相鄰標準布局單元共享硫族化物薄膜和位線觸點。例如，沿著位線BLn，彼此相鄰的標準布局單元TC01和TC23共享硫族化物薄膜GST12和位線觸點BC12。相鄰的標準布局單元TC23和TC45共享硫族化物薄膜GST34和位線觸點BC34。而且，相鄰的標準布局單元TC45和TC67共享硫族化物薄膜GST56和位線觸點BC56。沿著位線BLm形成類似的結(jié)構(gòu)。
如上所述，本發(fā)明提供了先進的用于實現(xiàn)高密度相RAM的布局形態(tài)(morphology)，能夠在有限的芯片面積內(nèi)擴展相RAM的存儲容量。
雖然實施例示出了由兩個單位單元組成的標準布局單元，但是在設(shè)計的實際條件下也可以增加標準布局單元中包含的單位單元的數(shù)量。另外，其它可變相材料可以替代單位單元的可變電阻的硫族化物薄膜。
盡管已經(jīng)參考附圖描述了本發(fā)明的圖解性實施例，但是應(yīng)當理解為本發(fā)明不限于這些精確的實施例，并且在不脫離本發(fā)明的范圍和精神的情況下，本領(lǐng)域的技術(shù)人員可以對其進行變化、修改、添加和替換。所有這些變化和修改都包含在由所附權(quán)利要求定義的本發(fā)明的范圍之內(nèi)。
本申請要求于2003年06月04日提交的韓國專利申請?zhí)?003-36089的優(yōu)先權(quán)，在此全文引用作為參考。
權(quán)利要求
1.一種具有以多個組成面積排列的存儲器單元陣列的相隨機存取存儲器，每個所述組成面積包括以第一方向延伸的第一導線；以第二方向延伸的多個第二導線；電連接到所述第一導線的可變相薄膜；電連接到所述可變相薄膜并被定義在第一有效區(qū)內(nèi)的第一半導體區(qū)；和被定義在第二有效區(qū)內(nèi)并與所述第一半導體區(qū)分離的第二半導體區(qū)。
2.如權(quán)利要求1所述的相隨機存取存儲器，其中每個所述組成面積還包括將所述第一導線連接到所述可變相薄膜的第一電極；將所述可變相薄膜連接到所述第一半導體區(qū)相的第二電極；和將所述可變相薄膜連接到所述第二半導體區(qū)相的第三電極。
3.如權(quán)利要求1所述的相隨機存取存儲器，其中每個所述組成面積還包括位線觸點，所述可變相薄膜通過所述位線觸點電連接到所述第一導線，所述位線觸點被對于多個存取晶體管中的每一個的漏極區(qū)所共享。
4.如權(quán)利要求1所述的相隨機存取存儲器，其中每個所述組成面積還包括以第二方向延伸的多個第三導線。
5.如權(quán)利要求4所述的相隨機存取存儲器，其中所述多個第三導線是地線。
6.如權(quán)利要求1所述的相隨機存取存儲器，其中所述第一導線是位線，并且所述多個第二導線中的每一個是字線。
7.一種相隨機存取存儲器，包括位線；多個存取晶體管，每個存取晶體管包括漏極區(qū)；和由所述多個存取晶體管共享的可變相薄膜。
8.如權(quán)利要求7所述的相隨機存取存儲器，其中所述可變相薄膜通過第一電極連接到所述位線，并且通過多個第二電極中的至少一個連接到每個對應(yīng)的漏極區(qū)。
9.如權(quán)利要求8所述的相隨機存取存儲器，其中所述多個存取晶體管共享所述第一電極。
10.如權(quán)利要求7所述的相隨機存取存儲器，其中每個存取晶體管的源極區(qū)連接到對應(yīng)的地線。
11.如權(quán)利要求10所述的相隨機存取存儲器，其中每個存取晶體管的漏極區(qū)和源極區(qū)被定義在有效區(qū)內(nèi)。
12.如權(quán)利要求11所述的相隨機存取存儲器，其中所述有效區(qū)被劃分為彼此互相隔離的多個區(qū)。
13.如權(quán)利要求7所述的相隨機存取存儲器，其中每個存取晶體管的源極區(qū)共同連接到地線。
14.如權(quán)利要求13所述的相隨機存取存儲器，其中所述地線被每個存取晶體管的源極區(qū)共享。
15.如權(quán)利要求7所述的相隨機存取存儲器，其中所述多個存取晶體管共享源極區(qū)。
16.如權(quán)利要求7所述的相隨機存取存儲器，其中所述可變相薄膜通過由每個存取晶體管的漏極區(qū)共享的位線觸點二連接到所述位線。
17.一種具有以多個組成面積排列的存儲器單元陣列的相隨機存取存儲器，每個所述組成面積包括以第一方向延伸的第一導線；以第二方向延伸的多個第二導線；電連接到所述第一導線的多個可變相薄膜；和電連接到所述多個可變相薄膜的半導體區(qū)，其中所述多個可變相薄膜的至少一個可變相薄膜電連接到相鄰組成面積的相鄰半導體區(qū)。
18.如權(quán)利要求17所述的相隨機存取存儲器，還包括多個位線觸點，所述多個可變相薄膜通過所述位線觸點連接到所述半導體區(qū)，其中所述多個位線觸點的至少一個位線觸點將所述至少一個可變相薄膜連接到所述相鄰半導體區(qū)。
19.如權(quán)利要求17所述的相隨機存取存儲器，還包括第三導線，其中至少一個第三導線和所述多個第二導線扭絞。
20.如權(quán)利要求19所述的相隨機存取存儲器，其中所述第一導線是位線，所述多個第二導線中的每一個是字線，并且所述第三導線是地線。
全文摘要
一種包括多個存取晶體管和由多個存取晶體管共享的可變相薄膜的相隨機存取存儲器，每個存取晶體管包括漏極區(qū)?？勺兿啾∧ねㄟ^第一電極連接到位線，并且通過多個第二電極中的至少一個連接到每個對應(yīng)的漏極區(qū)。
文檔編號H01L45/00GK1574092SQ20041004655
公開日2005年2月2日 申請日期2004年6月2日 優(yōu)先權(quán)日2003年6月4日
發(fā)明者吳泂錄, 趙栢衡, 金杜應(yīng), 趙佑榮 申請人:三星電子株式會社