專利名稱：三維安裝半導(dǎo)體組件及三維安裝半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在布線基板上沿垂直方向?qū)⒍鄠€半導(dǎo)體芯片疊層多層的三維安裝半導(dǎo)體組件，特別是改進了冷卻結(jié)構(gòu)的三維安裝半導(dǎo)體組件。另外還涉及裝載三維安裝半導(dǎo)體組件的三維安裝半導(dǎo)體裝置(SYSTEM)。
背景技術(shù)：
如圖9A～圖9C所示，在以往的疊層型三維安裝半導(dǎo)體組件中，對裝置進行冷卻時，采取與散熱器或散熱管等連接而間接進行冷卻、或沉浸在液體中直接冷卻全體的結(jié)構(gòu)。
圖9A是大小芯片疊層型的剖面圖，圖9B是TCP(載帶封裝)疊層型的剖面圖，圖9C是芯片疊層型的剖面圖。圖中的601表示安裝基板，602表示連接基板(interposer)，603、604表示半導(dǎo)體芯片，605表示鍵合線，606表示密封樹脂，607表示散熱器，611表示TCP，613表示引出線，614表示散熱管，621表示半導(dǎo)體芯片，622表示密封樹脂，623表示通路壁。
可是，在這種冷卻結(jié)構(gòu)中存在如下的問題。即，在如圖9A、9B所示的利用熱傳導(dǎo)的間接的冷卻結(jié)構(gòu)中，若要冷卻位于疊層的半導(dǎo)體芯片的內(nèi)層的芯片，則必須經(jīng)過上面、下面的芯片進行冷卻。此時，隨著功耗的增大，冷卻將難以進行，內(nèi)層的芯片會異常發(fā)熱。另外，即便是如圖9C所示的將半導(dǎo)體組件沉浸在液體里的方法，也由于與液體接觸的面只限于側(cè)面面積，因此冷卻仍然難以進行。
尤其是芯片疊層型的組件，在結(jié)構(gòu)上具有“雖然組件的發(fā)熱密度伴隨芯片疊層數(shù)量的增大而上升，但冷卻表面積卻沒有增大”的熱設(shè)計上的缺點，由于器件的高功耗化，冷卻越來越難以進行。
另外，作為另一個以往的例子，有人公布了如圖10A、圖10B所示的以高效率冷卻為目的的利用具有微米級通道結(jié)構(gòu)(微通道)的散熱片的方法(例如參見IEEE ELECTRON DEVICE LETTERS，VOL.EDL-2，No.5，p126-129，MAY1981)。圖中的701表示半導(dǎo)體芯片，702表示連接用凸點，704表示蓋板，705表示微通道加工部。可是，實現(xiàn)這種結(jié)構(gòu)，需要對半導(dǎo)體芯片背面等進行復(fù)雜的微細加工，因而使制造工序變得繁雜化，從而導(dǎo)致了半導(dǎo)體組件整體的成本上升。
如上所述，在以往的在布線基板上沿垂直方向?qū)⒍鄠€半導(dǎo)體芯片疊層多層的三維安裝半導(dǎo)體組件中，隨著芯片疊層數(shù)量的增大，冷卻效率降低，特別是難以對內(nèi)層的半導(dǎo)體芯片進行充分的冷卻。另外，利用微通道冷卻需要復(fù)雜的微細加工，由此會導(dǎo)致制造工序的繁雜化及制造成本的上升。

發(fā)明內(nèi)容
本發(fā)明第一觀點的半導(dǎo)體組件具備具有第一主面的布線基板；疊層在上述第一主面上的多個半導(dǎo)體芯片，其中，多個上述半導(dǎo)體芯片具有基體部分和連接突點，多個上述基體部分和上述布線基板中相對的兩個相互離開，多個上述連接突點將多個上述半導(dǎo)體芯片和上述布線基板中相對的兩個電連接；以及密封多個上述連接突點的絕緣性的多個密封部件，其中，多個上述密封部件充填多個上述基體部分和上述布線基板中相對的兩個之間，且多個上述密封部件具有貫穿上述密封部件的空洞部。
本發(fā)明第二觀點的半導(dǎo)體組件具備具有第一主面的布線基板；疊層在上述第一主面上的多個半導(dǎo)體芯片，其中，多個上述半導(dǎo)體芯片具有基體部分和連接突點，多個上述基體部分和上述布線基板中相對的兩個相互離開，多個上述連接突點將多個上述半導(dǎo)體芯片和上述布線基板中相對的兩個電連接，多個上述連接凸點在沿上述第一主面的面內(nèi)相連而形成通路；以及以不掩埋上述通路的方式密封多個上述連接突點的絕緣性的多個密封部件。


圖1A是表示實施例1的三維安裝半導(dǎo)體組件概略結(jié)構(gòu)的側(cè)剖面圖；圖1B是沿圖1A的IB-IB的剖面圖；圖2是示意地表示將導(dǎo)管連接在實施例1的三維安裝半導(dǎo)體組件上的狀態(tài)的剖面圖；圖3A、圖3B、圖3C是順序表示實施例1的三維安裝半導(dǎo)體組件的制造工序的圖；圖4A、圖4B、圖4C是順序表示實施例1的三維安裝半導(dǎo)體組件的制造工序的圖；圖5是用于說明實施例1的效果的圖；圖6A是表示實施例2的三維安裝半導(dǎo)體組件概略結(jié)構(gòu)的剖面圖；圖6B是沿圖6A的VIB-VIB的剖面圖；圖7是示意地表示將導(dǎo)管連接在實施例2的三維安裝半導(dǎo)體組件上的狀態(tài)的剖面圖；圖8A、圖8B、圖8C、圖8D、圖8E、圖8F是用于說明實施例3的圖，是表示形成在芯片之間的通路的形態(tài)的剖面圖；圖9A、圖9B、圖9C是表示以往的三維安裝半導(dǎo)體組件概略結(jié)構(gòu)的剖面圖；圖10A、圖10B是以往微通道冷卻結(jié)構(gòu)例的立體圖；圖11A是表示實施例4的三維安裝半導(dǎo)體組件局部概略結(jié)構(gòu)的側(cè)剖面圖；圖11B、圖11C、圖11D是沿圖11A的XIB-XIB線的剖面圖；圖12是表示使用多個實施例1的三維安裝半導(dǎo)體組件的三維安裝半導(dǎo)體裝置的立體圖；圖13是表示使用多個實施例2的三維安裝半導(dǎo)體組件的三維安裝半導(dǎo)體裝置的立體圖。
具體實施例方式
下面根據(jù)圖示的實施例說明本發(fā)明。
實施例1圖1A、圖1B是用于說明本發(fā)明實施例1的三維安裝半導(dǎo)體組件1的概略結(jié)構(gòu)的圖，圖1A是側(cè)剖面圖，圖1B是圖1A的IB-IB剖面圖。
在由硅或有機物構(gòu)成的連接基板(布線基板)101上，多個半導(dǎo)體芯片102沿垂直方向疊層多層(圖中為4層)。半導(dǎo)體芯片102的下表面或上下表面具有連接用凸點103，相鄰的芯片102之間以及最下層的芯片102與基板101之間通過凸點103電連接。
在各半導(dǎo)體芯片102中，連接用凸點103設(shè)置在靠近芯片102的相對的兩個邊(紙面左右方向的兩個邊)的端部的部位。在存在于芯片之間及芯片與基板之間的間隙處，連接用凸點103被環(huán)氧樹脂等非導(dǎo)電性密封樹脂104密封。另一方面，在密封部分以外的芯片之間及芯片與基板之間，以露出芯片背面或表面的形式形成從上述兩個邊以外的一邊(紙面表面方向的邊)貫穿與其相對的一邊(紙面背面方向的邊)的空隙(＝通路)105。
另外，在如上述那樣疊層的多個半導(dǎo)體芯片102的側(cè)面設(shè)置通路連接用套107。該套107將半導(dǎo)體芯片102的形成凸點103的兩個邊側(cè)堵住，在另外的兩個邊設(shè)置與所有通路105連接的開口。并且，該開口與后述的導(dǎo)管連接，能夠?qū)⒗鋮s媒質(zhì)導(dǎo)入到所有通路105內(nèi)。另外，該套107可以用與密封樹脂104相同的環(huán)氧樹脂形成。
連接基板101裝載在安裝用基板109上，基板101與基板109通過基板連接用端子108電連接。
圖2是示意地表示將導(dǎo)管(冷卻媒質(zhì)供給配管)連接在上述三維安裝半導(dǎo)體組件上的狀態(tài)的剖面圖。另外，圖2的半導(dǎo)體組件是從圖1的狀態(tài)旋轉(zhuǎn)90度后的狀態(tài)。導(dǎo)管111、112與套107連接，冷卻用液體例如水從導(dǎo)管111導(dǎo)入，通過半導(dǎo)體組件內(nèi)的通路105，并通過導(dǎo)管112排出。
在此，連接用凸點103的間距與高度都小于1mm(幾μm～幾百μm)，例如為20μm間距、10μm高度，所以通路105是微米級的非常微小的間隙。
由于是這種結(jié)構(gòu)，所以從導(dǎo)管111導(dǎo)入的液體可以在芯片疊層部被分配到存在于各芯片上下的通路105而并行地流動，冷卻芯片。而且，人們知道，微米級的通路一般稱為“微通道”，具有與通常無法相比的非常大的熱傳導(dǎo)特性，而作為微米級的微小間隙的通路105具有實現(xiàn)該微通道級的高的冷卻性能的特性。
另外，如圖12所示，可以在安裝用基板109上設(shè)置多個圖2所示的結(jié)構(gòu)，并將導(dǎo)管連接在各半導(dǎo)體組件上，構(gòu)成三維安裝半導(dǎo)體裝置。在安裝用基板109上安裝本實施例的半導(dǎo)體組件1以外的各種半導(dǎo)體器件110，這些半導(dǎo)體器件110構(gòu)成半導(dǎo)體裝置的一部分。導(dǎo)管111、112的一端與冷卻媒質(zhì)的供給單元(圖中未示)連接，另一端與例如冷卻板或冷卻翼片等冷卻系統(tǒng)的裝置連接。
本發(fā)明者們經(jīng)過實驗證實，通路105的高度在300μm以內(nèi)，就能實現(xiàn)所謂的“微通道冷卻”級的高效率的冷卻，若根據(jù)用途或連接凸點的尺寸而設(shè)置成100μm以內(nèi)、甚至50μm以內(nèi)，則可以獲得進一步小型化且效率非常高的冷卻性能。
另外，在將多個三維安裝半導(dǎo)體組件裝載在安裝用基板109上的三維半導(dǎo)體裝置中，用導(dǎo)管將多個組件串聯(lián)連接，用同一線路進行冷卻，也獲得了充分的冷卻效果。此時與對各組件分別進行冷卻時相比，可以減少設(shè)置在安裝用基板109上的導(dǎo)管的數(shù)量。
下面，參照圖3A～圖3C及圖4A～圖4C說明本實施例的三維半導(dǎo)體組件的制造方法。
首先，如圖3A所示，準(zhǔn)備帶有凸點的半導(dǎo)體芯片102。如前所述，凸點103形成在靠近半導(dǎo)體芯片的相對的兩個邊的端部的部位。
其次，如圖3B所示，利用涂布用注射器121在半導(dǎo)體芯片102上涂布液體狀的密封樹脂104，對連接用凸點103進行樹脂密封。此時，樹脂104未固化。
其次，如圖3C所示，疊層對象側(cè)的連接基板101或別的半導(dǎo)體芯片102的背面上的連接用凸點103與翻過來的上述半導(dǎo)體芯片102，按壓著未固化的樹脂104進行凸點接合。在該凸點接合的前后，利用加熱臺或接合用器具123進行加熱，使密封主脂104固化，在半導(dǎo)體芯片之間形成通路105。
重復(fù)上述一系列的操作，做成如圖4A所示的半導(dǎo)體芯片之間具有多個通路105的疊層組件。將其安裝在安裝用基板109上。
其次，如圖4B所示，利用導(dǎo)管連接用樹脂128將能夠使流體流過的流體用導(dǎo)管111、112接合在疊層組件的側(cè)面。若從外部通過流體用導(dǎo)管111供給水等液體或空氣、惰性氣體等氣體，這些流體就在多個通路105中流動，高效率地冷卻在半導(dǎo)體芯片102中產(chǎn)生的熱。
圖4C是從正面看圖4B的圖，在該圖中，導(dǎo)管的形狀接近長方形。另外，作為將流體用導(dǎo)管111連接在疊層組件上的方式，可以考慮各種結(jié)構(gòu)，只要是多個通路105全部流過流體的方式，則無論導(dǎo)管的方向和大小如何都可以。
圖5是為了顯示本實施例的效果，而對產(chǎn)生1W的熱的疊層了10層一邊為10mm的芯片(10mm見方芯片)的組件提供熱傳導(dǎo)率為1000W/m2·K的冷卻時的組件溫度上升的概算情況。如圖所示，實施例的發(fā)熱密度為104W/m2(各層)，是以往例105W/m2的1/10。若對此進行熱傳導(dǎo)率為1000W/m2·K的冷卻，此時的溫度上升可簡單計算成，以往例為100度時實施例為10度。因此，利用實施例的結(jié)構(gòu)，可以將溫度上升降至1/10。
如此，可以說本實施例的結(jié)構(gòu)是，即使組件的發(fā)熱密度伴隨疊層數(shù)量的增大而增加，也可以在結(jié)構(gòu)上沒有大的改變的情況下容易地應(yīng)對冷卻的結(jié)構(gòu)。
另外，在圖9C所示的以往結(jié)構(gòu)中，由于去除了芯片之間的密封樹脂，所以能夠在芯片之間形成通路而進行高效率的冷卻。但是，此時半導(dǎo)體芯片的連接用突點露出，在液體中進行冷卻時凸點連接部會發(fā)生化學(xué)腐蝕等問題，連接可靠性降低。另外，由于連接基板和半導(dǎo)體芯片的熱膨脹之差而在連接凸點部產(chǎn)生的不適配應(yīng)力很有可能會導(dǎo)致凸點的接合不良。
在本實施例中，由于連接用凸點被樹脂密封，所以不會發(fā)生凸點連接部的化學(xué)腐蝕等問題。另外，由于連接基板和半導(dǎo)體芯片的熱膨脹之差而在連接凸點部產(chǎn)生的不適配應(yīng)力會因為密封樹脂的存在而得到緩解，所以還能夠抑制因熱疲勞等而產(chǎn)生的凸點的接合不良。
另外，在圖9C所示的以往結(jié)構(gòu)中，不能按規(guī)定方向引導(dǎo)在芯片之間的間隙流動的流體的通路。因此，在裝載這種以往結(jié)構(gòu)的組件的裝置的冷卻中，結(jié)構(gòu)會受到限制，不得不顯著地降低自由度。與此相比，在本實施例中，由于可以根據(jù)裝載本實施例組件的裝置形成任意方向、任意形態(tài)的通路，所以能夠與裝置側(cè)的冷卻器自由地匹配，使裝置側(cè)的自由度顯著地上升。另外，可以只在半導(dǎo)體芯片的主要的發(fā)熱部位形成通路，因此能夠制造非常小型化且高效率的冷卻裝置。
如上所述，按照本實施例，在將多個半導(dǎo)體芯片102垂直地疊層在一塊連接基板101上，并將相鄰的上下芯片之間及最下層芯片與基板之間相互電連接的結(jié)構(gòu)的三維疊層的組件中，利用存在的微米級的微小間隙，在不對半導(dǎo)體芯片102進行特殊加工的情況下能夠?qū)崿F(xiàn)微通道冷卻的高效率冷卻結(jié)構(gòu)。
另外，由于只將芯片疊層部的間隙用作冷卻空間，所以不需要設(shè)置大型的散熱片等冷卻器，從而可以實現(xiàn)大幅度削減安裝空間的小型化且高效率的冷卻結(jié)構(gòu)。另外，從外部只設(shè)置一個流體用導(dǎo)管，就可以使所有的冷卻保持著均等的效率同時進行。另外，由于只利用芯片疊層部的間隙的除電連接部以外的部分進行冷卻，所以不會像在液體中進行的沉浸冷卻那樣發(fā)生化學(xué)腐蝕等問題，能夠進行連接可靠性高的冷卻。
實施例2圖6A、圖6B是用于說明本發(fā)明實施例2的三維安裝半導(dǎo)體組件2的概略結(jié)構(gòu)的圖，圖6A是側(cè)剖面圖，圖6B是圖6A的VIB-VIB剖面圖。另外，圖6A及圖6B中的201～209分別對應(yīng)于圖1A及圖1B中的101～109。
在前面說明的實施例1中，半導(dǎo)體芯片102與基板連接用端子108分別安裝在連接基板101的相對的面上(面向上結(jié)構(gòu))。與此相對，在本實施例中，半導(dǎo)體芯片202與基板連接用端子208安裝在連接基板201上的同一面上(面向下結(jié)構(gòu))。
即，多個半導(dǎo)體芯片202疊層在連接基板201的下表面中央部，相鄰的芯片202之間以及最上層的芯片202與基板201之間通過凸點203電連接。在連接基板201的下表面周邊部設(shè)置多個基板連接用端子208，連接基板201通過這些端子208安裝在安裝用基板209上，且與其電連接。
在連接基板201與安裝用基板209之間，以密封連接用端子208的方式設(shè)置導(dǎo)管連接用樹脂207。另外，在導(dǎo)管連接用樹脂207的與紙面不同且平行于圖面的面上設(shè)置與通路205連通的開口。并且，如圖7所示，導(dǎo)管連接用樹脂207的開口與導(dǎo)管211、212連接，冷卻流體從導(dǎo)管211導(dǎo)入，該冷卻流體通過組件內(nèi)所有通路205，從導(dǎo)管212排出。
另外，如圖13所示，與實施例1一樣，可以在安裝用基板209上設(shè)置多個圖7所示的結(jié)構(gòu)，構(gòu)成三維安裝半導(dǎo)體裝置。半導(dǎo)體器件210與半導(dǎo)體器件110對應(yīng)。
本實施例也與前述的實施例1一樣，從導(dǎo)管211導(dǎo)入的液體在芯片疊層部被分配到存在于各芯片上下的通路205而并行地流動，液體流入微米級的非常微小的間隙。因此，能夠顯示遠遠超過通常的液冷的熱傳導(dǎo)特性，進行高效率的芯片冷卻。因此，能夠獲得與實施例1同樣的效果。
實施例3其次，作為本發(fā)明的實施例3，說明在芯片之間形成的各種通路的形態(tài)。
圖8A～圖8F是表示在芯片之間形成的各種通路的形態(tài)的實施例。圖8A、圖8C、圖8E表示水平方向的剖面，圖8B、圖8D、圖8F分別表示沿圖8A、圖8C、圖8E的VIIIB-VIIIB線、VIIID-VIIID線、VIIIF-VIIIF線的剖面圖。另外，圖8A～圖8F中的302～305分別與圖1A及圖1B中的101～105對應(yīng)。
圖8A及圖8B是設(shè)置兩條通路的情況，由此可以應(yīng)對焊盤數(shù)量(凸點數(shù)量)的進一步增加。另外，可以期待由于條數(shù)增加而使通路徑微細化而帶來的冷卻特性的上升，或由于通路的分散化而帶來的自由度的飛躍提高。
圖8C及圖8D是將凸點集中在中央部的情況，由此可以有效地應(yīng)對靠近外周的部位存在發(fā)熱點的情況。另外，此時，對芯片外側(cè)進行樹脂密封，形成兩條通路。
圖8E及圖8F是以在S字上彎曲地穿過芯片全體的方式配置通路305并進行冷卻的情況。這樣，可以對應(yīng)于各種焊盤(凸點)配置，通過在有限的區(qū)域調(diào)節(jié)樹脂密封，自由地設(shè)置通路，對芯片內(nèi)發(fā)熱區(qū)域不同的各種器件進行高效率的冷卻。
實施例4其次，作為本發(fā)明的實施例4，說明芯片之間的結(jié)構(gòu)的附加結(jié)構(gòu)。實施例4附加在實施例1～實施例3上使用。
圖11A～圖11D表示芯片之間的結(jié)構(gòu)的附加結(jié)構(gòu)。圖11A表示芯片之間的水平方向的剖面，圖11B～圖11D表示沿圖11A的VIB-VIB線的剖面圖。另外，圖11A～圖11D中的402～405分別與圖1A及圖1B中的101～105對應(yīng)。
如圖11A～圖11D所示，在通路405內(nèi)的半導(dǎo)體芯片402的表面上或背面上、或表面及背面上，設(shè)置不是用于芯片之間的電連接的多個偽凸點406。
偽凸點406在圖11A所示的剖面中例如配置成點陣狀。圖11B表示只在兩個半導(dǎo)體芯片的相對的兩個面的一方設(shè)置偽凸點的情況。
圖11C表示在相對的兩個面都設(shè)置偽凸點406的情況。兩個之中的一個面上的偽凸點406以不與另一個面上的偽凸點406接觸的方式配置。即，與一個面上的沒有設(shè)置偽凸點406的部分對應(yīng)地設(shè)置另一個面上的偽凸點406。
圖11D與圖11C一樣，表示在相對的兩個面上都設(shè)置偽凸點406的情況。圖11D的結(jié)構(gòu)與圖11C不同，兩個面上的偽凸點406以相互相對的方式配置，這些相對的偽凸點406之間接觸。
按照圖11A～圖11D所示的結(jié)構(gòu)，由于偽凸點406的冷卻翼片效果，與沒有設(shè)置偽凸點406的情況相比，可以進一步促進通過通路405的流體的冷卻效果。因此能夠?qū)崿F(xiàn)更高的冷卻效果。另外，偽凸點406與連接用凸點403不同，沒有被非導(dǎo)電性材料密封，但是由于偽凸點406沒有構(gòu)成電回路，所以不會有因腐蝕而引起斷線等的問題。另外，通過將金等具有耐腐蝕性的材料用于偽凸點，可以容易地增加偽凸點自身的壽命，由此可以在耐環(huán)境性方面實現(xiàn)優(yōu)良的可靠性。
變形例另外，本發(fā)明并不限定于上述各實施例。在以上說明的實施例中，以從芯片的一邊穿過相對的一邊的方式設(shè)置通路，但也可以是返回同一邊并穿過的結(jié)構(gòu)、或穿過相鄰的邊的結(jié)構(gòu)。對于芯片疊層來說，使用4層以外的疊層數(shù)也不會損壞任何本發(fā)明的效果，這是不言而喻的。
另外，在實施例中，在所有芯片之間及芯片與基板之間形成通路，但不限于此，也可以在芯片之間及芯片與基板之間的局部形成通路。另外，冷卻媒質(zhì)不限于水，可以使用有機溶煤，另外，不限于液體，可以使用空氣或惰性氣體等氣體。
另外，在不脫離本發(fā)明的要旨的范圍內(nèi)，可以進行各種變形之后實施。
如上所述，按照本發(fā)明的各實施例，在對疊層的半導(dǎo)體芯片進行樹脂密封時，不是對芯片與芯片之間或芯片與基板之間的全體充填密封樹脂，而是只對半導(dǎo)體芯片的連接用凸點部分進行樹脂密封，由此，在芯片與芯片之間及芯片與基板之間的沒有凸點的位置形成空洞。在此，預(yù)先最合適地設(shè)定設(shè)置在半導(dǎo)體芯片上的連接用凸點的位置，利用在芯片與芯片之間及芯片與基板之間形成的空洞部，可以形成例如從芯片的一邊到另一邊的連續(xù)的通路。然后，使冷卻媒質(zhì)流過這些通路，使所有半導(dǎo)體芯片與冷卻媒質(zhì)直接接觸而得到冷卻。因此，即使是內(nèi)層的半導(dǎo)體芯片也能夠得到充分的冷卻。
另外，連接用凸點對半導(dǎo)體芯片來說是必不可少的，在本發(fā)明的實施例中，只要根據(jù)欲在芯片與芯片之間及芯片與基板之間形成的通路，設(shè)定連接用凸點的形成位置即可。因此，不必為了形成微通道而在芯片背面進行復(fù)雜的微細加工，從而可以抑制制造工序的繁雜化及制造成本的上升。
按照以上所述的本發(fā)明的實施例，在將多個半導(dǎo)體芯片疊層在布線基板上的三維安裝半導(dǎo)體組件中，利用用于密封芯片與芯片之間及芯片與基板之間的連接用凸點的密封樹脂形成通路，在不進行用于微通道冷卻的復(fù)雜的加工的情況下，即使芯片疊層數(shù)量增加也可以進行高效率的冷卻，且可以充分地冷卻內(nèi)層的半導(dǎo)體芯片。
對本領(lǐng)域的技術(shù)人員來說，額外的優(yōu)點和變更是顯而易見的。因此，本發(fā)明在其更寬范圍內(nèi)并不限于這里所示出的具體細節(jié)和代表性實施例。因此，只要不脫離所附技術(shù)方案和其等同替換所限定的總的發(fā)明構(gòu)思和精神的范圍，就可以進行各種變更。
權(quán)利要求
1.一種半導(dǎo)體組件，具備具有第一主面的布線基板；疊層在上述第一主面上的多個半導(dǎo)體芯片，其中，多個上述半導(dǎo)體芯片具有基體部分和連接突點，多個上述基體部分和上述布線基板中相對的兩個相互離開，多個上述連接突點將多個上述半導(dǎo)體芯片和上述布線基板中相對的兩個電連接；以及密封多個上述連接突點的絕緣性的多個密封部件，其中，多個上述密封部件充填多個上述基體部分和上述布線基板中相對的兩個之間，且多個上述密封部件具有貫穿上述密封部件的空洞部。
2.如權(quán)利要求1所述的組件，其中，多個上述空洞部從沿上述第一主面的面內(nèi)的限定上述多個半導(dǎo)體芯片中一個形狀的多個邊中的第一邊到達包括上述第一邊的另一邊。
3.如權(quán)利要求1所述的組件，其中，多個上述連接凸點與多個上述空洞部的沿上述第一主面的面內(nèi)的所需形狀相對應(yīng)地形成在應(yīng)成為多個上述空洞部的側(cè)壁的位置上。
4.如權(quán)利要求1所述的組件，其中，多個上述半導(dǎo)體芯片中之一的第一半導(dǎo)體芯片的沿上述第一主面的第一面內(nèi)的形狀為方形；多個上述連接凸點沿上述第一半導(dǎo)體芯片的上述第一面內(nèi)的相對的一對邊形成；多個上述空洞部經(jīng)由上述第一半導(dǎo)體芯片的上述第一面內(nèi)的剩余的一對邊。
5.如權(quán)利要求1所述的組件，其中，多個上述空洞部的端部與導(dǎo)管連接，且從上述導(dǎo)管同時向多個上述空洞部供給冷卻媒質(zhì)。
6.如權(quán)利要求1所述的組件，其中，還具備設(shè)置在與上述第一主面相反的第二主面上、且將與上述第二主面面對的安裝基板和上述布線基板電連接的基板連接端子。
7.如權(quán)利要求1所述的組件，其中，還具備設(shè)置在上述第一主面上、且將與上述第一主面面對的安裝基板和上述布線基板電連接的基板連接端子。
8.如權(quán)利要求1所述的組件，其中，在多個上述空洞部流過水或有機溶媒。
9.如權(quán)利要求1所述的組件，其中，在多個上述空洞部流過空氣或惰性氣體。
10.如權(quán)利要求1所述的組件，其中，還具備設(shè)置在多個上述半導(dǎo)體芯片之一的第一半導(dǎo)體芯片上的上述空洞部內(nèi)、且與上述第一半導(dǎo)體芯片內(nèi)部沒有電連接的多個第一偽凸點。
11.如權(quán)利要求10所述的組件，其中，還具備設(shè)置在多個上述半導(dǎo)體芯片中的與上述第一半導(dǎo)體芯片面對的一個第二半導(dǎo)體芯片上、且設(shè)置在沿上述第一主面的面內(nèi)的沒有設(shè)置多個上述第一偽凸點的位置上，并且與上述第二半導(dǎo)體芯片的內(nèi)部沒有電連接的多個第二偽凸點。
12.如權(quán)利要求10所述的組件，其中，還具備設(shè)置在多個上述半導(dǎo)體芯片中的與上述第一半導(dǎo)體芯片面對的一個第二半導(dǎo)體芯片上、且設(shè)置在沿上述第一主面的面內(nèi)的與多個上述第一偽凸點相同的位置上，且與多個上述第一偽凸點的對應(yīng)的一個接觸，并且與上述第二半導(dǎo)體芯片的內(nèi)部電獨立的多個第二偽凸點。
13.一種半導(dǎo)體裝置，具備裝載多個權(quán)利要求1所述的半導(dǎo)體組件的安裝基板、和連接在多個上述半導(dǎo)體組件上的冷卻媒質(zhì)供給配管。
14.一種半導(dǎo)體組件，具備具有第一主面的布線基板；疊層在上述第一主面上的多個半導(dǎo)體芯片，其中，多個上述半導(dǎo)體芯片具有基體部分和連接突點，多個上述基體部分和上述布線基板中相對的兩個相互離開，多個上述連接突點將多個上述半導(dǎo)體芯片和上述布線基板中相對的兩個電連接，多個上述連接凸點在沿上述第一主面的第一面內(nèi)相連而形成通路；以及以不掩埋上述通路的方式密封多個上述連接突點的絕緣性的多個密封部件。
15.如權(quán)利要求14所述的組件，其中，多個上述通路從上述第一面內(nèi)的限定上述多個半導(dǎo)體芯片的一個形狀的多個邊中的第一邊到達包括上述第一邊的另一邊，。
16.如權(quán)利要求14所述的組件，其中，多個上述半導(dǎo)體芯片中之一的第一半導(dǎo)體芯片的上述第一面內(nèi)的形狀為方形；多個上述連接凸點沿上述第一半導(dǎo)體芯片的上述第一面內(nèi)的相對的一對邊形成；多個上述通路經(jīng)由上述第一半導(dǎo)體芯片的上述第一面內(nèi)的剩余的一對邊。
17.如權(quán)利要求14所述的組件，其中，還具備設(shè)置在與上述第一主面相反的第二主面上、且將與上述第二主面面對的安裝基板和上述布線基板電連接的基板連接端子。
18.如權(quán)利要求14所述的組件，其中，還具備設(shè)置在上述第一主面上、且將與上述第一主面面對的安裝基板和上述布線基板電連接的基板連接端子。
19.如權(quán)利要求14所述的組件，其中，還具備設(shè)置在多個上述半導(dǎo)體芯片之一的第一半導(dǎo)體芯片上的上述通路內(nèi)、且與上述第一半導(dǎo)體芯片的內(nèi)部電獨立的多個偽凸點。
20.一種半導(dǎo)體裝置，具備裝載多個權(quán)利要求14所述的半導(dǎo)體組件的安裝基板、和連接在多個上述半導(dǎo)體組件上的冷卻媒質(zhì)供給配管。
全文摘要
提供一種三維安裝半導(dǎo)體組件。在布線基板的第一主面上疊層多個半導(dǎo)體芯片。多個半導(dǎo)體芯片具有基體部分和連接凸點。多個基體部分及布線基板中的相對的兩個相互離開。多個連接凸點將多個半導(dǎo)體芯片及布線基板中的相對的兩個電連接。絕緣性的多個密封部件密封多個連接凸點，并充填多個基體部分及布線基板中的相對的兩個之間。多個密封部件具有貫穿密封部件的空洞部。
文檔編號H01L25/065GK1574344SQ20041004811
公開日2005年2月2日 申請日期2004年6月11日 優(yōu)先權(quán)日2003年6月12日
發(fā)明者山地泰弘 申請人:株式會社東芝