專(zhuān)利名稱(chēng)：用于提高mos性能的引入柵極的應(yīng)變的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及電路器件和電路器件的制造和結(jié)構(gòu)。
背景技術(shù)：
提高襯底上的電路器件(例如，半導(dǎo)體(例如硅)襯底上的集成電路(IC)晶體管、電阻器、電容器等)的性能常常是在這些器件的設(shè)計(jì)、制造和操作過(guò)程中所要考慮的主要因素。例如，在例如那些在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)中所使用的金屬氧化物半導(dǎo)體(MOS)晶體管半導(dǎo)體器件的設(shè)計(jì)和制造或者形成過(guò)程中，人們常常希望提高在N型MOS器件(NMOS)溝道中電子的移動(dòng)和提高在P型MOS器件(PMOS)溝道中正電荷空穴的移動(dòng)。
美國(guó)專(zhuān)利No.6,335,233公開(kāi)了被注入半導(dǎo)體襯底之中以形成阱區(qū)的第一導(dǎo)電雜質(zhì)離子，其中柵電極被形成在所述阱區(qū)之上。第一非導(dǎo)電雜質(zhì)在柵電極的兩側(cè)被注入到阱區(qū)中，以控制其中的襯底缺陷并形成至第一深度的沉淀區(qū)。第二導(dǎo)電雜質(zhì)離子在柵電極的兩側(cè)被注入到阱區(qū)，以使源/漏區(qū)被形成至第二深度，其中所述第二深度比第一深度相對(duì)更淺。第二非導(dǎo)電雜質(zhì)被注入到源/漏區(qū)，以控制其中的襯底缺陷并形成第二沉淀區(qū)。
美國(guó)專(zhuān)利No.6,365,472公開(kāi)了一種半導(dǎo)體器件，所述半導(dǎo)體器件包括輕度摻雜漏極(LDD)結(jié)構(gòu)的MOS晶體管，其中由于在柵電極的側(cè)壁邊緣的離子注入所形成的缺陷被抑制。為了進(jìn)行用于形成MOS晶體管的源和漏區(qū)域的離子注入，利用作為掩模被提供給柵電極的第一和第二側(cè)壁來(lái)注入雜質(zhì)離子，并隨后在去除位于摻雜有高濃度的雜質(zhì)離子的源漏區(qū)域附近的第二側(cè)壁之后，進(jìn)行用于雜質(zhì)活化的熱處理。通過(guò)在熱處理之前去除第二側(cè)壁，減小了施加到處于非晶態(tài)的高濃度雜質(zhì)摻雜區(qū)域的邊緣的應(yīng)力。
美國(guó)專(zhuān)利No.6,455,364公開(kāi)了一種用于制造半導(dǎo)體器件的方法，在所述半導(dǎo)體器件中，具有第一導(dǎo)電類(lèi)型的集電極(collector)層被形成在夾在器件隔離物中間的半導(dǎo)體襯底區(qū)域中。形成穿過(guò)沉積在半導(dǎo)體襯底上的第一絕緣層的集電極開(kāi)口，使得集電極開(kāi)口的范圍覆蓋集電極層和器件隔離的一部分。作為外部基極(extemal base)的具有第二導(dǎo)電類(lèi)型的半導(dǎo)體層被形成在位于集電極開(kāi)口內(nèi)部的半導(dǎo)體襯底部分上，同時(shí)具有與外部基極相同導(dǎo)電類(lèi)型的結(jié)漏電流防止層被形成在半導(dǎo)體襯底中。
美國(guó)專(zhuān)利No.6,455,871公開(kāi)了一種利用金屬氧化物膜制造SiGe器件的方法。該發(fā)明公開(kāi)了通過(guò)低溫工藝在硅襯底上生長(zhǎng)硅緩沖層和SiGe緩沖層，使得由從硅襯底施加到外延層的晶格常數(shù)失配所導(dǎo)致的缺陷被限制在通過(guò)低溫工藝所形成的緩沖層中。
美國(guó)專(zhuān)利申請(qǐng)公布No.2002/0140031公開(kāi)了一種絕緣體上的應(yīng)變硅(SOI)結(jié)構(gòu)，及其制造方法，其中，應(yīng)變的硅層直接位于絕緣體層上，這與以前的要求應(yīng)變Si層直接位于應(yīng)變引入(例如，SiGe)層上相反。該方法通常需要在應(yīng)變引入層上形成硅層，以形成多層結(jié)構(gòu)，其中應(yīng)變引入層具有與硅不同的晶格常數(shù)，以使硅層由于與應(yīng)變引入層的晶格失配而發(fā)生應(yīng)變。隨后多層結(jié)構(gòu)被結(jié)合到襯底上，使得絕緣層處在應(yīng)變硅層和襯底之間，并且使得應(yīng)變硅層直接接觸絕緣層。隨后應(yīng)變引入層被去除，以暴露出應(yīng)變硅層的表面，并產(chǎn)生絕緣體上應(yīng)變硅的結(jié)構(gòu)，所述絕緣體上應(yīng)變硅的結(jié)構(gòu)包含襯底、襯底上的絕緣層以及絕緣層上的應(yīng)變硅層。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一方面，提供了一種裝置，所述裝置包括襯底；位于所述襯底上的器件，包括位于所述襯底的表面上方的柵電極；和被沉積在所述柵電極上方的應(yīng)變材料。
根據(jù)本發(fā)明的另一方面，提供了一種裝置，所述裝置包括襯底；位于所述襯底上的器件，所述器件包括位于所述襯底的頂表面上方的柵電極以及位于緊鄰所述柵電極的所述襯底中的第一區(qū)域和第二結(jié)區(qū)域；應(yīng)變材料，所述應(yīng)變材料具有不同于所述柵電極的晶格間距的晶格間距、不同于所述柵電極材料的線性熱膨脹系數(shù)的線性熱膨脹系數(shù)以及固有應(yīng)力中的至少一種；所述應(yīng)變材料被置于所述柵電極的上方。
根據(jù)本發(fā)明的另一方面，提供了一種裝置，所述裝置包括定義出所述裝置的內(nèi)部的襯底；比所述襯底更靠外部的器件，所述器件包括柵電極；和位于比所述器件更靠外部和比所述襯底更靠外部的應(yīng)變層。
本發(fā)明還提供了一種方法，所述方法包括在襯底上形成器件，所述器件包括位于所述襯底的表面上的柵電極；位于緊鄰所述柵電極的所述襯底中的第一結(jié)區(qū)域和第二結(jié)區(qū)域；和將應(yīng)變層沉積在所述柵電極上。


通過(guò)后面的詳細(xì)描述、權(quán)利要求以及附圖，本發(fā)明的各種特征、方面和優(yōu)點(diǎn)將變得更加清楚，在所述附圖中圖1是形成NMOS和PMOS器件的阱、柵極電介質(zhì)和柵電極之后的半導(dǎo)體襯底的一部分的示意性橫截面視圖。
圖2示出了在NMOS和PMOS器件上形成應(yīng)變層之后的半導(dǎo)體襯底。
圖3示出了小晶格間距柵電極和應(yīng)變層。
圖4示出了發(fā)生應(yīng)變的小晶格間距柵電極。
圖5示出了大晶格間距柵電極和應(yīng)變層。
圖6示出了發(fā)生應(yīng)變的大晶格間距柵電極。
圖7是用于形成具有應(yīng)變層被沉積在電極上方的器件的CMOS結(jié)構(gòu)的工藝的流程圖。
具體實(shí)施例方式
圖1是形成NMOS器件和PMOS器件的阱、柵極電介質(zhì)和柵電極之后的半導(dǎo)體襯底的一部分的橫截面視圖。裝置100(舉例來(lái)說(shuō)，例如一個(gè)或者多個(gè)CMOS結(jié)構(gòu))包括具有活性區(qū)或者單元區(qū)域的半導(dǎo)體襯底102(在一個(gè)實(shí)施例中為硅襯底)或者半導(dǎo)體襯底的外延層，其中，隔離區(qū)定義出所述活性區(qū)或者單元區(qū)域，所述隔離區(qū)例如是形成在襯底或者外延層102中的淺溝槽隔離結(jié)構(gòu)110。例如，襯底102可以由單晶硅形成或者生長(zhǎng)，而淺溝槽隔離(STI)結(jié)構(gòu)110可以通過(guò)定義區(qū)域(通過(guò)溝槽刻蝕)并且在溝槽開(kāi)口中生長(zhǎng)或者沉積二氧化硅(SiO2)電介質(zhì)來(lái)形成(舉例來(lái)說(shuō)，例如形成至如圖1所示的高度H111)。在另一個(gè)實(shí)施例中，STI結(jié)構(gòu)110定義出單獨(dú)的晶體管器件(舉例來(lái)說(shuō)，例如CMOS結(jié)構(gòu)的NMOS器件和PMOS器件)的活性區(qū)或者單元區(qū)域。
圖1包括形成在由STI結(jié)構(gòu)110所定義出的單獨(dú)的活性區(qū)或者單元區(qū)域中的P型阱105和N型阱115。例如，P型阱105被形成在襯底102的一個(gè)區(qū)域中，而N型阱115被形成在襯底102的第二區(qū)域中。例如通過(guò)將諸如硼(B)和/或銦(In)之類(lèi)的摻雜劑引入到襯底102中指定給N型器件的區(qū)中，來(lái)形成P型阱105。例如通過(guò)將諸如砷(As)、磷(P)和/或銻(Sb)之類(lèi)的摻雜劑引入到襯底102中指定給P型器件的區(qū)中，來(lái)形成N型阱115。P型阱105和N型阱115可以具有與CMOS電路中的NMOS器件和PMOS器件的功函數(shù)分別相對(duì)應(yīng)的功函數(shù)。
圖1示出了在襯底102的表面136上方形成柵極電介質(zhì)層和柵電極層并且隨后將柵極電介質(zhì)層和/或柵電極層的多余部分圖案化或者去除之后的襯底102。舉例來(lái)說(shuō)，如圖所示，柵極電介質(zhì)120可以是生長(zhǎng)的或者沉積的。通常由熱技術(shù)在襯底102上方生長(zhǎng)的適當(dāng)柵極電介質(zhì)材料的示例是SiO2。應(yīng)該了解，除了SiO2之外，也可以使用諸如氮化硅(Si3N4)、氧化鋁(Al2O3)之類(lèi)的其他柵極電介質(zhì)，來(lái)進(jìn)一步優(yōu)化CMOS晶體管器件。舉例來(lái)說(shuō)，如果需要的話，例如為提高柵極電容，可以使用具有高介電常數(shù)的柵極電介質(zhì)材料。
圖1示出了包括了襯底102的表面上方的柵電極130和132的結(jié)構(gòu)，其中所述柵電極130和132例如被沉積到柵極電介質(zhì)120上。NMOS柵電極130和PMOS柵電極132可以各自都被沉積到例如150埃-2000埃(即，15-200納米(nm))厚度。因此，NMOS柵電極130和PMOS柵電極132的厚度分別都是可伸縮的，并且可以基于與器件性能相關(guān)的集成問(wèn)題進(jìn)行選擇。NMOS柵電極130具有與N型器件的功函數(shù)相對(duì)應(yīng)的功函數(shù)。PMOS柵電極132具有與P型器件的功函數(shù)相對(duì)應(yīng)的功函數(shù)。在另一個(gè)實(shí)施例中，NMOS柵電極130和PMOS柵電極132可以都是通過(guò)化學(xué)氣相沉積(CVD)所沉積的硅，并且隨后例如通過(guò)如上面所述的關(guān)于分別形成N型阱115和P型阱105的N型材料和P型材料的摻雜那樣，進(jìn)行摻雜以分別形成N型和P型材料。例如，NMOS柵電極130可以在相應(yīng)NMOS結(jié)區(qū)域(例如，如圖2中示出的NMOS結(jié)區(qū)域203)被摻雜的同時(shí)被摻雜，并且PMOS柵電極132可以在相應(yīng)PMOS結(jié)區(qū)域(例如，如圖2中示出的PMOS結(jié)區(qū)域204)被摻雜的同時(shí)被摻雜。
圖1還示出了在去除柵極電介質(zhì)120以及NMOS柵電極130和PMOS柵電極132的不需要的部分之后的襯底，其中，例如通過(guò)對(duì)用于NMOS柵電極130和PMOS柵電極132的被定義區(qū)域之上的掩模進(jìn)行圖案化，并且刻蝕掉沒(méi)有被掩模覆蓋的不需要的暴露部分，來(lái)去除所述不需要的部分。舉例來(lái)說(shuō)，可以例如通過(guò)使用諸如等離子刻蝕劑、濺射刻蝕劑和/或氯基的刻蝕化學(xué)品之類(lèi)的傳統(tǒng)技術(shù)進(jìn)行圖案化，來(lái)對(duì)柵極電介質(zhì)120以及一種或者多種類(lèi)型的柵電極材料中的不需要的部分進(jìn)行圖案化，以形成NMOS器件103上方的柵極電介質(zhì)120和NMOS柵電極130，以及形成PMOS器件104上方的柵極電介質(zhì)120和PMOS電極132。在另一個(gè)實(shí)施例中，NMOS柵電極130和PMOS柵電極132可以通過(guò)CVD沉積的并隨后進(jìn)行掩模和刻蝕的多晶硅。
圖2示出了在形成了NMOS器件和PMOS器件的應(yīng)變層和結(jié)區(qū)域之后的圖1的半導(dǎo)體襯底。圖2示出了NMOS應(yīng)變層213和PMOS應(yīng)變層214，所述NMOS應(yīng)變層213和PMOS應(yīng)變層214可以分別由具有與NMOS柵電極130和PMOS柵電極132不同晶格間距的合適材料形成，以使晶體管器件的單獨(dú)的電極和/或溝道區(qū)域發(fā)生應(yīng)變。例如，在一個(gè)實(shí)施例中，NMOS應(yīng)變層213可以通過(guò)將材料外延沉積在NMOS柵電極130上來(lái)形成，其中NMOS應(yīng)變層213具有比NMOS柵電極130大的晶格間距。通過(guò)圖案化和刻蝕所形成的或者所沉積的材料可以形成NMOS應(yīng)變層213。
類(lèi)似地，在一個(gè)實(shí)施例中，PMOS應(yīng)變層214可以通過(guò)將材料外延沉積在PMOS柵電極132上來(lái)形成，其中PMOS應(yīng)變層214具有比PMOS柵電極132小的晶格間距。通過(guò)圖案化和刻蝕所形成的或者所沉積的材料可以形成PMOS應(yīng)變層214?？紤]到了NMOS應(yīng)變層213可以是與PMOS應(yīng)變層214不同的材料。
圖2示出了NMOS結(jié)區(qū)域203和PMOS結(jié)區(qū)域204(例如，也被稱(chēng)為“源漏區(qū)域”或者“擴(kuò)散區(qū)域”)，其中，所述NMOS結(jié)區(qū)域203和PMOS結(jié)區(qū)域204可以通過(guò)結(jié)注入(舉例來(lái)說(shuō)，例如對(duì)于N型結(jié)區(qū)域203注入砷、磷和/或銻，對(duì)于PMOS結(jié)區(qū)域204注入硼和/或銦)來(lái)形成，且可以包括其他相應(yīng)類(lèi)型的末端注入(tip implant)。在一個(gè)實(shí)施例中，可以通過(guò)對(duì)P型阱105的若干部分進(jìn)行摻雜以形成那些結(jié)區(qū)域，來(lái)形成這些NMOS結(jié)區(qū)域203。在另一個(gè)實(shí)施例中，根據(jù)NMOS器件的特性，可以如上面所述的關(guān)于用于形成N型阱115的N型材料的摻雜那樣，通過(guò)對(duì)P型阱105的材料進(jìn)行摻雜以在NMOS結(jié)區(qū)域203中形成N型材料，來(lái)形成NMOS結(jié)區(qū)域203。在另一個(gè)實(shí)施例中，可以通過(guò)對(duì)N型阱115的若干部分進(jìn)行摻雜以形成那些結(jié)區(qū)域，來(lái)形成PMOS結(jié)區(qū)域204。在另一個(gè)實(shí)施例中，根據(jù)PMOS器件的特性，可以如所述的關(guān)于用于形成P型阱105的P型材料的摻雜那樣的摻雜，對(duì)N型阱115的若干部分進(jìn)行摻雜，以在PMOS結(jié)區(qū)域204中形成P型材料。
結(jié)的形成在本領(lǐng)域中是公知的。在一個(gè)實(shí)施例中，可以在沉積應(yīng)變層213和214之前形成結(jié)區(qū)域203和204。在另一個(gè)實(shí)施例中，可以在形成結(jié)區(qū)域203和204之前形成應(yīng)變層213和214。
在另一個(gè)實(shí)施例中，可以按任何適當(dāng)?shù)拇涡?，例如根?jù)所期望的器件的特性，形成NMOS應(yīng)變層213、PMOS應(yīng)變層214、NMOS結(jié)區(qū)域203和/或PMOS結(jié)區(qū)域204。
圖2示出了NMOS溝道494和PMOS溝道492。在一個(gè)實(shí)施例中，通過(guò)使NMOS溝道494處于拉伸應(yīng)變狀態(tài)提高了NMOS溝道494的形成。在另一個(gè)實(shí)施例中，通過(guò)使PMOS溝道492處于壓縮應(yīng)變狀態(tài)提高了PMOS溝道492的性能。在一個(gè)實(shí)施例中，應(yīng)變層213使NMOS柵電極130和NMOS溝道494處于拉伸應(yīng)變狀態(tài)。在另一個(gè)實(shí)施例中，應(yīng)變層214使PMOS柵電極132和PMOS溝道492處于壓縮應(yīng)變狀態(tài)。
圖3示出了應(yīng)變層313和柵電極330。應(yīng)變層313具有晶格間距d2208，而柵電極330具有晶格間距d1206。如圖所示，應(yīng)變層313所具有的晶格間距d2208大于柵電極330所具有的晶格間距d1206。
現(xiàn)在參考圖4，應(yīng)變層313已經(jīng)和柵電極330接觸，使得柵電極330的晶格已經(jīng)匹配到應(yīng)變層313的晶格上。如圖所示，應(yīng)變層313的晶格間距已經(jīng)輕微地減小到d2208，而柵電極330的晶格間距d1206已明顯增大到d3210。晶格間距d2208將減小的量和晶格間距d1206將增大的量取決于柵電極330和應(yīng)變層313的相對(duì)厚度。如果和柵電極330相比應(yīng)變層313相對(duì)更厚或者更重，則d2208將幾乎根本不減小，而d1206將明顯增大。或者，如果和柵電極330相比應(yīng)變層313相對(duì)更薄或者更輕，則d1206將幾乎根本不增大，而d2208將明顯減小。
如圖3和4中所示出的，從圖3到圖4，d2208輕微地減小了，而柵電極330的晶格間距已經(jīng)從圖3中的d1206增大到圖4中的d3210。
柵電極204的晶格上發(fā)生的應(yīng)變等于E=d3-d1d1×100%]]>在一個(gè)實(shí)施例中，應(yīng)變小于約10％。在另一個(gè)實(shí)施例中，應(yīng)變小于約5％。在另一個(gè)實(shí)施例中，應(yīng)變小于約2％。在另一個(gè)實(shí)施例中，應(yīng)變小于約1％。
在一個(gè)實(shí)施例中，柵電極330是硅，應(yīng)變層313是具有晶格間距d2208的材料，其中所述的晶格間距d2208比硅的晶格常數(shù)大了約0.5％至約10％之間。在一個(gè)實(shí)施例中，如果晶格間距d2208大于晶格間距d1206超過(guò)約10％，則當(dāng)柵電極330如圖4所示與應(yīng)變層313接觸時(shí)，柵電極330可能發(fā)生顯著的位錯(cuò)。
在另一個(gè)實(shí)施例中，如圖3中所示出的柵電極330具有約0.5至約0.6nm之間的晶格間距，而應(yīng)變層313具有為約0.51至約0.61nm的較柵電極330更大的晶格間距。
在一個(gè)實(shí)施例中，應(yīng)變層313可以由用具有比硅更大的共價(jià)半徑的元素?fù)诫s的硅制成，這將導(dǎo)致硅的晶格間距增大。合適的摻雜劑包括鋁(Al)、鎵(Ga)、鍺(Ge)、砷(As)、銦(In)、錫(Sn)、銻(Sb)、鉈(Tl)、鉛(Pb)和/或鉍(Bi)中的一種或多種?？梢哉{(diào)節(jié)摻雜劑的量，以便補(bǔ)償硅與各種摻雜劑相比較的相對(duì)尺寸差異。在一個(gè)實(shí)施例中，硅具有1.11的共價(jià)半徑，鋁具有1.18的共價(jià)半徑，銻具有1.40的共價(jià)半徑。因?yàn)殇X的共價(jià)半徑與硅的共價(jià)半徑相對(duì)接近，所以加入1％的鋁將不會(huì)對(duì)硅的晶格間距產(chǎn)生大的影響。相反，因?yàn)殇R的共價(jià)半徑比硅的共價(jià)半徑大得多，所以向硅加入1％的銻將比向硅加入1％的鋁產(chǎn)生更大的影響。
例如，為了獲得相同的晶格間距，與非常少量的銻相比，需要用大量的鋁來(lái)?yè)诫s硅。在另一個(gè)實(shí)施例中，合適的摻雜劑包括砷(As)、銻(Sb)和/或鉍(Bi)。
在另一個(gè)實(shí)施例中，可以鄰接?xùn)烹姌O330來(lái)提供溝道(沒(méi)有示出)，其中應(yīng)變層313也可以使溝道(沒(méi)有示出)發(fā)生應(yīng)變。在一個(gè)實(shí)施例中，溝道(沒(méi)有示出)定義出裝置的內(nèi)部，柵電極330比溝道更靠外部，應(yīng)變層313比柵電極330和溝道更靠外部。
現(xiàn)在參考圖5，圖示了具有晶格間距d1306的柵電極532和具有晶格間距d2308的應(yīng)變層514。如圖5所示，柵電極532的晶格間距d1306大于應(yīng)變層514的晶格間距d2308。
現(xiàn)在參考圖6，應(yīng)變層514已經(jīng)和柵電極532接觸，使得柵電極532的晶格和應(yīng)變層514的晶格對(duì)齊。應(yīng)變層514的晶格間距d2308從圖5到圖6已經(jīng)輕微增大了，而柵電極532的晶格間距d1306已經(jīng)從圖5中的d1306明顯地減小到圖6中的d3310。類(lèi)似于上面的關(guān)于圖4的討論，d1306將減小的相對(duì)量和d2308將增大的相對(duì)量取決于柵電極532和應(yīng)變層514的相對(duì)尺寸和/或質(zhì)量。與柵電極532相比應(yīng)變層514的相對(duì)尺寸和/或質(zhì)量越大，d2308將增大的量越小，d1306將減小的量越大。
在一個(gè)實(shí)施例中，柵電極532是硅，應(yīng)變層514是具有比硅更小的晶格間距的材料。在一個(gè)實(shí)施例中，用于應(yīng)變層514的合適的材料包括用具有比硅的共價(jià)半徑更小的共價(jià)半徑的元素?fù)诫s的硅。加入具有比硅更小的共價(jià)半徑的元素往往將減小硅的晶格間距。與硅相比元素的共價(jià)半徑越小，元素對(duì)硅的晶格間距的影響將越大。例如，如果硅具有1.11的共價(jià)半徑，則磷具有1.06的共價(jià)半徑，硼具有0.82的共價(jià)半徑。因?yàn)榕鹁哂懈〉墓矁r(jià)半徑，所以與向硅加入1％的磷相比，向硅加入1％的硼將使晶格間距更小。
在另一個(gè)實(shí)施例中，加入到硅的合適的摻雜劑包括硼(B)、碳(C)、氮(N)和/或磷(P)中的一種或多種。如上面針對(duì)圖3和圖4所討論的，為了使應(yīng)變層514獲得給定的晶格間距，考慮到它們的相對(duì)共價(jià)半徑，與磷相比將需要更少的硼來(lái)作為用于硅的摻雜劑。因?yàn)榱拙哂谐叽绺咏咏璧墓矁r(jià)半徑，所以其對(duì)硅的晶格尺寸的影響將不會(huì)如硼那樣大，因此，將需要更多得磷來(lái)獲得給定的晶格尺寸。在另一個(gè)實(shí)施例中，用于應(yīng)變層514的合適的材料包括硅和硼(B)的合金。
在一個(gè)實(shí)施例中，柵電極532從圖5到圖6發(fā)生的應(yīng)變定義為E=d1-d3d1×100%]]>在一個(gè)實(shí)施例中，應(yīng)變小于約10％。在另一個(gè)實(shí)施例中，應(yīng)變小于約5％。在另一個(gè)實(shí)施例中，應(yīng)變小于約2％。在另一個(gè)實(shí)施例中，應(yīng)變小于約1％。
在一個(gè)實(shí)施例中，如果應(yīng)變大于約10％，則當(dāng)與應(yīng)變層514接觸時(shí)，柵電極532中可能出現(xiàn)明顯的晶格位錯(cuò)。
在另一個(gè)實(shí)施例中，柵電極532具有約0.3nm到0.6nm之間的晶格間距，應(yīng)變層514具有約0.49nm到約0.59nm之間的更小的晶格間距。
在另一個(gè)實(shí)施例中，溝道(沒(méi)有示出)可以位于鄰接電極532的地方。應(yīng)變層514也可以使溝道(沒(méi)有示出)發(fā)生應(yīng)變。在一個(gè)實(shí)施例中，溝道(沒(méi)有示出)定義出裝置的內(nèi)部，柵電極532比溝道更靠外部，應(yīng)變層514比柵電極532和溝道更靠外部。
在一個(gè)實(shí)施例中，柵電極330和/或532的厚度明顯小于應(yīng)變層313和/或514的厚度。在另一個(gè)實(shí)施例中，應(yīng)變層313和/或514的厚度比柵電極330和/或532大了約10倍。
現(xiàn)在參考圖2，在一個(gè)實(shí)施例中，NMOS應(yīng)變層213包含鍺化硅(SiGe)(例如，約20％至約60％的鍺)，NMOS電極130和/或溝道494包含硅(Si)。在另一個(gè)實(shí)施例中，PMOS應(yīng)變層214包含摻雜碳的硅，例如具有約1％的碳和約99％的硅的摻雜碳的硅，而PMOS電極132和/或溝道492含硅(Si)。
在另一個(gè)實(shí)施例中，NMOS應(yīng)變層213包含具有第一晶格間距的第一材料，而NMOS電極130和/或溝道494包含具有第二晶格間距的第二材料，其中第一晶格間距大于第二晶格間距。在一個(gè)實(shí)施例中，第一晶格間距比第二晶格間距大了約0.2％至約2％。
在另一個(gè)實(shí)施例中，PMOS應(yīng)變層214包含具有第一晶格間距的第一材料，而PMOS電極132和/或溝道492包含具有第二晶格間距的第二材料，其中第一晶格間距小于第二晶格間距。在一個(gè)實(shí)施例中，第一晶格間距比第二晶格間距小了約0.2％至約2％。
在另一個(gè)實(shí)施例中，可以用于電極130和/或132、溝道494和/或492、和/或應(yīng)變層213和/或214的合適材料包括下列材料中的一種或者多種硅(Si)、鍺化硅(SiGe)、碳化硅(SiC)、硅化鎳(NiSi)、硅化鈦(TiSi2)、硅化鈷(CoSi2)，并可選地可以用硼和/或銦中的一種或者多種進(jìn)行摻雜。例如，電極130和溝道494包括晶格間距不同于應(yīng)變層213的晶格間距的材料。更具體的說(shuō)，在操作中，PMOS應(yīng)變層214在一個(gè)實(shí)施例中具有比PMOS柵電極132和/或溝道492更小的晶格間距，并可以導(dǎo)致柵電極132和/或溝道492中的壓縮應(yīng)變。由于PMOS柵電極132和PMOS溝道492具有的晶格間距大于PMOS應(yīng)變層214的晶格間距，導(dǎo)致了這樣的應(yīng)變。
在另一個(gè)實(shí)施例中，應(yīng)變層可以通過(guò)熱失配來(lái)起作用。例如，應(yīng)變層213可以具有比柵電極130的線性熱膨脹系數(shù)更小的線性熱膨脹系數(shù)。當(dāng)柵電極130和應(yīng)變層213在高溫下被沉積，例如在約500℃到約700℃下被沉積時(shí)，沒(méi)有應(yīng)變。但是，隨著柵電極130和應(yīng)變層213冷卻，柵電極130將試圖進(jìn)行比應(yīng)變層213更大的收縮，因?yàn)闁烹姌O130具有比應(yīng)變層213更大的線性熱膨脹系數(shù)。這種系數(shù)的失配將導(dǎo)致柵電極中的拉伸應(yīng)變和應(yīng)變層中的壓縮應(yīng)變。壓縮和拉伸應(yīng)變的相對(duì)量將取決于柵電極130和應(yīng)變層213的相對(duì)厚度和/或質(zhì)量。如果應(yīng)變層213比柵電極130厚得多，則應(yīng)變層213上的應(yīng)變將相對(duì)較小，而柵電極130上的應(yīng)變將相對(duì)較大。溝道494也可以發(fā)生應(yīng)變。
在操作中，柵電極130可以是具有約2.6×10-6/℃的線性熱膨脹系數(shù)的硅，應(yīng)變層213可以由氧化硅形成，其中氧化硅具有約0.5×10-6/℃的更小的線性熱膨脹系數(shù)。當(dāng)氧化硅應(yīng)變層213在例如約800℃的高溫下被沉積在硅柵電極130上時(shí)，在層之間沒(méi)有應(yīng)變。當(dāng)氧化硅應(yīng)變層213和硅柵電極130被冷卻到室溫(約25℃)時(shí)，因?yàn)檠趸璧木€性熱膨脹系數(shù)更低，所以氧化硅應(yīng)變層213的收縮將小于硅柵電極130。這將導(dǎo)致硅柵電極130和/或溝道494中的拉伸應(yīng)變以及氧化硅應(yīng)變層213中的壓縮應(yīng)變。
在另一個(gè)實(shí)施例中，柵電極132可以具有比應(yīng)變層214更低的熱膨脹系數(shù)，以引起柵電極132和/或溝道492中的壓縮應(yīng)變以及應(yīng)變層214中的拉伸應(yīng)變。
在操作中，柵電極132可以是具有約2.6×10-6/℃的線性熱膨脹系數(shù)的硅，應(yīng)變層214可以是例如具有約23×10-6/℃的更高線性熱膨脹系數(shù)的鋁。當(dāng)鋁應(yīng)變層214在例如約500℃的高溫下被沉積在硅柵電極132上時(shí)，在層之間沒(méi)有應(yīng)變。當(dāng)鋁應(yīng)變層214和硅柵電極130被冷卻到室溫(例如，約25℃)時(shí)，硅柵電極132的收縮將小于鋁應(yīng)變層214。線性熱膨脹系數(shù)之間的這種相對(duì)失配導(dǎo)致柵電極132和/或溝道492中的壓縮應(yīng)變以及鋁應(yīng)變層214中的拉伸應(yīng)變。
在另一個(gè)實(shí)施例中，柵電極130中的拉伸應(yīng)變可以導(dǎo)致溝道494中的拉伸應(yīng)變。在另一個(gè)實(shí)施例中，柵電極132中的壓縮應(yīng)變可以導(dǎo)致溝道492中的壓縮應(yīng)變。
在另一個(gè)實(shí)施例中，可以由具有固有應(yīng)力的應(yīng)變層引起應(yīng)變。例如，應(yīng)變層213可以由在材料中具有固有拉伸應(yīng)力的材料形成，所述材料例如是氮化硅。當(dāng)應(yīng)變層213被沉積在柵電極上時(shí)，其將引起柵電極130中的壓縮應(yīng)變。在另一個(gè)實(shí)施例中，應(yīng)變層214可以是例如氧化硅的具有固有壓縮應(yīng)力的材料，當(dāng)應(yīng)變層214被沉積在柵電極132上時(shí)，所述材料可以引起柵電極132中的拉伸應(yīng)變。具有固有應(yīng)力的材料的示例包括氮化物和氧化物，所述氮化物和氧化物可以引起柵電極130和/或132，和/或溝道494和/或492中的應(yīng)變。通常，氮化物會(huì)具有固有拉伸應(yīng)變，氧化物會(huì)具有固有壓縮應(yīng)變，但是通過(guò)本領(lǐng)域中公知的各種處理，氮化物可以具有壓縮應(yīng)變，氧化物可以具有拉伸應(yīng)變。
在另一個(gè)實(shí)施例中，柵電極130和應(yīng)變層213可以被沉積成相同的材料，然后可以用材料對(duì)應(yīng)變層213進(jìn)行摻雜，以使得應(yīng)變層的尺寸增大。例如，應(yīng)變層213和柵電極130可以被沉積為硅，然后可以用鋁、鎵、鍺、砷、銦、錫和/或銻中的一種或者多種對(duì)應(yīng)變層213進(jìn)行摻雜。這種摻雜和可選的后續(xù)熱和/或退火處理可以使得應(yīng)變層213的晶格尺寸增大，這將導(dǎo)致柵電極130和/或溝道494中的拉伸應(yīng)變。
在另一個(gè)實(shí)施例中，柵電極132和應(yīng)變層214可以被沉積成相同的材料，例如硅。隨后，可以用硼、碳、氮和/或磷中的一種或者多種對(duì)應(yīng)變層214進(jìn)行摻雜。這種摻雜和可選的熱和/或退火處理將使得應(yīng)變層214的晶格間距減小，這將導(dǎo)致柵電極132和/或溝道492中的壓縮應(yīng)變。
在另一個(gè)實(shí)施例中，柵電極132是硅，應(yīng)變層214是摻雜碳的硅，并且在柵電極132和應(yīng)變層214之間具有過(guò)渡層(沒(méi)有示出)，所述過(guò)渡層具有逐漸增大的碳百分含量，以使摻雜碳的硅容易生長(zhǎng)到硅柵電極132上。
在另一個(gè)實(shí)施例中，通過(guò)選擇性沉積、CVD沉積和/或外延沉積可以形成或者沉積電極130和/或132、和/或應(yīng)變層213和/或214。例如，單晶半導(dǎo)體膜的外延層可以被形成到單晶襯底上，其中該外延層具有與襯底材料相同的結(jié)晶特性，但是在摻雜劑的類(lèi)型和濃度上不同。在另一個(gè)實(shí)施例中，電極130和/或132、和/或應(yīng)變層213和/或214可以通過(guò)選擇性CVD沉積來(lái)形成，并且可以包括單晶硅合金的外延沉積，其中所述單晶硅合金具有與其上沉積了該結(jié)構(gòu)的材料相同的晶體結(jié)構(gòu)(例如，相似或相同的晶向，諸如100、110等)。
在另一個(gè)實(shí)施例中，一層Si1-xGex可以被生長(zhǎng)在Si襯底的頂部，使得鍺化硅具有比其上生長(zhǎng)了鍺化硅的硅更大(例如，諸如大約0.5％到約2％)的體松弛晶格常數(shù)(bulk relaxed lattice constant)。在鍺化硅鍵合到硅上的區(qū)塊(block)處的所得到的晶格失配可以產(chǎn)生應(yīng)變。換句話說(shuō)，被拉伸以配合鍺化硅晶格的硅晶格，可以導(dǎo)致諸如壓縮應(yīng)變的應(yīng)變。
用于形成或者生長(zhǎng)硅和硅合金材料的合適的工藝包括硅塊的氣相外延(VPE)、液相外延(LPE)或者固相外延(SPE)處理。例如，這樣一種可用于硅的VPE的CVD工藝包括(1)將反應(yīng)物運(yùn)輸?shù)揭r底表面；(2)反應(yīng)物吸附在襯底表面上；(3)在表面上發(fā)生化學(xué)反應(yīng)，導(dǎo)致膜和反應(yīng)產(chǎn)物的形成；(4)反應(yīng)產(chǎn)物從表面上解吸附；以及(5)將反應(yīng)產(chǎn)物從表面上運(yùn)走。
此外，適當(dāng)?shù)墓韬凸韬辖鸬男纬煞椒òū绢I(lǐng)域公知為T(mén)ype 1選擇性外延沉積的選擇性外延沉積、形成或生長(zhǎng)。利用Type 1沉積，硅合金沉積將僅僅發(fā)生在氧化物膜的開(kāi)口之中的柵極材料上，既便在氧化物上有生長(zhǎng)也極少。
適當(dāng)?shù)倪x擇性外延形成方法還包括Type 2選擇性外延沉積，其中沉積的選擇性是非決定性的。利用Type 2沉積，硅合金的形成和生長(zhǎng)發(fā)生在柵極材料上，也發(fā)生在氧化物膜上，因此當(dāng)進(jìn)行此類(lèi)型的沉積時(shí)，在形成于柵極材料上的硅合金外延層和形成于氧化物膜上的硅合金多晶硅層之間產(chǎn)生界面。此界面相對(duì)于膜生長(zhǎng)方向的角度取決于襯底的結(jié)晶取向。
在另一個(gè)實(shí)施例中，Type 1選擇性外延沉積利用這樣的硅源，其中所述硅源包括適當(dāng)溫度下的下列材料中的一種或者多種硅、鍺化硅(SiGe)、碳化硅(SiC)、硅化鎳(NiSi)、硅化鈦(TiSi2)、硅化鈷(CoSi2)。此外，如果存在氯化氫(HCl)、氯氣(Cl2)，則SiH2Cl2、SiH4也可以用作硅源。
圖7是用于形成具有PMOS和/或NMOS器件的CMOS結(jié)構(gòu)的工藝的流程圖，其中在所述PMOS和/或NMOS器件中，應(yīng)變層被沉積在至少一個(gè)柵電極上，以使應(yīng)變層將應(yīng)變引入電極和溝道的至少一個(gè)中。在步驟810，CMOS結(jié)構(gòu)的NMOS和/或PMOS器件被形成在襯底上，并具有合適的阱、結(jié)區(qū)域、柵極電介質(zhì)、柵電極和應(yīng)變層。在步驟820，應(yīng)變材料被沉積在至少一個(gè)柵電極的上方。
合適的應(yīng)變材料包括例如具有與電極不同的晶格間距的硅、鍺化硅、摻雜鍺化硅、碳化硅、硅碳、摻雜碳的硅，它們可以通過(guò)使用CVD、外延沉積和/或選擇性沉積中的一種或者多種的操作來(lái)沉積。因此，對(duì)于NMOS器件，可以沉積晶格常數(shù)大于NMOS電極的晶格常數(shù)的應(yīng)變材料，以提供NMOS電極和/或NMOS溝道中的拉伸應(yīng)變。
另一方面，對(duì)于PMOS器件，可以將晶格常數(shù)小于PMOS電極的晶格常數(shù)的應(yīng)變材料(舉例來(lái)說(shuō)，諸如摻雜硼的硅、摻雜碳的硅、摻雜氮的硅和/或摻雜磷的硅)沉積到PMOS電極上，以引起PMOS器件中的PMOS電極和/或溝道中的壓縮應(yīng)變。
雖然圖1至圖7描述了其中具有NMOS器件和PMOS器件的CMOS結(jié)構(gòu)的形成，但是其它實(shí)施例包括了只形成PMOS和/或NMOS器件部分，而不形成其余的PMOS和/或NMOS器件。因此，考慮了形成獨(dú)立的單個(gè)PMOS和/或NMOS器件、被耦合用來(lái)形成不同于CMOS結(jié)構(gòu)的器件的單個(gè)NMOS或PMOS器件、多個(gè)耦合的PMOS器件或者位于襯底上的其他合適電路器件，其中考慮了上面的關(guān)于應(yīng)變材料的描述，而所述應(yīng)變材料被形成或者沉積在電極上，使得電極發(fā)生應(yīng)變。
上面描述了各種實(shí)施例。但是，在不偏離所要求保護(hù)主題的更寬精神和范圍的情況下，可以對(duì)其進(jìn)行各種修改和變化，這將是明顯的。因此，說(shuō)明書(shū)和附圖應(yīng)被認(rèn)為是示意性的，而不是限制性的。
權(quán)利要求
1.一種裝置，包括襯底；位于所述襯底上的器件，包括位于所述襯底的表面上方的柵電極；和被沉積在所述柵電極上方的應(yīng)變材料。
2.如權(quán)利要求1所述的裝置，其中，所述柵電極處于應(yīng)變之下，所述應(yīng)變是由所述應(yīng)變材料的不同晶格間距、所述應(yīng)變材料和所述柵電極材料的熱膨脹失配以及所述應(yīng)變材料中的固有應(yīng)變中的至少一種所引起的。
3.如權(quán)利要求1所述的裝置，其中，所述柵電極包含具有第一晶格間距的材料，所述第一晶格間距包含與所述應(yīng)變材料的第二晶格間距不同的晶格間距。
4.如權(quán)利要求1所述的裝置，其中，所述柵電極處于由所述應(yīng)變材料所引起的壓縮應(yīng)變之下，所述應(yīng)變材料具有第一晶格間距，所述第一晶格間距是小于所述柵電極的所述第二晶格間距的晶格間距。
5.如權(quán)利要求1所述的裝置，其中，所述柵電極處于由所述應(yīng)變材料所引起的拉伸應(yīng)變之下，所述應(yīng)變材料具有第一晶格間距，所述第一晶格間距是大于所述柵電極材料的第二晶格間距的晶格間距。
6.如權(quán)利要求1所述的裝置，其中，所述襯底還包含溝道區(qū)域。
7.如權(quán)利要求6所述的裝置，其中，所述溝道區(qū)域處于應(yīng)變之下，所述應(yīng)變是由所述應(yīng)變材料的不同晶格間距、所述應(yīng)變材料和所述柵電極材料的熱膨脹失配以及所述應(yīng)變材料中的固有應(yīng)變中的至少一種所引起的。
8.如權(quán)利要求7所述的裝置，其中，所述溝道區(qū)域處于拉伸應(yīng)變之下。
9.如權(quán)利要求7所述的裝置，其中，所述溝道區(qū)域處于壓縮應(yīng)變之下。
10.如權(quán)利要求1所述的裝置，其中所述襯底還包含溝道區(qū)域，并且其中所述溝道區(qū)域包含具有第一晶格間距的材料，所述第一晶格間距包含與所述應(yīng)變材料的第二晶格間距不同的晶格間距。
11.如權(quán)利要求1所述的裝置，其中所述襯底還包含溝道區(qū)域，并且其中所述溝道區(qū)域處于壓縮應(yīng)變之下，所述壓縮應(yīng)變是由所述應(yīng)變材料的第一晶格間距是比所述溝道區(qū)域的第二晶格間距更小的晶格間距所引起的。
12.如權(quán)利要求1所述的裝置，其中，所述應(yīng)變材料包含硅合金材料的外延層。
13.如權(quán)利要求1所述的裝置，其中，所述應(yīng)變材料包含選自由硅、鍺化硅、碳化硅、硅化鎳、硅化鈦和硅化鈷所組成的組中的材料。
14.如權(quán)利要求1所述的裝置，其中，所述應(yīng)變材料包含用硼、碳、氮和磷中的至少一種所摻雜的硅。
15.如權(quán)利要求1所述的裝置，其中，所述應(yīng)變材料包括用鋁、鎵、鍺、砷、銦、錫和銻中的至少一種所摻雜的硅。
16.一種裝置，包括襯底；位于所述襯底上的器件，所述器件包括位于所述襯底的頂部表面上方的柵電極以及位于緊鄰所述柵電極的所述襯底中的第一區(qū)域和第二結(jié)區(qū)域；應(yīng)變材料，所述應(yīng)變材料具有不同于所述柵電極的晶格間距的晶格間距、不同于所述柵電極材料的線性熱膨脹系數(shù)的線性熱膨脹系數(shù)以及固有應(yīng)力中的至少一種；所述應(yīng)變材料被置于所述柵電極的上方。
17.如權(quán)利要求16所述的裝置，其中，所述應(yīng)變材料包含鍺化硅，所述鍺化硅具有大于所述襯底的晶格間距的晶格間距，適用于將拉伸應(yīng)變引入所述柵電極中。
18.一種方法，包括在襯底上形成器件，所述器件包括位于所述襯底的表面上的柵電極；位于緊鄰所述柵電極的所述襯底中的第一結(jié)區(qū)域和第二結(jié)區(qū)域；以及將應(yīng)變層沉積在所述柵電極上。
19.如權(quán)利要求18所述的方法，其中，所述的沉積應(yīng)變層的步驟包括沉積足夠厚度的應(yīng)變層以引起所述襯底中的應(yīng)變，所述應(yīng)變層具有不同于所述襯底的晶格間距的晶格間距。
20.如權(quán)利要求18所述的方法，其中，所述的沉積應(yīng)變層的步驟包括足夠來(lái)形成應(yīng)變材料的外延層的化學(xué)氣相沉積。
21.一種裝置，包括定義出所述裝置的內(nèi)部的襯底；比所述襯底更靠外部的器件，所述器件包括柵電極；和位于比所述器件更靠外部和比所述襯底更靠外部的應(yīng)變層。
22.如權(quán)利要求21所述的裝置，還包括柵極電介質(zhì)，所述柵極電介質(zhì)比所述襯底更靠外部，比所述柵電極更靠?jī)?nèi)部，并且比所述應(yīng)變層更靠?jī)?nèi)部。
23.如權(quán)利要求22所述的裝置，其中，所述柵極電介質(zhì)包括氮化鋁、氧化鋁、氮化硅和氧化硅中的至少一種。
24.如權(quán)利要求21所述的裝置，其中，所述襯底還包括溝道。
25.如權(quán)利要求24所述的裝置，其中，所述溝道比所述柵電極更靠?jī)?nèi)部，比所述應(yīng)變層更靠?jī)?nèi)部。
26.如權(quán)利要求22所述的裝置，其中，所述襯底還包括溝道，其中所述溝道比所述柵極電介質(zhì)更靠?jī)?nèi)部，比所述柵電極更靠?jī)?nèi)部，并且比所述應(yīng)變層更靠?jī)?nèi)部。
27.如權(quán)利要求25所述的裝置，其中，所述襯底還包括緊鄰所述溝道的至少兩個(gè)結(jié)區(qū)域。
全文摘要
本發(fā)明公開(kāi)了一種裝置，所述裝置包括定義出所述裝置的內(nèi)部的襯底；比所述襯底更靠外部的器件，所述器件包括柵電極；和比所述器件更靠外部且比所述襯底更靠外部的應(yīng)變層。
文檔編號(hào)H01L21/28GK1574395SQ20041004824
公開(kāi)日2005年2月2日 申請(qǐng)日期2004年6月14日 優(yōu)先權(quán)日2003年6月12日
發(fā)明者托馬斯·霍夫曼, 斯蒂芬·M·塞亞, 馬丁·D·賈爾斯 申請(qǐng)人:英特爾公司