專利名稱：靜電放電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是涉及一種靜電放電保護(hù)電路(ESD)，特別是涉及一種應(yīng)用于高速輸入墊(High-Speed Input Pad)的靜電放電保護(hù)電路。
背景技術(shù)：
靜電放電為自非導(dǎo)電表面的靜電移動(dòng)的現(xiàn)象，其會(huì)造成集成電路中的半導(dǎo)體與其它電路組成的損害。例如在地毯上行走的人體，在相對(duì)濕度較高的情況下可檢測(cè)出約帶有幾百至幾千伏的靜態(tài)電壓，而在相對(duì)濕度較低的情況下可檢測(cè)出約帶有一萬伏以上的靜態(tài)電壓。在封裝集成電路的機(jī)器或測(cè)試集成電路的儀器，亦可能產(chǎn)生約幾百至幾千伏的靜態(tài)電壓。當(dāng)上述的帶電體(人體、機(jī)器或儀器)接觸到芯片時(shí)，將會(huì)向芯片放電，此靜電放電的瞬間功率有可能造成芯片中的集成電路損壞或失效。
為了防止集成電路因?yàn)殪o電放電現(xiàn)象而損壞，一般都會(huì)在集成電路中加入靜電放電保護(hù)電路的設(shè)計(jì)。而一般靜電放電保護(hù)電路有許多的設(shè)計(jì)方式，其中一種常見的方式就是利用MOS晶體管(晶體管即電晶體，以下均稱為晶體管)來布局。使用MOS晶體管來設(shè)計(jì)靜電放電保護(hù)電路通?？梢赃_(dá)到不錯(cuò)的保護(hù)效果，但是此種電路設(shè)計(jì)的面積會(huì)較為龐大，因此相對(duì)也會(huì)有較大的寄生電容的負(fù)載效應(yīng)(loading effect)，因而影響訊號(hào)的傳輸速度。特別是針對(duì)有高速或高壓輸入需求的組件來說，上述的負(fù)載效應(yīng)是必須克服的問題。
另外一種靜電放電保護(hù)電路的設(shè)計(jì)方式，是利用二極管搭配MOS晶體管來布局。一般來說，二極管具有絕佳的導(dǎo)電流效率，而且此種主要利用二極管來達(dá)到靜電放電保護(hù)效果的設(shè)計(jì)方式可以解決上述的寄生電容負(fù)載效應(yīng)的問題。但是，由于二極管本身不具有排出靜電電流的能力，因此通常仍須搭配MOS晶體管。然而此種靜電放電保護(hù)電路中所設(shè)計(jì)的MOS晶體管同樣需要較大的面積，而且通常還需要將此MOS晶體管設(shè)計(jì)在靠近輸入墊之處，因此，會(huì)增加整個(gè)保護(hù)電路設(shè)計(jì)的復(fù)雜性以及面積。
由此可見，上述現(xiàn)有的靜電放電保護(hù)電路在結(jié)構(gòu)與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決靜電放電保護(hù)電路存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計(jì)被發(fā)展完成，而一般的產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的靜電放電保護(hù)電路存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識(shí)，并配合學(xué)理的運(yùn)用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型結(jié)構(gòu)的靜電放電保護(hù)電路，能夠改進(jìn)一般現(xiàn)有的靜電放電保護(hù)電路，使其更具有實(shí)用性。經(jīng)過不斷的研究、設(shè)計(jì)，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的靜電放電保護(hù)電路存在的缺陷，而提供一種新型結(jié)構(gòu)的靜電放電保護(hù)電路，所要解決的技術(shù)問題是使此種電路設(shè)計(jì)并不需使用到大面積，而且可以有效的達(dá)到靜電放電保護(hù)的功效，從而更加適于實(shí)用。
本發(fā)明的另一目的在于，提供一種靜電放電保護(hù)電路，所要解決的技術(shù)問題是使此種保護(hù)電路僅需使用到小面積，而且可以應(yīng)用于高壓或高速的輸入墊，從而更加適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種靜電放電保護(hù)電路，其與一輸入墊電性連接，該靜電放電保護(hù)電路包括一二極管，配置在一基底中，且該二極管是與該輸入墊電性連接；一第一型態(tài)的深井區(qū)，位于該基底中；一第二型態(tài)的井區(qū)，位于該第一型態(tài)的深井區(qū)中；一第一型態(tài)的第一摻雜區(qū)，位于該第二型態(tài)的井區(qū)中，且其是與該輸入墊電性連接；一第二型態(tài)的第二摻雜區(qū)，位于該第二型態(tài)的井區(qū)中，且其是電性連接至一控制電路電源(Vcc)；一第二型態(tài)的第三摻雜區(qū)，位于該第一型態(tài)的深井區(qū)中；以及一第一型態(tài)的第四摻雜區(qū)，位于該第一型態(tài)的深井區(qū)中。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的靜電放電保護(hù)電路，其中所述的二極管的一端是電性連接至該輸入墊，另一端接地。
前述的靜電放電保護(hù)電路，其中所述的第二型態(tài)的第三摻雜區(qū)以及該第一型態(tài)的第四摻雜區(qū)接地。
前述的靜電放電保護(hù)電路，其中所述的第二型態(tài)的第二摻雜區(qū)是位于該第一型態(tài)的第一摻雜區(qū)以及該第二型態(tài)的第三摻雜區(qū)之間。
前述的靜電放電保護(hù)電路，其中部分的該第二型態(tài)的第二摻雜區(qū)是位于該第二型態(tài)的井區(qū)中，而另一部分的該第二型態(tài)的第二摻雜區(qū)是位于該第一型態(tài)的深井區(qū)中。
前述的靜電放電保護(hù)電路，其更包括一第一型態(tài)的第五摻雜區(qū)，位于部分的該第二型態(tài)的井區(qū)以及部分的該第一型態(tài)的深井區(qū)中。
前述的靜電放電保護(hù)電路，其中所述的第一型態(tài)的第五摻雜區(qū)更包括電性連接至一控制電路，以控制該第一型態(tài)的第五摻雜區(qū)是否接地。
前述的靜電放電保護(hù)電路，當(dāng)該輸入墊接收到一靜電電流時(shí)，該控制電路電源(Vcc)為關(guān)閉的狀態(tài)，而該第一型態(tài)的第一摻雜區(qū)、該第二型態(tài)的井區(qū)與該第一型態(tài)的深井區(qū)是構(gòu)成一第一寄生雙載子晶體管，而該第二型態(tài)的井區(qū)、該第一型態(tài)的深井區(qū)以及該第二型態(tài)的第三摻雜區(qū)是構(gòu)成一第二寄生雙載子晶體管，且該第一寄生雙載子晶體管與該第二寄生雙載子晶體管會(huì)構(gòu)成一正授回路。
前述的靜電放電保護(hù)電路，其中所述的第一型態(tài)是為P型，該第二型態(tài)是為N型。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種靜電放電保護(hù)電路，其與一輸入墊電性連接，該靜電放電保護(hù)電路包括一二極管，配置在一基底中，且該二極管是與該輸入墊電性連接；一第一型態(tài)的深井區(qū)，位于該基底中；一第二型態(tài)的井區(qū)，位于該第一型態(tài)的深井區(qū)中；一第一型態(tài)的第一摻雜區(qū)，位于該第二型態(tài)的井區(qū)中，且其是與該輸入墊電性連接；一晶體管，位于該基底上，其中該第一晶體管具有一閘極、一源極以及一汲極，該汲極是位于該第二型態(tài)的井區(qū)中且電性連接至一控制電路電源(Vcc)，該源極位于該第一型態(tài)的深井區(qū)中；以及一第一型態(tài)的第二摻雜區(qū)，位于該第一型深井區(qū)中。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的靜電放電保護(hù)電路，其中所述的二極管的一端是電性連接至該輸入墊，另一端接地。
前述的靜電放電保護(hù)電路，其中所述的晶體管的該閘極與該源極以及該第一型態(tài)的第二摻雜區(qū)接地。
前述的靜電放電保護(hù)電路，其中所述的晶體管的該汲極有一部份是位于該第二型態(tài)的井區(qū)中，另一部分是位于該第一型態(tài)的深井區(qū)中。
前述的靜電放電保護(hù)電路，去中當(dāng)該輸入墊接收到一靜電電流時(shí)，該控制電路電源(Vcc)是為關(guān)閉的狀態(tài)，該第一型態(tài)的第一摻雜區(qū)、該第二型態(tài)的井區(qū)與該第一型態(tài)的深井區(qū)是構(gòu)成一第一寄生雙載子晶體管，而該第二型態(tài)的井區(qū)、該第一型態(tài)的深井區(qū)以及該晶體管的該汲極是構(gòu)成一第二寄生雙載子晶體管，且該第一寄生雙載子晶體管與該第二寄生雙載子晶體管會(huì)構(gòu)成一正授回路。
前述的靜電放電保護(hù)電路，其中所述的第一型態(tài)是為P型，該第二型態(tài)是為N型。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種靜電放電保護(hù)電路，其與一輸入墊電性連接，該靜電放電保護(hù)電路包括一二極管，配置在一基底中，且該二極管是與該輸入墊電性連接；一第一型態(tài)的深井區(qū)，位于該基底中；一第二型態(tài)的井區(qū)，位于該第一型態(tài)的深井區(qū)中；一第一型態(tài)的第一摻雜區(qū)，位于該第二型態(tài)的井區(qū)中，且其是與該輸入墊電性連接；一第二型態(tài)的第二摻雜區(qū)，位于該第二型態(tài)的井區(qū)中，且其是電性連接至一控制電路電源(Vcc)；一晶體管，位于該基底上，其中該第一晶體管具有一閘極、一源極以及一汲極，該源極以及該汲極皆位于該第一型態(tài)的深井區(qū)中，且該汲極是電性連接至該控制電路電源(Vcc)；以及一第一型態(tài)的第三摻雜區(qū)，位于該第一型深井區(qū)中。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的靜電放電保護(hù)電路，其中所述的二極管的一端是電性連接至該輸入墊，另一端是接地。
前述的靜電放電保護(hù)電路，其中所述的晶體管的該閘極與該源極以及該第一型態(tài)的第三摻雜區(qū)是接地。
前述的靜電放電保護(hù)電路，其中所述的第二型態(tài)的第二摻雜區(qū)有一部份是位于該第二型態(tài)的井區(qū)中，另一部分是位于該第一型態(tài)的深井區(qū)中。
前述的靜電放電保護(hù)電路，其中當(dāng)該輸入墊接收到一靜電電流時(shí)，該控制電路電源(Vcc)是為關(guān)閉的狀態(tài)，該第一型態(tài)的第一摻雜區(qū)、該第二型態(tài)的井區(qū)與該第一型態(tài)的深井區(qū)是構(gòu)成一第一寄生雙載子晶體管，而該第二型態(tài)的井區(qū)、該第一型態(tài)的深井區(qū)以及該晶體管的該源極是構(gòu)成一第二寄生雙載子晶體管，且該第一寄生雙載子晶體管與該第二寄生雙載子晶體管會(huì)構(gòu)成一正授回路。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，為了達(dá)到前述發(fā)明目的，本發(fā)明的主要技術(shù)內(nèi)容如下本發(fā)明提出一種靜電放電保護(hù)電路，其是與一輸入墊電性連接，此靜電放電保護(hù)電路包括一二極管，配置在一基底中，且此二極管是與上述的輸入墊電性連接；一第一型態(tài)的深井區(qū)，位于基底中；一第二型態(tài)的井區(qū)，位于第一型態(tài)的深井區(qū)中；一第一型態(tài)的第一摻雜區(qū)，位于第二型態(tài)的井區(qū)中，且第一型態(tài)的第一摻雜區(qū)是與輸入墊電性連接；一第二型態(tài)的第二摻雜區(qū)，位于第二型態(tài)的井區(qū)中，且第二型態(tài)的第二摻雜區(qū)是電性連接至一控制電路電源(Vcc)；一第二型態(tài)的第三摻雜區(qū)，位于第一型態(tài)的深井區(qū)中；以及一第一型態(tài)的第四摻雜區(qū)，位于第一型態(tài)的深井區(qū)中。
本發(fā)明另提出另一種靜電放電保護(hù)電路，其是與一輸入墊電性連接，此靜電放電保護(hù)電路包括一二極管，配置在一基底中，且此二極管是與上述的輸入墊電性連接；一第一型態(tài)的深井區(qū)，位于基底中；一第二型態(tài)的井區(qū)，位于第一型態(tài)的深井區(qū)中；一第一型態(tài)的第一摻雜區(qū)，位于第二型態(tài)的井區(qū)中，且第一型態(tài)的第一摻雜區(qū)是與輸入墊電性連接；一晶體管，位于基底上，其中此晶體管具有一閘極、一源極以及一汲極，且汲極是位于第二型態(tài)的井區(qū)中并電性連接至一控制電路電源(Vcc)，而源極是位于第一型態(tài)的深井區(qū)中；以及一第一型態(tài)的第二摻雜區(qū)，位于第一型深井區(qū)中。
本發(fā)明還提出另一種靜電放電保護(hù)電路，其是與一輸入墊電性連接，此靜電放電保護(hù)電路包括一二極管，配置在一基底中，且此二極管是與上述的輸入墊電性連接；一第一型態(tài)的深井區(qū)，位于基底中；一第二型態(tài)的井區(qū)，位于第一型態(tài)的深井區(qū)中；一第一型態(tài)的第一摻雜區(qū)，位于第二型態(tài)的井區(qū)中，且第一型態(tài)的第一摻雜區(qū)是與輸入墊電性連接；一第二型態(tài)的第二摻雜區(qū)，位于第二型態(tài)的井區(qū)中，且第二型態(tài)的第二摻雜區(qū)是電性連接至一控制電路電源(Vcc)；一晶體管，位于基底上，其中第一晶體管具有一閘極、一源極以及一汲極，且源極以及汲極皆位于第一型態(tài)的深井區(qū)中，而且汲極是電性連接至控制電路電源(Vcc)；以及一第一型態(tài)的第三摻雜區(qū)，位于第一型深井區(qū)中。
經(jīng)由上述可知，本發(fā)明是關(guān)于一種靜電放電保護(hù)電路，其是與一輸入墊電性連接，此靜電放電保護(hù)電路包括一二極管，配置在一基底中，且此二極管是與上述的輸入墊電性連接；一P型深井區(qū)，位于基底中；一N型井區(qū)，位于P型深井區(qū)中；一第一P+摻雜區(qū)，位于N型井區(qū)中，且第一P+摻雜區(qū)是與輸入墊電性連接；一NMOS晶體管，位于基底上，其中此NMOS晶體管具有一閘極、一源極以及一汲極，且汲極是位于N型井區(qū)中并電性連接至一控制電路電源(Vcc)，而源極是位于P型深井區(qū)中；以及一第二P+摻雜區(qū)，位于P型深井區(qū)中。本發(fā)明的靜電放電保護(hù)電路相較于傳統(tǒng)的電路設(shè)計(jì)僅需較要小的面積。
借由上述技術(shù)方案，本發(fā)明靜電放電保護(hù)電路至少具有下列優(yōu)點(diǎn)1、本發(fā)明的靜電放電保護(hù)電路相較于傳統(tǒng)的靜電放電保護(hù)電路來說所需的面積小許多，從而更加適于實(shí)用。
2、由于整個(gè)靜電放電保護(hù)電路的面積縮減，可以降低寄生電容的負(fù)載效應(yīng)，因此本發(fā)明的靜電放電保護(hù)電路可以應(yīng)用于具有高速或高壓輸入需求的組件。
綜上所述，本發(fā)明特殊結(jié)構(gòu)的靜電放電保護(hù)電路，可使此種電路設(shè)計(jì)并不需使用到大面積，而且可以有效的達(dá)到靜電放電保護(hù)的功效；另外本發(fā)明可使此種保護(hù)電路僅需使用到小面積，而且可以應(yīng)用于高壓或高速的輸入墊。其具有上述諸多的優(yōu)點(diǎn)及實(shí)用價(jià)值，并在同類產(chǎn)品中未見有類似的結(jié)構(gòu)設(shè)計(jì)公開發(fā)表或使用而確屬創(chuàng)新，其不論在結(jié)構(gòu)上或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，且較現(xiàn)有的靜電放電保護(hù)電路具有增進(jìn)的多項(xiàng)功效，從而更加適于實(shí)用，而具有產(chǎn)業(yè)的廣泛利用價(jià)值，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實(shí)施，以下以本發(fā)明的較佳實(shí)施例并配合附圖詳細(xì)說明如后。


圖1A是依照本發(fā)明一較佳實(shí)施例的靜電放電保護(hù)電路的剖面示意圖。
圖1B是圖1A的等效電路圖。
圖2A是依照本發(fā)明另一較佳實(shí)施例的靜電放電保護(hù)電路的剖面示意圖。
圖2B是圖2A的等效電路圖。
圖3是依照本發(fā)明另一較佳實(shí)施例的靜電放電保護(hù)電路的剖面示意圖。
圖4是依照本發(fā)明又一較佳實(shí)施例的靜電放電保護(hù)電路的剖面示意圖。
圖5是圖5中的控制電路的電路圖。
圖6是依照本發(fā)明再一較佳實(shí)施例的靜電放電保護(hù)電路的剖面示意圖。
圖7是依照本發(fā)明再一較佳實(shí)施例的靜電放電保護(hù)電路的剖面示意圖。
100基底101P型深井區(qū)102N型井區(qū) 104、110、150P+摻雜區(qū)106、108、190N+摻雜區(qū) 109閘極112、114寄生雙載子晶體管(寄生雙載子電晶體)120、130二極管(二極體) 122輸入墊N、180、280晶體管(電晶體) 400控制電路R1、R2、R電阻 C電容器具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的靜電放電保護(hù)電路其具體實(shí)施方式
、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后。
本發(fā)明所提出的靜電放電保護(hù)電路，特別可以應(yīng)用于具有高速輸入墊的組件，而且本發(fā)明所提供的靜電放電保護(hù)電路相較于現(xiàn)有傳統(tǒng)的靜電放電保護(hù)電路僅需要小面積。以下以較佳實(shí)施例來詳細(xì)說明本發(fā)明，但并非用以限定本發(fā)明。特別是，在以下的實(shí)施例中是以第一型態(tài)為P型，而第二型態(tài)為N型來進(jìn)行說明，但是熟習(xí)該項(xiàng)技術(shù)者應(yīng)知，亦可以將第一型態(tài)置換成N型，將第二型態(tài)置換成P型。
第一實(shí)施例請(qǐng)參閱圖1A以及圖1B所示，圖1A是依照本發(fā)明一較佳實(shí)施例的一種靜電放電保護(hù)電路的剖面示意圖，圖1B是圖1A的靜電放電保護(hù)電路的等效電路圖。本實(shí)施例的靜電放電保護(hù)電路是與一輸入墊122電性連接，該靜電放電保護(hù)電路，其包括一二極管120、一第一型態(tài)的深井區(qū)101、一第二型態(tài)的井區(qū)102、一第一型態(tài)的第一摻雜區(qū)104、一第二型態(tài)的第二摻雜區(qū)106、一第二型態(tài)的第三摻雜區(qū)108以及一第一型態(tài)的第四摻雜區(qū)110。
其中，二極管120是形成在基底100中，其例如是由一N型井區(qū)以及形成在N型井區(qū)中的一P+摻雜區(qū)以及一N+摻雜區(qū)所構(gòu)成。在一較佳實(shí)施例中，二極管120的一端是與輸入墊122電性連接，而二極管120的另一端則是接地。
在一較佳實(shí)施例中，上述的第一型態(tài)的深井區(qū)101例如是一P型深井區(qū)，第二型態(tài)的井區(qū)102例如是一N型井區(qū)，第一型態(tài)的第一摻雜區(qū)104例如是一P+摻雜區(qū)，第二型態(tài)的第二摻雜區(qū)106例如是一N+摻雜區(qū)，第二型態(tài)的第三摻雜區(qū)108例如是一N+摻雜區(qū)，而第一型態(tài)的第四摻雜區(qū)110例如是一P+摻雜區(qū)。
其中，P+摻雜區(qū)104是位于N型井區(qū)102中。在一較佳實(shí)施例中，P+摻雜區(qū)104是電性連接至輸入墊122。另外，N+摻雜區(qū)106也是位在于N型井區(qū)102中。在一較佳實(shí)施例中，N+摻雜區(qū)106是電性連接至一控制電路電源(Vcc)。此外，P+摻雜區(qū)110以及N+摻雜區(qū)108則是位在P型深井區(qū)101內(nèi)。在一較佳實(shí)施例中，P+摻雜區(qū)110以及N+摻雜區(qū)108接地。
在此，N型井區(qū)102以及位于N型井區(qū)102內(nèi)的P+摻雜區(qū)104以及N+摻雜區(qū)106是構(gòu)成另一二極管130結(jié)構(gòu)，且二極管130的一端是電性連接至輸入墊122，而另一端是電性連接至控制電路電源(Vcc)。
當(dāng)遭到靜電電流的襲擊時(shí)，Vcc是關(guān)閉的狀態(tài)。此時(shí)，靜電電流會(huì)從輸入墊122處進(jìn)入，而開啟靜電放電保護(hù)電路的保護(hù)機(jī)制。較為詳細(xì)的說明是，當(dāng)正靜電電流由輸入墊122流進(jìn)時(shí)，二極管130可以疏導(dǎo)正靜電電流，而當(dāng)負(fù)靜電電流由輸入墊122流進(jìn)時(shí)，二極管120可以疏導(dǎo)負(fù)靜電電流。而且，P+摻雜區(qū)104、N型井區(qū)102以及P型深井區(qū)101會(huì)構(gòu)成一PNP寄生雙載子晶體管112，其中R1是為N型井區(qū)102的電阻值。而N型井區(qū)102、P型深井區(qū)101以及N+摻雜區(qū)108會(huì)構(gòu)成一NPN寄生雙載子晶體管114，其中R2是為P型深井區(qū)的電阻值。特別是，PNP寄生雙載子晶體管112的基極會(huì)與NPN寄生雙載子晶體管114的集極相連，而NPN寄生雙載子晶體管114的基極又會(huì)與PNP寄生雙載子晶體管112的集極相連。換句話說，每一個(gè)寄生雙載子晶體管的基極都被另一個(gè)寄生雙載子晶體管的集極所驅(qū)使，而形成一個(gè)正授回路(positive feedback loop)，而所構(gòu)成的PNPN半導(dǎo)體結(jié)構(gòu)即為一硅控整流器(silicon control rectifier，SCR)的結(jié)構(gòu)。
因此，在本實(shí)施例中，搭配二極管設(shè)計(jì)的靜電放電保護(hù)電路，并不需使用大面積的MOS晶體管，而是由兩二極管120、130以及由寄生雙載子晶體管112、114所構(gòu)成的SCR結(jié)構(gòu)所構(gòu)成。因此，本發(fā)明的靜電放電保護(hù)電路不需使用大面積，即可以達(dá)到電放電保護(hù)的功效。
在另一較佳實(shí)施例中，請(qǐng)參閱2A以及圖2B所示，是將先前圖1A所述的N+摻雜區(qū)106配置在P+摻雜區(qū)104以及N+摻雜區(qū)108之間，而使得N型井區(qū)102內(nèi)的N+摻雜區(qū)106與位于P型深井區(qū)101內(nèi)的N+摻雜區(qū)108較為靠近。而屬于二極管130的一部份的N+摻雜區(qū)106在此又可以同時(shí)作為硅控整流器(SCR)的防護(hù)環(huán)(guard ring)。
在圖2A以及圖2B的實(shí)施例中，當(dāng)組件在正常操作時(shí)，Vcc是為開啟的狀態(tài)，此時(shí)PNP寄生雙載子晶體管112由基極至射極的電壓會(huì)被反偏壓(reverse-biased)，而使得PNP寄生雙載子晶體管112不會(huì)被開啟。而倘若PNP寄生雙載子晶體管112沒有被開啟，正授回路(或SCR)就不會(huì)形成，因此能抑制閂鎖(latch up)現(xiàn)象的發(fā)生。
這是因?yàn)?，?dāng)硅控整流器(SCR)于運(yùn)作時(shí)是需要電子以及電洞，而當(dāng)電子在經(jīng)過N+摻雜區(qū)106時(shí)就會(huì)被N+摻雜區(qū)106吸引，如此將使得硅控整流器(SCR)相對(duì)不易被開啟，因此N+摻雜區(qū)106即相當(dāng)于一防護(hù)環(huán)的作用，而抑制閂鎖(latch up)現(xiàn)象的發(fā)生。
而當(dāng)遭到靜電放電的襲擊時(shí)，Vcc是為關(guān)閉的狀態(tài)，此時(shí)當(dāng)靜電放電電流由輸入墊122進(jìn)入時(shí)，此電路即會(huì)形成如同圖1A及圖1B的一正授回路而構(gòu)成由雙載子晶體管112、114組成的硅控整流器(SCR)，因而能發(fā)揮其靜電放電保護(hù)的功效。
在又一較佳實(shí)施例中，請(qǐng)參閱圖3所示，是將先前圖2A中的N+摻雜區(qū)106配置在特殊的位置，使得部分的N+摻雜區(qū)106是位于部分的N型井區(qū)102以及部分的P型深井區(qū)101內(nèi)。
在圖3所示的實(shí)施例中，當(dāng)組件在正常操作時(shí)，Vcc是開啟的狀態(tài)，同樣N+摻雜區(qū)106可以作為一防護(hù)環(huán)，而抑制閂鎖(latch up)現(xiàn)象的發(fā)生。而當(dāng)遭到靜電放電的沖擊時(shí)，Vcc是關(guān)閉的狀態(tài)，此時(shí)由于N+摻雜區(qū)106/P型深井區(qū)101的接面崩潰電壓(例如是約10～15V)，相較于圖2中N型井區(qū)102/P型深井區(qū)101接面的崩潰電壓(例如是約20～30V)來得低，因此圖3中所構(gòu)成的硅控整流器(SCR)相較圖2A所構(gòu)成硅控整流器(SCR)來說相對(duì)的較容易被開啟，而能夠較有效的發(fā)揮靜電放電保護(hù)的功效。
在另一較佳實(shí)施例中，請(qǐng)參閱圖4所示，是在先前圖2A中的N型井區(qū)102內(nèi)額外的再配置一P+摻雜區(qū)150。在一較佳實(shí)施例中，P+摻雜區(qū)150是位于部分的N型井區(qū)102以及部分的P型深井區(qū)101內(nèi)。在一更佳的實(shí)施例中，P+摻雜區(qū)150更包括與一控制電路400電性連接，以控制P+摻雜區(qū)150于正常操作時(shí)接地，并控制P+摻雜區(qū)150在遭到靜電電流的襲擊時(shí)是呈現(xiàn)浮置(float)狀態(tài)。
在一較佳實(shí)施例中，控制電路400的電路圖如圖5所示，圖5中的B點(diǎn)是接向P+摻雜區(qū)150。而在此控制電路400中是包括一NMOS晶體管N、電阻器R以及電容器C。其中，當(dāng)于正常操作時(shí)，Vcc是開啟的，此時(shí)A點(diǎn)具有相對(duì)的高電位，因而使NMOS晶體管N開啟。也就是說，此時(shí)B點(diǎn)具有相對(duì)較低的電位，且能使P+摻雜區(qū)150接地。而當(dāng)遭到靜電放電的沖擊時(shí)，由于Vcc是浮置或是相對(duì)低電位，因此NMOS晶體管N是關(guān)閉的，A點(diǎn)相對(duì)具有較低的電位。也就是說，此時(shí)B點(diǎn)是為浮置狀態(tài)，因而使P+摻雜區(qū)150不會(huì)接地。
特別是，電阻器R以及電容器C是為一延遲電路的設(shè)計(jì)，以使得當(dāng)有靜電電流流進(jìn)時(shí)，使得電流到達(dá)A點(diǎn)處的速度變慢，而使靜電電流有充分的時(shí)間排解出。
在圖4所示的實(shí)施例中，當(dāng)組件在正常操作時(shí)，Vcc是開啟的，此時(shí)，因接地的P+摻雜區(qū)150會(huì)吸引電洞，因此會(huì)使得正授回路(或SCR)不易形成，因而可以抑制閂鎖(latch up)現(xiàn)象的發(fā)生。
而當(dāng)圖4所示的組件遭到靜電放電的沖擊時(shí)，Vcc是關(guān)閉的，且P+摻雜區(qū)150并未接地而呈現(xiàn)浮置的狀態(tài)。而且，由于P+摻雜區(qū)150/N型井區(qū)102的接面崩潰電壓(例如是約10～15V)，相較于圖2A中N型井區(qū)102/P型深井區(qū)101接面的崩潰電壓(例如是約20～30V)來得低，因此圖4中所構(gòu)成的硅控整流器(SCR)相較圖2A所構(gòu)成硅控整流器(SCR)來說相對(duì)的較容易被開啟，而能夠較有效的發(fā)揮靜電放電保護(hù)的功效。
第二實(shí)施例請(qǐng)參閱圖6所示，是依照本發(fā)明一較佳實(shí)施例的靜電放電保護(hù)電路的剖面示意圖。本實(shí)施例的靜電放電保護(hù)電路是與一輸入墊122電性連接，該靜電放電保護(hù)電路，其包括一二極管120、一第一型態(tài)的深井區(qū)101、一第二型態(tài)的井區(qū)102、一第一型態(tài)的第一摻雜區(qū)104、一晶體管180以及一第一型態(tài)的第二摻雜區(qū)110。
其中，二極管120是形成在基底100中，其例如是由一N型井區(qū)以及形成在N型井區(qū)中的一P+摻雜區(qū)以及一N+摻雜區(qū)所構(gòu)成。在一較佳實(shí)施例中，二極管120的一端是與輸入墊122電性連接，而二極管120的另一端則接地。
在一較佳實(shí)施例中，上述的第一型態(tài)的深井區(qū)101例如是一P型深井區(qū)，第二型態(tài)的井區(qū)102例如是一N型井區(qū)，第一型態(tài)的第一摻雜區(qū)104例如是一P+摻雜區(qū)，晶體管180例如是一NMOS晶體管，而第一型態(tài)的第二摻雜區(qū)110例如是一P+摻雜區(qū)。
其中，P+摻雜區(qū)104是位于N型井區(qū)102中。在一較佳實(shí)施例中，P+摻雜區(qū)104是電性連接至輸入墊122。另外，P+摻雜區(qū)110是位于P型深井區(qū)101中。在一較佳實(shí)施例中，P+摻雜區(qū)110是接地。另外，NMOS晶體管180是形成在基底100上，且NMOS晶體管180是包括一閘極109、一汲極106以及一源極108。在一較佳實(shí)施例中，NMOS晶體管180的汲極106是電性連接至控制電路電源(Vcc)，而其閘極109以及源極108是接地。在一更佳的實(shí)施例中，NMOS晶體管180的汲極106是形成在部分的型井區(qū)102以及部分的P型深井區(qū)101中。
在此，N型井區(qū)102以及位于N型井區(qū)102內(nèi)的P+摻雜區(qū)104以及汲極106是構(gòu)成另一二極管130結(jié)構(gòu)，而且二極管130的一端是電性連接至輸入墊122，而另一端是電性連接至控制電路電源(Vcc)。
當(dāng)組件處于正常操作時(shí)，Vcc是開啟的狀態(tài)。此時(shí)，晶體管180的汲極106可以作為一防護(hù)環(huán)，而抑制閂鎖(latch up)現(xiàn)象的發(fā)生。
而當(dāng)遭到靜電電流的襲擊時(shí)，Vcc會(huì)關(guān)閉，此時(shí)靜電電流會(huì)從輸入墊122處進(jìn)入，而開啟靜電放電保護(hù)電路的保護(hù)機(jī)制。請(qǐng)參閱圖6所示，此時(shí)在此種靜電放電保護(hù)電路的設(shè)計(jì)下，P+摻雜區(qū)104、N型井區(qū)102以及P型深井區(qū)101會(huì)構(gòu)成一PNP寄生雙載子晶體管112。而N型井區(qū)102、P型深井區(qū)101以及源極108會(huì)構(gòu)成一NPN寄生雙載子晶體管114，其中R2是為P型深井區(qū)的電阻值。特別是，PNP寄生雙載子晶體管112的基極會(huì)與NPN寄生雙載子晶體管114的集極相連，而NPN寄生雙載子晶體管114的基極又會(huì)與PNP寄生雙載子晶體管112的集極相連。換句話說，每一個(gè)寄生雙載子晶體管的基極都被另一個(gè)寄生雙載子晶體管的集極所驅(qū)使，而形成一個(gè)正授回路(positive feedback loop)，而所構(gòu)成的PNPN半導(dǎo)體結(jié)構(gòu)即為一硅控整流器(silicon control rectifier，SCR)的結(jié)構(gòu)。
本實(shí)施例的靜電放電保護(hù)電路與第一實(shí)施例(圖3所示)的結(jié)構(gòu)相似，不同之處僅在于基底100上多形成了閘極109，如此，即可以使得閘極109以及其兩側(cè)的N+摻雜區(qū)106、108組成一NMOS晶體管。因此，圖6的靜電放電保護(hù)電路所需的面積與圖3的電路所需的面積相差不多甚至相同，但其相較于現(xiàn)有傳統(tǒng)的使用MOS晶體管構(gòu)成靜電放電保護(hù)電路的結(jié)構(gòu)來說，所需的面積相對(duì)小許多。
特別是，由于圖6的靜電放電保護(hù)電路有NMOS晶體管180的設(shè)計(jì)，而一般當(dāng)NMOS晶體管的閘極接地時(shí)，在組件的電壓崩潰行為中，可明顯的發(fā)現(xiàn)閘極(gated)的崩潰電壓(約小于7～8V)相較接面崩潰電壓來得低。因此當(dāng)遭到靜電放電的沖擊時(shí)，圖6的靜電放電保護(hù)電路的設(shè)計(jì)方式可以使得硅控整流器(SCR)發(fā)揮更佳的靜電放電保護(hù)能力。
在另一較佳實(shí)施例中，請(qǐng)參閱圖7所示，圖7的靜電放電保護(hù)電路與圖3的靜電放電保護(hù)電路相似，不同之處僅在于基底100上多形成了一NMOS晶體管280。此NMOS晶體管280是包括一閘極109、一源極190以及一汲極108。其中NMOS晶體管280的汲極108是電性連接至Vcc，NMOS晶體管280的源極190與閘極109是接地。
而圖7的靜電放電保護(hù)電路的作用與圖6相似，其是圖6的另一種結(jié)構(gòu)變化。
由上述各實(shí)施例可知，本發(fā)明的靜電放電保護(hù)電路相較于現(xiàn)有傳統(tǒng)的靜電放電保護(hù)電路來說所需的面積小許多。由于整個(gè)靜電放電保護(hù)電路的面積縮減而可以降低寄生電容的負(fù)載效應(yīng)，因此本發(fā)明的靜電放電保護(hù)電路可以應(yīng)用于具有高速或高壓輸入需求的組件。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種靜電放電保護(hù)電路，其是與一輸入墊電性連接，其特征在于該靜電放電保護(hù)電路包括一二極管，配置在一基底中，且該二極管是與該輸入墊電性連接；一第一型態(tài)的深井區(qū)，位于該基底中；一第二型態(tài)的井區(qū)，位于該第一型態(tài)的深井區(qū)中；一第一型態(tài)的第一摻雜區(qū)，位于該第二型態(tài)的井區(qū)中，且其是與該輸入墊電性連接；一第二型態(tài)的第二摻雜區(qū)，位于該第二型態(tài)的井區(qū)中，且其是電性連接至一控制電路電源(Vcc)；一第二型態(tài)的第三摻雜區(qū)，位于該第一型態(tài)的深井區(qū)中；以及一第一型態(tài)的第四摻雜區(qū)，位于該第一型態(tài)的深井區(qū)中。
2.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于其中所述的二極管的一端是電性連接至該輸入墊，另一端接地。
3.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于其中所述的第二型態(tài)的第三摻雜區(qū)以及該第一型態(tài)的第四摻雜區(qū)接地。
4.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于其中所述的第二型態(tài)的第二摻雜區(qū)是位于該第一型態(tài)的第一摻雜區(qū)以及該第二型態(tài)的第三摻雜區(qū)之間。
5.根據(jù)權(quán)利要求4所述的靜電放電保護(hù)電路，其特征在于其中所述的部分的該第二型態(tài)的第二摻雜區(qū)是位于該第二型態(tài)的井區(qū)中，而另一部分的該第二型態(tài)的第二摻雜區(qū)是位于該第一型態(tài)的深井區(qū)中。
6.根據(jù)權(quán)利要求4所述的靜電放電保護(hù)電路，其特征在于其更包括一第一型態(tài)的第五摻雜區(qū)，位于部分的該第二型態(tài)的井區(qū)以及部分的該第一型態(tài)的深井區(qū)中。
7.根據(jù)權(quán)利要求6所述的靜電放電保護(hù)電路，其特征在于其中所述的第一型態(tài)的第五摻雜區(qū)更包括電性連接至一控制電路，以控制該第一型態(tài)的第五摻雜區(qū)是否接地。
8.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于其中當(dāng)該輸入墊接收到一靜電電流時(shí)，該控制電路電源(Vcc)為關(guān)閉的狀態(tài)，而該第一型態(tài)的第一摻雜區(qū)、該第二型態(tài)的井區(qū)與該第一型態(tài)的深井區(qū)是構(gòu)成一第一寄生雙載子晶體管，而該第二型態(tài)的井區(qū)、該第一型態(tài)的深井區(qū)以及該第二型態(tài)的第三摻雜區(qū)是構(gòu)成一第二寄生雙載子晶體管，且該第一寄生雙載子晶體管與該第二寄生雙載子晶體管會(huì)構(gòu)成一正授回路。
9.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于其中所述的第一型態(tài)為P型，該第二型態(tài)為N型。
10.一種靜電放電保護(hù)電路，其是與一輸入墊電性連接，其特征在于該靜電放電保護(hù)電路包括一二極管，配置在一基底中，且該二極管是與該輸入墊電性連接；一第一型態(tài)的深井區(qū)，位于該基底中；一第二型態(tài)的井區(qū)，位于該第一型態(tài)的深井區(qū)中；一第一型態(tài)的第一摻雜區(qū)，位于該第二型態(tài)的井區(qū)中，且其是與該輸入墊電性連接；一晶體管，位于該基底上，其中該第一晶體管具有一閘極、一源極以及一汲極，該汲極是位于該第二型態(tài)的井區(qū)中且電性連接至一控制電路電源(Vcc)，該源極是位于該第一型態(tài)的深井區(qū)中；以及一第一型態(tài)的第二摻雜區(qū)，位于該第一型深井區(qū)中。
11.根據(jù)權(quán)利要求10所述的靜電放電保護(hù)電路，其特征在于其中所述的二極管的一端是電性連接至該輸入墊，另一端接地。
12.根據(jù)權(quán)利要求10所述的靜電放電保護(hù)電路，其特征在于其中所述的晶體管的該閘極與該源極以及該第一型態(tài)的第二摻雜區(qū)接地。
13.根據(jù)權(quán)利要求10所述的靜電放電保護(hù)電路，其特征在于其中所述的晶體管的該汲極有一部份是位于該第二型態(tài)的井區(qū)中，另一部分是位于該第一型態(tài)的深井區(qū)中。
14.根據(jù)權(quán)利要求10所述的靜電放電保護(hù)電路，其特征在于其中當(dāng)該輸入墊接收到一靜電電流時(shí)，該控制電路電源(Vcc)為關(guān)閉的狀態(tài)，該第一型態(tài)的第一摻雜區(qū)、該第二型態(tài)的井區(qū)與該第一型態(tài)的深井區(qū)是構(gòu)成一第一寄生雙載子晶體管，而該第二型態(tài)的井區(qū)、該第一型態(tài)的深井區(qū)以及該晶體管的該汲極是構(gòu)成一第二寄生雙載子晶體管，且該第一寄生雙載子晶體管與該第二寄生雙載子晶體管會(huì)構(gòu)成一正授回路。
15.根據(jù)權(quán)利要求10所述的靜電放電保護(hù)電路，其特征在于其中所述的第一型態(tài)為P型，該第二型態(tài)為N型。
16.一種靜電放電保護(hù)電路，其是與一輸入墊電性連接，其特征在該靜電放電保護(hù)電路包括一二極管，配置在一基底中，且該二極管是與該輸入墊電性連接；一第一型態(tài)的深井區(qū)，位于該基底中；一第二型態(tài)的井區(qū)，位于該第一型態(tài)的深井區(qū)中；一第一型態(tài)的第一摻雜區(qū)，位于該第二型態(tài)的井區(qū)中，且其是與該輸入墊電性連接；一第二型態(tài)的第二摻雜區(qū)，位于該第二型態(tài)的井區(qū)中，且其是電性連接至一控制電路電源(Vcc)；一晶體管，位于該基底上，其中該第一晶體管具有一閘極、一源極以及一汲極，該源極以及該汲極皆位于該第一型態(tài)的深井區(qū)中，且該汲極是電性連接至該控制電路電源(Vcc)；以及一第一型態(tài)的第三摻雜區(qū)，位于該第一型深井區(qū)中。
17.根據(jù)權(quán)利要求16所述的靜電放電保護(hù)電路，其特征在于其中所述的二極管的一端是電性連接至該輸入墊，另一端接地。
18.根據(jù)權(quán)利要求16所述的靜電放電保護(hù)電路，其特征在于其中所述的晶體管的該閘極與該源極以及該第一型態(tài)的第三摻雜區(qū)接地。
19.根據(jù)權(quán)利要求16所述的靜電放電保護(hù)電路，其特征在于其中所述的第二型態(tài)的第二摻雜區(qū)有一部份是位于該第二型態(tài)的井區(qū)中，另一部分是位于該第一型態(tài)的深井區(qū)中。
20.根據(jù)權(quán)利要求16所述的靜電放電保護(hù)電路，其特征在于其中當(dāng)該輸入墊接收到一靜電電流時(shí)，該控制電路電源(Vcc)為關(guān)閉的狀態(tài)，該第一型態(tài)的第一摻雜區(qū)、該第二型態(tài)的井區(qū)與該第一型態(tài)的深井區(qū)是構(gòu)成一第一寄生雙載子晶體管，而該第二型態(tài)的井區(qū)、該第一型態(tài)的深井區(qū)以及該晶體管的該源極是構(gòu)成一第二寄生雙載子晶體管，且該第一寄生雙載子晶體管與該第二寄生雙載子晶體管會(huì)構(gòu)成一正授回路。
全文摘要
本發(fā)明是關(guān)于一種靜電放電保護(hù)電路，其是與一輸入墊電性連接，該靜電放電保護(hù)電路包括一二極管，配置在一基底中，且此二極管是與上述的輸入墊電性連接；一P型深井區(qū)，位于基底中；一N型井區(qū)，位于P型深井區(qū)中；一第一P+摻雜區(qū)，位于N型井區(qū)中，且第一P+摻雜區(qū)是與輸入墊電性連接；一NMOS晶體管，位于基底上，其中此NMOS晶體管具有一閘極、一源極以及一汲極，且汲極是位于N型井區(qū)中并電性連接至一控制電路電源(Vcc)，而源極是位于P型深井區(qū)中；以及一第二P+摻雜區(qū)，位于P型深井區(qū)中。本發(fā)明的靜電放電保護(hù)電路相較于傳統(tǒng)的電路設(shè)計(jì)僅需要較小的面積。
文檔編號(hào)H01L27/00GK1716593SQ20041004826
公開日2006年1月4日 申請(qǐng)日期2004年6月14日 優(yōu)先權(quán)日2004年6月14日
發(fā)明者賴純祥, 蘇醒, 呂佳伶, 葉彥宏, 盧道政 申請(qǐng)人:旺宏電子股份有限公司