專利名稱：硅絕緣體晶片及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種硅絕緣體晶片(該硅絕緣體晶片包括一個硅基片、一個導(dǎo)熱性高的電絕緣層和一個缺陷密度低且層厚均勻度高的硅層)和制造所述硅絕緣體晶片的方法。
硅絕緣體(SOI)晶片通常包括三層在硅晶片(底層)的正面上，首先有一個電絕緣層，例如二氧化硅層。其次，在該電絕緣層上有一薄單晶硅層，隨后在該薄單晶硅層中制作電子元件。但，僅具有兩層的硅絕緣體晶片也經(jīng)公開。這些晶片包括一個電絕緣基片(例如玻璃或藍(lán)寶石)和一個薄硅層。為了制造具有預(yù)期線寬度的元件，尤其為實施完全耗盡技術(shù)(其中半導(dǎo)體三極管的耗盡區(qū)等于單晶硅層的厚度)，單晶硅層將需要非常薄，也即厚度為0.1微米或更薄。
常用的二氧化硅絕緣層的缺點是導(dǎo)熱率低，僅為約1.40W/Km。所以元件開關(guān)時所產(chǎn)生的熱量不能得到充分?jǐn)U散，從而形成局部高溫區(qū)(稱作熱點)，從而降低元件的傳導(dǎo)率、最大可能時鐘速率及其長期穩(wěn)定性或可靠性。
所以，在將導(dǎo)熱率較高的電絕緣材料用于硅絕緣體技術(shù)方面進(jìn)行了很多研究。舉例來說，藍(lán)寶石(氧化鋁，Al2O3)可用作薄硅層的基片材料(藍(lán)寶石硅，SOS)。α-氧化鋁的導(dǎo)熱率(30W/Km)遠(yuǎn)超過二氧化硅的導(dǎo)熱率。該結(jié)構(gòu)的缺點是除制造方法繁復(fù)之外，硅與藍(lán)寶石兩者晶格常數(shù)相差約10％而且熱膨脹系數(shù)也有差異(Si3.8×10-8/K；Al2O39.2×10-8/K)。舉例來說，在異質(zhì)外延方法中，這將不僅導(dǎo)致來自鋁的污染及自摻雜效果，而且還將導(dǎo)致結(jié)晶學(xué)上的缺陷(位錯、雙晶、疊層缺陷)，在隨后的熱退火步驟中這些缺陷僅能部分予以消除。硅-氧化鋁界面處的垂直薄膜不勻性和橫向應(yīng)力則導(dǎo)致電荷載體遷移率降低。所以，藍(lán)寶石硅不用于超速微電子裝置，而是用于抗輻射。另一缺點是硅層不受來自下方的電學(xué)影響，因為基片的整個厚度由電絕緣氧化鋁所組成。
而具有三層結(jié)構(gòu)(包括由半導(dǎo)體材料形成的基片、電絕緣層和電絕緣層上面的半導(dǎo)體材料層)的硅絕緣體晶片則沒有上述缺點。
日本專利JP01-315129中曾述及一種此類硅絕緣體晶片，該晶片包括硅基片、氧化鋁絕緣層和薄硅層。日本專利JP03-069144和JP03-069145中曾述及在硅基片上制造氧化鎂鋁(尖晶石，MgAl2O4)絕緣層。日本專利JP09-162088中曾公開α-和γ-氧化鋁(Al2O3)、氧化鎂鋁(MgAl2O4)、氧化鈰(CeO2)及氟化鈣(CaF2)可用在硅基片和薄硅層之間作為絕緣層。該絕緣層通過低壓化學(xué)蒸氣沉積法(LPCVD)或分子束外延法(MBE)制備在硅基片上。然后，以外延方式將硅層沉積在絕緣層上?；蛘?，將另一硅晶片連接在絕緣層上，然后通過研磨和拋光至預(yù)期的層厚而制得所述硅層。
但，根據(jù)上述文獻(xiàn)的這些硅絕緣體晶片僅有限地適合于制造若干電子元件(例如微處理器、筆記本電腦的存儲元件或通訊器材的晶片)，因為它們在制備電子元件時的產(chǎn)率較低。
所以，本發(fā)明的目的是提供一種硅絕緣體晶片，該硅絕緣體晶片具有高導(dǎo)熱率的電絕緣層且確保在隨后的電子元件制作過程中提高產(chǎn)率。
所述目的通過這樣一種硅絕緣體晶片得以實現(xiàn)，該晶片包括一個由硅制得的基片(在該基片的至少一個表面上沿至少一個空間方向具有至少一個導(dǎo)熱率至少為1.6W/Km的電絕緣層)和一個位于電絕緣層上方、厚度為10納米至10微米、偏離平均層厚度的標(biāo)準(zhǔn)偏差至多為5％且缺陷密度至多為0.5HF缺陷/平方厘米的單晶硅層。
電絕緣層所用的材料可以是沿至少一個空間方向具有電絕緣作用且導(dǎo)熱率至少為1.6W/Km的所有化合物。各向同性材料沿所有空間方向的導(dǎo)熱率均相同，各向異性材料沿不同空間方向的導(dǎo)熱率可以不同。依照本發(fā)明，只要所示的最小值在某一空間方向上能夠達(dá)到或超過。適當(dāng)材料的實例包含硅酸鋯(Zr[SiO4])、鈦酸鋇(BaTiO3)及氧化鋯(ZrO)。其中優(yōu)選導(dǎo)熱率至少為9W/Km的材料，例如氧化鋁(Al2O3)、氧化鎂(MgO)、氧化鎂鋁(MgAl2O4)、氧化釷(ThO2)、氮化硼(BN)、碳化硼(BCx)及鈦酸鍶(SrTiO3)。尤其優(yōu)選導(dǎo)熱率至少為100W/Km的材料，例如金剛石、氮化鋁(AlN)和氧化鈹(BeO)。也可使用具有化學(xué)通式AXByOn的其它二元及三元氧化物，其中A及B可以是金屬、半金屬或非金屬，O代表氧，x、y及n是正整數(shù)，x和y也可以是零。電絕緣層的導(dǎo)熱率越高，對元件越有利，因為熱點可以減少。然而，必須確保有關(guān)電絕緣性能的條件。
此外，導(dǎo)熱率高的電絕緣體必須滿足的條件是這些電絕緣體必須能耐受電子元件制作期間所需加工溫度而不遭損壞。這些電絕緣裝置必須在高達(dá)至少1000℃的溫度下仍保持熱穩(wěn)定而不分解、不改變其晶體結(jié)構(gòu)或喪失其作為熱導(dǎo)體或電絕緣體的性能。舉例來說，以上特別述及的諸材料均可滿足這些條件。所以，本發(fā)明的硅絕緣體晶片也適用于CMOS(互補金屬氧化物半導(dǎo)體)法，該法所需的溫度高達(dá)1000℃。
上述絕緣層所用的材料對上述硅層的電學(xué)特性無重大不良影響。這些材料對硅的還原作用無影響，即這些材料不會形成硅化合物，也不會被還原成純金屬。
電絕緣層的厚度為1納米至1微米，但優(yōu)選層厚度為1納米至100納米，尤其優(yōu)選層厚度為2納米至80納米。
通常是借助缺陷蝕刻來對硅頂層中的缺陷進(jìn)行表征。為測定所謂的HF(氟化氫)缺陷，將晶片與HF/H2O混合物(1∶1)相接觸，歷時15分鐘。為測定所謂的Secco缺陷，將晶片與K2Cr2O7/HF/H2O混合物(44公克/1公斤/5公斤)相接觸，處理時間以將75％的薄硅層移除為準(zhǔn)。已知Secco蝕刻的蝕刻速率是2至2.5納米/秒，因此蝕刻時間可容易地配合硅層的厚度。經(jīng)過蝕刻操作之后，在光學(xué)顯微鏡下對這些缺陷進(jìn)行分析和計數(shù)。本發(fā)明硅絕緣體晶片的缺陷密度至多為0.5個HF缺陷/平方厘米。優(yōu)選同時具有至多為1×104個Secco缺陷/平方厘米的缺陷密度的硅絕緣體晶片。
在電絕緣層的上方，本發(fā)明的硅絕緣體晶片具有一薄單晶硅層，其厚度為10納米至10微米，且其偏離平均層厚度的標(biāo)準(zhǔn)偏差至多為5％。
在元件制作過程中，硅晶片的低缺陷密度導(dǎo)致功能性元件的高產(chǎn)率。層厚度的標(biāo)準(zhǔn)偏差低顯然導(dǎo)致半導(dǎo)體三極管特性的緊密分布，進(jìn)而改良可用元件的產(chǎn)率和這些元件的功能。因此，本發(fā)明的硅絕緣體晶片非常適合最先進(jìn)的電子元件的制作。
本發(fā)明還涉及硅絕緣體晶片的制造方法，該方法包含下列步驟—提供由硅制得的基底晶片，—提供一具有單晶硅表面施主層的施主晶片，該晶片的厚度至少與由其制得的硅層的最終厚度相當(dāng)，而且該晶片的空穴濃度至多為1012個/立方厘米且空穴聚塊濃度至多為105個/立方厘米，—在基底晶片的一個面和/或在施主晶片的具有施主層的面上施加一種在至少一個空間方向上的導(dǎo)熱率至少為1.6W/Km的電絕緣材料層，然后—以適當(dāng)方式將基底晶片和施主晶片相接合，以使施主晶片的施主層側(cè)通過電絕緣層與基底晶片相連，和然后—降低施主晶片的厚度，從而由所述施主層形成一個厚度為10納米至10微米、偏離平均層厚度的標(biāo)準(zhǔn)偏差至多為5％且缺陷密度至多為0.5HF缺陷/平方厘米的單晶硅層，此單晶硅層經(jīng)由電絕緣材料與基底晶片相連。
本發(fā)明方法的起始點是兩個晶片，即施主晶片和基底晶片(也稱處理晶片)。
任何合適直徑(例如3英寸、4英寸、5英寸、6英寸、8英寸、12英寸或更大)的硅晶片[這些硅晶片是多晶或(優(yōu)選)單晶]均可用作基底晶片。所述基底晶片還可以摻有一種或多種電活性元素，例如硼、鋁、鎵、磷、砷或銻。還可摻有其它元素，例如鍺、氮或碳，以促進(jìn)基底晶片與電絕緣層間的晶格匹配。另外，借助共摻雜作用(例如氮濃度為1×1014個/立方厘米至1×1015個/立方厘米)可增加基底晶片對位錯和滑動的力學(xué)穩(wěn)定性。使用摻有大量碳、氮或硼的硅晶片是特別優(yōu)選的。
依照本發(fā)明，所用施主晶片是具有單晶硅表面施主層的晶片，該施主層的厚度至少與由其所制硅層的最終厚度相當(dāng)。該施主層實質(zhì)上無空穴和空穴聚塊(結(jié)晶微?；駽OPs)。就本發(fā)明而言，這指的是空穴濃度至多為1012個/立方厘米，并且空穴聚塊的濃度至多為105個/立方厘米。施主層位于施主晶片的表面上，該表面經(jīng)由電絕緣層與基底晶片相連。舉例來說，所用施主晶片的施主層可以是外延硅層。由于在外延加工過程中沉積速率低，該外延層無任何空穴或空穴聚塊。也可以通過熱處理將用做施主晶片的硅晶片的表面或整個晶片中的空穴或空穴聚塊除去，如歐洲專利EP 629559A1中所述。所用施主晶片也可以是由無空穴單晶體制成的硅晶片。舉例來說，如德國專利DE 4414947A1和歐洲專利EP 866150A1中所述，此類硅單晶體可利用Czochralski坩堝拉晶法制得，在這種情況下，拉晶過程中必須保持精確界定的條件。制造無空穴硅單晶體的主要條件是必須滿足不等式V/G＜1.34×10-3平方厘米/(minK)(其中V是生長速率，G是在液/固相界處的軸向溫度梯度)。
任何合適直徑(例如3英寸、4英寸、5英寸、6英寸、8英寸、12英寸或更大，優(yōu)選直徑與基底晶片的直徑相同)的晶片(該晶片具有一無空穴及無空穴聚塊的單晶硅施主層)均可用作施主晶片。舉例來說，該施主晶片可以是一單晶體硅晶片。但，其本身也可具有許多層，在這種情況下，至少施主層是由單晶硅所組成。硅晶片或者至少施主層可摻有一種或多種電活性元素，例如硼、鋁。鎵、磷、砷或銻，而且這也可以理解為包括高度摻雜的硅。也可摻有其它元素，例如鍺、氮或碳，以便促進(jìn)施主層與電絕緣層間的晶格匹配。
依照本發(fā)明，首先在具有施主層的施主晶片表面上或在基底晶片的至少一個面上制造一電絕緣材料層(例如使用遠(yuǎn)距聚焦槍，采用(例如)已知的蒸發(fā)涂覆技術(shù))。有關(guān)裝置和步驟的說明是載于《薄膜和涂層沉積技術(shù)手冊》(Bunshah，R.F.，Noyes出版，紐澤西(1994)，第二版，第184頁，第134頁)。電絕緣材料的層厚度為1納米至1微米，但優(yōu)選層厚度為1納米至100納米，尤其優(yōu)選層厚度為2納米至80納米。
但，也可采用其它已知沉積方法，例如APCVD(大氣壓化學(xué)蒸氣沉積)、LPCVD(低壓化學(xué)蒸氣沉積)、MBE(分子束外延)或ALD(原子層沉積)。最佳沉積法視電絕緣材料的性能而定。上述《薄膜和涂層沉積技術(shù)手冊》中對何種物質(zhì)可用何種合適方法有著詳盡的說明。舉例來說，LPCVD法或PECVD法(等離子增強化學(xué)蒸氣沉積)可用于AlN。
本發(fā)明的方法也可以適當(dāng)方式加以改進(jìn)，以首先在硅晶片的一個或兩個面上，借助熱氧化作用制備厚度低于5納米的極薄二氧化硅層。電絕緣材料是被施加在二氧化硅層上或不具有二氧化硅層的晶片上。其它變體可由多層組合而形成，但這些層中至少一層必須具有電絕緣作用。
然后，以適當(dāng)?shù)姆绞绞够拙c施主晶片粘合，以使施主晶片經(jīng)由電絕緣層以不含空穴和空穴聚塊(COPs)的面與基底晶片連接在一起。若僅基底晶片的一個面具有電絕緣層，則此面即是與施主晶片的無空穴和空穴聚塊(COPs)的面相連接的面。若兩個晶片均具有一電絕緣層，則經(jīng)由這兩個電絕緣層將兩個晶片相互連接在一起。該兩個晶片的連接最好采用可商購的粘合劑。
在最終步驟中，將施主晶片的厚度是以適當(dāng)方式予以降低，以由該施主晶片形成一硅晶片，該硅晶片的最終厚度為10納米至10微米，其偏離平均層厚度的標(biāo)準(zhǔn)偏差至多為5％，且其缺陷密度至多為0.5HF缺陷/平方厘米。所實施的最終步驟優(yōu)選是一拋光步驟，例如歐洲專利EP 905767A1中所述。
待基底晶片與施主晶片粘合之后，優(yōu)選在1000℃至1200℃的溫度下對晶片施以熱處理(粘合退火)，以改良兩連接晶片間的界面性能。此高溫處理也導(dǎo)致電絕緣層的部分燒結(jié)，并使其性能獲得改良。所述粘合退火處理可在施主晶片厚度減至硅層預(yù)期最終厚度的步驟之前或之后實施。
特別優(yōu)選沿施主晶片中事先制備的分離層進(jìn)行剝離處理來降低施主晶片的厚度。
舉例來說，所述分離層可通過離子(例如氫離子)植入而制得，如歐洲專利EP 533551A1中所述。電絕緣層可在植入處理之前或之后施加于施主晶片上或(獨立于此)施加于基底晶片上。沿分離層的剝離處理是在兩個晶片粘合后進(jìn)行的，例如通過在300至500℃溫度下進(jìn)行熱處理(剝離退火)。
但，如德國專利DE 10131249A1中所述，通過對表面具有適當(dāng)凹穴的硅晶片進(jìn)行熱處理(該熱處理可使表面緊靠并在表面下方形成孔洞)也可形成分離層。在此情況下，所述分離層是由一個孔洞層所界定。就本發(fā)明而言，在此方法中，所述施主晶片必須不含空穴和空穴聚塊(COPs)。在此方法中，優(yōu)選將電絕緣層沉積在基底晶片上。舉例來說，在將所述兩塊硅晶片連接在一起之后，借助加熱、機械或化學(xué)方法，這些晶片在由孔洞所界定的分離層處剝離。合適的方法曾在德國專利DE 10131249A1中述及。
在實施本發(fā)明方法時，完整地、驚奇地并出乎意料地顯出下列效果如果至少在所用施主晶片的單晶硅施主層內(nèi)既無空穴也無空穴聚塊，并且將所述施主晶片經(jīng)由高導(dǎo)熱率電絕緣層與基底晶片相連接，隨后可通過拋光作用或其它平化加工使連接的晶片達(dá)到非常均勻的層厚度。絕緣層的溫度補償效果以及硅層內(nèi)的不含空穴，顯著地導(dǎo)致一種結(jié)構(gòu)，在剝離退火過程中和拋光過程中，這種結(jié)構(gòu)可使拋光過程中的材料去除非常均勻。所制得的硅絕緣體晶片的電絕緣層的導(dǎo)熱率極佳，同時其薄硅層的缺陷密度低且層厚度的均勻度高。其HF缺陷的缺陷密度低于0.5個/平方厘米，且Secco缺陷的缺陷密度低于1×104個/平方厘米。偏離平均層厚度的標(biāo)準(zhǔn)偏差至多為5％。
下面以氧化鈹作電絕緣材料為例(適用方法并非以氧化鈹為限)，對本發(fā)明的一個優(yōu)選實施方式加以說明如下所用施主晶片是由無空穴單晶體制得的硅晶片。所述無空穴單晶體由Czochralski坩堝拉晶法制得，在拉晶過程中滿足不等式V/G＜1.34×10-3平方厘米/(minK)。
氧化鈹(BeO)層通過蒸發(fā)涂覆沉積在施主晶片上。使用遠(yuǎn)距聚焦槍進(jìn)行蒸發(fā)的過程中所選的蒸發(fā)溫度為2400℃至2700℃。所用坩堝材料是鎢，鎢對氧化鈹和融熔均具有抵制作用，所產(chǎn)生的氧化鈹層的厚度為50納米。
然后，將氫植入該晶片，使其與另一硅晶片(基底晶片)相粘合，如歐洲專利EP 533551A1中所述。接著，在450℃下進(jìn)行熱處理(剝離退火)。在此熱處理過程中，施主晶片在由氫的植入所界定的分離層處剝離，于是在基底晶片上覆上一個導(dǎo)熱的電絕緣材料層和(位于絕緣材料層上的)硅層。施主晶片的其余部分則借助剝離退火作用而剝離除去。
然后，在1100℃溫度下對所述晶片進(jìn)行另一熱處理(粘合退火)，以改良硅層與電絕緣層間的界面性能。該高溫處理也導(dǎo)致氧化鈹層的部分燒結(jié)，使其性能獲得改良。然后，如歐洲專利EP 905767A1中所述，將載有薄硅層的晶片面加以拋光。
如此制得的硅絕緣體晶片的HF缺陷密度為0.3個/平方厘米，Secco缺陷密度為0.7×104個/平方厘米，偏離平均層厚度的標(biāo)準(zhǔn)偏差為4％。
權(quán)利要求
1.一種硅絕緣體晶片，其包括一個由硅制得的基片；在該基片的至少一個表面上沿至少一個空間方向的導(dǎo)熱率至少為1.6W/Km的至少一個電絕緣層；和一個位于所述電絕緣層上、厚度為10納米至10微米、偏離平均層厚度的標(biāo)準(zhǔn)偏差至多為5％且缺陷密度至多為0.5HF缺陷/平方厘米的單晶硅層。
2.如權(quán)利要求1的硅絕緣體晶片，其缺陷密度至多為1×104Secco缺陷/平方厘米。
3.如權(quán)利要求1或2的硅絕緣體晶片，其中所述電絕緣層的導(dǎo)熱率至少為9W/Km。
4.如權(quán)利要求3的硅絕緣體晶片，其中所述電絕緣層的導(dǎo)熱率至少為100W/Km。
5.如權(quán)利要求1至4任一的硅絕緣體晶片，其中所述電絕緣層包括至少兩層不同的電絕緣材料。
6.一種制造硅絕緣體晶片的方法，該方法包含下列步驟—提供由硅制得的基底晶片，—提供一具有單晶硅表面施主層的施主晶片，該晶片的厚度至少與由其制得的硅層的最終厚度相當(dāng)，而且該晶片的空穴濃度至多為1012個/立方厘米，且空穴聚塊濃度至多為105個/立方厘米，—在基底晶片的一個面和/或在施主晶片的具有施主層的面上施加一種在至少一個空間方向上的導(dǎo)熱率至少為1.6W/Km的電絕緣材料層，然后—以如下方式將基底晶片和施主晶片相連接，以使施主晶片的施主層側(cè)通過電絕緣層與基底晶片相連，和然后—降低施主晶片的厚度，從而由所述施主層形成一個厚度為10納米至10微米、偏離平均層厚度的標(biāo)準(zhǔn)偏差至多為5％且缺陷密度至多為0.5HF缺陷/平方厘米的單晶硅層，此單晶硅層經(jīng)由電絕緣材料與基底晶片相連。
7.如權(quán)利要求6所述的方法，其中所述降低施主晶片厚度的步驟包括拋光步驟。
8.如權(quán)利要求6或7所述的方法，其中在施主晶片與基底晶片粘合之前，在施主晶片內(nèi)制造一分離層，且所述降低施主晶片厚度的步驟包括沿分離層剝離施主晶片的步驟。
9.如權(quán)利要求8的方法，其中所述分離層是通過將氫植入所述施主晶片而制成的。
10.如權(quán)利要求8或9的方法，其中所述剝離處理是通過300至500℃溫度下的熱處理來進(jìn)行的。
全文摘要
本發(fā)明涉及一種硅絕緣體晶片，該晶片包括一個由硅制得的基片、一個導(dǎo)熱率至少為1.6W/Km的電絕緣層和一個厚度為10納米至10微米、偏離平均層厚度的標(biāo)準(zhǔn)偏差至多為5％且缺陷密度至多為0.5HF缺陷/平方厘米的單晶硅層。本發(fā)明還涉及一種用于制造此類硅絕緣體晶片的方法，其中將由硅制成的基底晶片通過事先施加的電絕緣材料層與施主晶片相連。所述施主晶片載有一單晶硅施主層，該層的空穴濃度至多為10
文檔編號H01L21/70GK1574227SQ20041004847
公開日2005年2月2日 申請日期2004年6月10日 優(yōu)先權(quán)日2003年6月12日
發(fā)明者羅伯特·赫茨爾, 迪爾克·丹茨, 安德烈亞斯·許貝爾, 烏爾里希·蘭貝特, 賴因霍爾德·瓦里希 申請人:硅電子股份公司