專利名稱：程序編碼一只讀存儲元件的方法及所形成的只讀存儲元件的制作方法
技術領域：
本發(fā)明是有關于一種非易失性(non-volatile)存儲元件，且特別是有關于一種程序編碼只讀存儲半導體元件的方法。
背景技術：
非易失性(non-volatile)半導體存儲元件主要目的是用以安全地儲存數(shù)據(jù)，甚至當沒有電源供應時，數(shù)據(jù)仍存在。而只讀存儲器(Read Only Memory，ROM)，為一種非易失性存儲元件，用以儲存已寫好的程序，并廣泛地被應用于所有以微處理機為基礎的數(shù)字電子裝置中。
存儲單元(cell)的陣列(array)一般配置于只讀存儲元件內(nèi)，用以存放數(shù)據(jù)，且每一存儲單元內(nèi)包括一個晶體管。這些晶體管主要為金屬氧化物半導體場效應晶體管(Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET)，配置于存儲元件的字線(word line)與位線(bit line)所構成的交錯區(qū)域中。于存儲單元的晶體管中的位數(shù)據(jù)值或程序代碼，會永久地以物理或電力特性的方式儲存于個別存儲單元內(nèi)。一般說來，存放于非易失性只讀存儲器內(nèi)的數(shù)據(jù)，只供讀取，但不能變更或再存入其它數(shù)據(jù)。
對于只讀數(shù)據(jù)的儲存，在存儲元件制造時，于程序編碼只讀存儲器過程中完成。一般而言，習知的編碼只讀存儲器的方式，必需藉由離子注入，將只讀的數(shù)據(jù)寫至所選定的存儲單元的晶體管溝道區(qū)域中，因此，必需提高其金屬氧化物半導體場效應晶體管的臨界電壓(threshold voltage)，并使增加的臨界電壓值大于可能外加電壓的最大值。如此一來，可得到一永久性絕緣或低傳導性的晶體管，亦即編碼二進制程序碼的‘0’至所選定的金屬氧化物半導體場效應晶體管內(nèi)。
由于離子只需注入于所選定的存儲單元的晶體管溝道區(qū)域中，故于離子轟擊期間，存儲元件的其它區(qū)域應被遮蓋并保護。因此，各種具不同編碼的光掩模已被應用于使離子注入半導體中特定的區(qū)域。故若于程序編碼過程中，采用具不同編碼的光掩模，便能制造相異的多種只讀存儲器，稱作光掩模式只讀存儲器(mask ROM)。
用以幫助光掩模式只讀存儲器編碼的具編碼的光掩模，是利用光刻工藝(photolithography)的原理來進行。光刻工藝，為一種將圖案移轉(zhuǎn)到一硅基板(substrate)上，以便產(chǎn)生如微米(micro，μ)的微小結(jié)構的方法。光刻工藝可整合于許多包含有光掩模式只讀存儲器的近代元件的制造，例如微機電系統(tǒng)(micro-electro-mechanical systems)、光學元件及半導體元件等。
習知的光刻工藝，是用一種裝置(例如是旋轉(zhuǎn)盤，spinner)，均勻地將一層感光電阻沉積在硅基板，例如是半導體的晶片(wafer)上。再利用紫外光或其它型式的放射光，將此晶片曝光。曝光前，于此晶片表面先設置一光掩模，用以避免放射光穿透其余非預定感光電阻層的區(qū)域。當曝光時，于放射光下，預定感光電阻層的區(qū)域自然進行某一程度的聚合作用(polymerization)或去極化(depolymerization)反應。接著，將晶片浸入一種作為顯影液的化學品中加以顯影后，溶解晶片上部分不必要的光致抗蝕劑，并沖洗晶片表面以去除顯影液。由于晶片上的光致抗蝕劑圖案由光掩模的圖案所決定，因此，此具光掩模圖案的光致抗蝕劑被稱為圖案化光致抗蝕劑。
圖案化光致抗蝕劑層直接可形成于裸晶片(bare wafer)上或已具有多層結(jié)構的晶片上，但須考慮到形成的表面需平坦以避免聚焦變化深度的問題。一般圖案化光致抗蝕劑的應用包括選擇性地摻雜晶片的特定區(qū)域，并于硅基板上選擇性地蝕刻圖案化光致抗蝕劑層下的結(jié)構。當圖案化光致抗蝕劑作為注入障壁使用時，圖案化光致抗蝕劑可避免底下欲保護的區(qū)域獲得摻雜劑，因此可使硅基板中的不同區(qū)域具有不同的電性。
具編碼光掩模可分為預編碼光掩模(pre-code mask)以及真編碼光掩模(real-code mask)。預編碼光掩模用于形成密集且相等的開口，且每一開口定義為一個晶體管。真編碼光掩模只用于形成具可程序化晶體管的開口。
有數(shù)種方法可將欲得的程序碼注入至只讀存儲器內(nèi)，用以進行只讀存儲器的編碼。今舉出兩種一般習知的實作編碼方法，宣稱可降低工藝時間以及減少工藝的步驟。第一種方法包括形成一光致抗蝕劑層，接著，分別采用具有預編碼開口的圖案的光掩模以及具有真編碼開口的圖案的光掩模，兩次曝光此光致抗蝕劑層。于此法中，由于單一光致抗蝕劑平面曝光兩次，使得兩次曝光后重疊結(jié)果難以控制，造成注入?yún)^(qū)域可能發(fā)生移位的問題。
另一種習知的編碼方法為，于離子注入時僅使用單一光掩模(即真編碼光掩模)，而未使用預編碼光掩模，故真編碼藉由一光掩模影像形成于單一光致抗蝕劑平面上。此種方法所需要的工藝步驟最少，但因未使用預編碼光掩模，故很難控制各個工藝中窗口(開口區(qū)域)的實際大小。如此一來，位于只讀存儲器上的不同位置的晶體管，其離子劑量的接收控制度變差。
為了避免上述的困難，提供一種替代方法，是于光刻工藝技術中，選擇性地使用一氧化層與一個或多個光致抗蝕劑層。作為預編碼光掩模使用的氧化層，可依據(jù)欲達成的制造電路結(jié)構，并避免上述問題來進行所需的離子注入。然而，由于此替代方法牽涉一氧化層的應用，亦伴隨著某些缺點，例如為了圖案化氧化層所需增加的步驟使得工藝時間增長、額外原料消耗增加且增加成本。此外，于氧化層形成及圖案化氧化層的過程中，可能有非必要外來粒子造成晶片污染。再者，氧化預編碼光掩模過程的施行也可能導致關鍵尺度(Critical Dimension，CD)產(chǎn)生偏差，并可能導致蝕刻不均勻等相關問題。于形成一具有預編碼開口圖案于氧化層上時，不精確的CD更對之后所進行的注入真編碼工藝造成不利的影響。有鑒于此，對于光掩模式只讀存儲器的制造及編碼，如何迅速且容易地進行程序化編碼且消耗最少的材料、避免污染以及避免CD偏差，實為所有相關從業(yè)人員所必須努力改進的方向。
對于相關從業(yè)人員而言，除了習知光掩模式只讀存儲器制造方法的上述缺點必須加以改善，以期更精確的控制注入離子的劑量與控制所形成的開口大小外，更希望能夠使所需的工藝時間達到最少且材料的消耗量最低，以期增加生產(chǎn)良率及維持低成本。再者，希望有更精確的編碼方法能夠降低于預編碼時可能的粒子污染。另外，因元件大小接近光刻工藝處理的分辨率極限，如程序代碼注入?yún)^(qū)域的大小為0.15μm2，故需不斷操練精進，以期更精確的控制預編碼以及真編碼的CD等各項技術，而能夠以較經(jīng)濟的方式維持元件的品質(zhì)。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種制造相同非易失性(non-volatile)的存儲器編碼結(jié)構及其方法，以達到快速、無污染性、可控制性且結(jié)構簡單的作用。本發(fā)明揭露一種程序編碼光掩模式只讀存儲器(maskread only memory)的方法，于本發(fā)明中，將光致抗蝕劑覆蓋于只讀存儲器的字線(word line)上，并直接形成只讀存儲器的具預編碼(pre-code)開口的圖案于光致抗蝕劑上。接著，形成第二光致抗蝕劑層，并圖案化第二光致抗蝕劑層，以產(chǎn)生只讀存儲器的具真編碼(real-code)開口的圖案，用以完成接下來程序化編碼的離子注入步驟。具真編碼開口的圖案以及具預編碼開口的圖案，是垂直重疊并設置于不同的光致抗蝕劑平面上。
依照本發(fā)明的發(fā)明精神，一種執(zhí)行本發(fā)明且達到其它優(yōu)點的方法包括，形成至少一只讀存儲元件的半成品，且半成品中具有多個基本上相同的柵極寬度。接著，于只讀存儲元件半成品上形成第一光致抗蝕劑層，并選擇性地曝光第一光致抗蝕劑層，以顯影一具預編碼開口的圖案。每一預編碼開口的大小基本上相等，且每一預編碼開口設置于一字線上，且介于由二相鄰的位線與一字線所構成的交錯區(qū)域之間。然后，形成一第二光致抗蝕劑層在第一光致抗蝕劑層上，并選擇性地曝光，以顯影一具真編碼開口的圖案，每一真編碼開口的大小基本上相等。隨后，再注入適當?shù)碾x子劑量于由真編碼開口與預編碼開口所構成的交錯區(qū)域中。于形成具真編碼開口的圖案后，對第一光致抗蝕劑層注入適當劑量(離子)，或?qū)⒌谝还庵驴刮g劑層置于等離子體蝕刻機內(nèi)進行處理，使第一光致抗蝕劑層硬化。
此外，柵極寬度的大小基本上不需相等，預編碼開口的大小基本上不需相等，且真編碼開口的大小基本上不需相等，只要位于由真編碼開口以及預編碼開口所構成的交錯區(qū)域中所形成的開口具有相同的大小，以使基本上相等的注入劑量可傳送至特定的溝道即可。形成第一光致抗蝕劑層之前，可依使用者所需，先涂布一抗反射層(anti-reflective coating layer)。
再者，形成預編碼開口可先形成一氧化層覆蓋于只讀存儲元件半成品的柵極上，接著，形成第一圖案化光致抗蝕劑層于氧化層上，然后蝕刻氧化層并除去第一圖案化光致抗蝕劑層。隨后，形成第二圖案化光致抗蝕劑層于氧化層上。在除去第一圖案化光致抗蝕劑層后，可依實際需求，形成一犧牲層(sacrificial layer)，并平坦化此犧牲層。在形成第二圖案化光致抗蝕劑層后，除去犧牲層的曝光區(qū)。
依照本發(fā)明的發(fā)明精神，另一種執(zhí)行本發(fā)明的方法包括，形成至少一只讀存儲元件的半成品，且半成品中具有多個基本上相同的柵極寬度。接著，于只讀存儲元件半成品上形成第一光致抗蝕劑層，并選擇性地曝光第一光致抗蝕劑層，以顯影一具真編碼開口的圖案。每一真編碼開口的大小基本上相等。然后，形成一第二光致抗蝕劑層在第一光致抗蝕劑層上，并選擇性地曝光，以顯影一具預編碼開口的圖案。每一預編碼開口的大小基本上相等。隨后，再注入適當?shù)碾x子劑量于由真編碼開口與預編碼開口所構成的交錯區(qū)域中。
此外，至少一具真編碼開口的圖案的開口與至少一預編碼開口重疊。真編碼開口的數(shù)目可少于預編碼開口的數(shù)目，預編碼開口的寬度可大于柵極寬度，且真編碼開口的大小可大于、等于或小于預編碼開口的大小。
依照本發(fā)明，一種程序編碼只讀存儲元件的方法包括形成第一光致抗蝕劑層、圖樣化第一光致抗蝕劑層、形成第二光致抗蝕劑層、圖樣化第二光致抗蝕劑層以及只讀存儲元件的編碼注入。上述方法依據(jù)所需的臨界電壓，全部或部分重復實施。第一光致抗蝕劑層具有第一種厚度，第二光致抗蝕劑層具有第二種厚度，且第二光致抗蝕劑層的厚度可大于第一光致抗蝕劑層的厚度。
實施本發(fā)明的另一方法為硅基板可由P型半導體基板所構成，位線可摻雜N型雜質(zhì)形成，且二相鄰位線間的硅基板可摻雜P型雜質(zhì)。多個編碼包括基本上所有編碼，至少一只讀存儲元件的半成品，包括多個只讀存儲元件的半成品，且多個柵極包括基本上只讀存儲元件半成品的所有柵極。
為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并配合附圖，作詳細說明如下。


圖1繪示乃形成字線后的只讀存儲元件的平面圖；圖2繪示乃依照本發(fā)明的實施例的中間工藝階段的只讀存儲元件的剖面圖；圖3A繪示乃依照圖2，形成第一圖案化光致抗蝕劑層后的只讀存儲元件的剖面圖；圖3B繪示乃依照圖3A，形成第二圖案化光致抗蝕劑層后的只讀存儲元件的剖圖；圖4繪示乃圖3B的只讀存儲元件的一部分放大的剖面圖；圖5繪示乃依照本發(fā)明的一實施例的編碼只讀存儲元件工藝步驟的流程圖；圖6A繪示乃依照圖2，為本發(fā)明的另一實施例的具有一額外圖案化光致抗蝕劑層的剖面圖；圖6B繪示乃依照第6A圖，并具有另一額外圖案化光致抗蝕劑層的剖面圖；圖7繪示乃依照本發(fā)明的另一實施例的編碼只讀存儲元件工藝步驟的流程圖；圖8繪示乃依照本發(fā)明的另一實施例的中間工藝階段形成第一圖案化光致抗蝕劑層后的只讀存儲元件的剖面圖；圖9繪示乃依照圖8，蝕刻下面氧化層并除去第一圖案化光致抗蝕劑層后的剖面圖；圖10繪示乃依照圖9，并形成犧牲層于已蝕刻的氧化層間的剖面圖；圖11繪示乃依照圖10，光掩模蝕刻犧牲層的選擇區(qū)后的剖面圖；以及圖12繪示乃依照圖11，程序碼注入并除去光致抗蝕劑層、氧化層以及部分犧牲層，以形成一連續(xù)的MOSFET存儲單元的剖面圖。
附圖標記說明11位線13字線16存儲單元18底部抗反射層20柵極寬度21硅基板22、22’第一光致抗蝕劑層23、23’第一光致抗蝕劑層厚度25、25’第二光致抗蝕劑層27、27’第二光致抗蝕劑層厚度28氧化層30、38區(qū)域32犧牲層42開口區(qū)域101、103、105、108、110、112、115、201、203、205、208、210、212、215步驟方塊
具體實施例方式
附圖中，相同或類似的附圖標記，用以描述相同或類似的部分。需要注意的是，附圖為較簡化型式，并未使用精確尺度。另外，于附圖中所使用的直觀的命名，例如上、下、左、右、上面、下面、之上、之下、在...之上、背面以及前面，是用以方便且清楚地說明本發(fā)明，并不致于限制本發(fā)明發(fā)明精神的范圍。
雙光致抗蝕劑層已被發(fā)現(xiàn)并具體地應用在非易失性(non-volatile)半導體存儲元件的制造以及程序編碼上。大多數(shù)非易失性半導體存儲元件必須在制造時將程序碼寫入。這些存儲元件在程序編碼時，將離子注入至由金屬氧化物半導體場效應晶體管(Metal-Oxide-Semiconductor Field Effect Transistor；MOSFET)所構成的存儲單元內(nèi)，用以改變存儲單元的電性特性。非易失性存儲元件的一種形式—光掩模式可編程只讀存儲器(mask-programmableread-only memory)，可藉由注入雜質(zhì)至特定的MOSFET的溝道區(qū)域內(nèi)，以增加臨界電壓來完成程序編碼。
請參照圖1，其繪示設置于半導體硅基板上的光掩模式只讀存儲器的存儲單元陣列，此陣列具有多條相互垂直排列的位線(bit lines)11以及字線(word lines)13。于本實施例中，形成位線11在字線13形成之前，且此硅基板由摻雜某種雜質(zhì)型式(P型或N型)的半導體所構成，而位線11可藉由注入具有與硅基板相反的雜質(zhì)型式，并平行地形成于硅基板上。也就是若硅基板為P型的半導體，則利用如砷或磷等具有N型性質(zhì)的元素摻雜以形成位線11。
形成位線11之后，在硅基板上優(yōu)選地形成柵極氧化層(未繪制于圖上)，其厚度約為50埃(angstroms，)至300埃之間，并圖案化柵極氧化層以形成本實施例中的多個具有基本上相等的柵極。柵極設置于存儲單元的陣列內(nèi)，并具有基本上相等或完全相等的柵極寬度。上述柵極氧化層可于化學氣相沉積(Chemical Vapor Deposition，CVD)爐內(nèi)執(zhí)行熱氧化工藝成長獲得。
接著，利用例如是CVD沉積一層傳導層，其厚度有如喱(grain)般的大小即足以表現(xiàn)出所需的電性特性。再來，將光致抗蝕劑利用旋轉(zhuǎn)盤沉積于傳導層之上，并藉由曝光光致抗蝕劑層于紫外(Ultraviolet，UV)放射光下以圖案化光致抗蝕劑層。投影至光致抗蝕劑層上的圖案具有多個條帶(strips)。然后，透過傳導層的回蝕曝光部將圖案化光致抗蝕劑移轉(zhuǎn)至傳導層上。接著，除去光致抗蝕劑層以得到彼此互相平行的多個存儲單元字線13，而這些字線13與位線11垂直。上述的字線13，可利用低壓化學氣相沉積法(Low Pressure Chemical Vapor Deposition，LPCVD)來形成，并優(yōu)選地由導電材料例如是多晶硅(polysilicon)構成。本實施例的位線11以及字線13的寬度大約為0.16微米(micron，μ)或小于0.16μ，且字線13之間的間隔大約為0.16μ或小于0.16μ。
位線11與字線13組成多個MOSFET的存儲單元16，如圖1中，以虛線所構成的矩形標示。也就是說，MOSFET的存儲單元16由一字線13與二相鄰位線11所構成的交錯區(qū)域所定義。然而，每一MOSFET存儲單元16兩側(cè)的位線11為此MOSFET存儲單元16的源極或漏極(source/drain)區(qū)域，而設置于源極與漏極區(qū)域間的字線13為此MOSFET存儲單元16的柵極。
MOSFET的存儲單元16可藉由相對應的位線11與字線13來存取光掩模式只讀存儲器的數(shù)據(jù)(或編碼)。當讀取MOSFET的存儲單元16的數(shù)據(jù)時，字線13上的外加柵極電壓值高于或是低于用以使源極與漏極間導通所需的臨界電壓值。若外加柵極電壓值等于或高于臨界電壓值，則MOSFET的存儲單元16會導通，以邏輯值“1”表示。反之，若外加柵極電壓值低于臨界電壓值，則MOSFET的存儲單元16不導通，以邏輯值“0”表示。
當離子注入至一特定MOSFET存儲單元16的溝道時，增加此存儲單元16的臨界電壓值，使得此MOSFET存儲單元16的邏輯值為“0”。上述被注入離子的MOSFET存儲單元16的溝道是設置于硅基板上，且介于字線13與二相鄰位線11所構成的交錯區(qū)域的下方。不同于有離子注入的MOSFET存儲單元16，對沒有離子注入的MOSFET存儲單元16而言，當外加電壓經(jīng)由字線13加至MOSFET存儲單元16的柵極時，MOSFET存儲單元16的邏輯值為“1”，并永遠導通。因此，可利用離子注入來改變特定MOSFET存儲單元16的邏輯值，以程序化光掩模式只讀存儲器。也就是當離子注入某一特定MOSFET的存儲單元16時，此存儲單元16的邏輯值由“1”轉(zhuǎn)變成“0”。
實際上，屏蔽沒有離子注入的MOSFET存儲單元16的溝道區(qū)域，在程序編碼過程中是一個關鍵的步驟。依照本發(fā)明的發(fā)明精神，具預編碼開口的圖案化光致抗蝕劑層與具真編碼開口的圖案化光致抗蝕劑層，用于離子注入期間，遮蓋光掩模式只讀存儲器內(nèi)的邏輯值仍要維持為“1”的MOSFET存儲單元16。此二圖案化光致抗蝕劑層，優(yōu)選地由可用于光刻工藝(photolithographic)的正光致抗蝕劑、負光致抗蝕劑或由正光致抗蝕劑以及負光致抗蝕劑組合所構成。正光致抗蝕劑，也稱遇光軟化型光致抗蝕劑(light-softening photoresist)，可藉由曝光于放射光下例如是UV光，來產(chǎn)生去極化(depolymerized)反應。然而，對正光致抗蝕劑而言，曝光于放射光下的區(qū)域可由顯影液加以顯影，而有屏蔽的未曝光區(qū)，不受顯影液影響。反之，負光致抗蝕劑，也稱遇光硬化型光致抗蝕劑(light-hardening photoresist)，一樣可藉由曝光于放射光下，來產(chǎn)生聚合作用(polymerization)。但對負光致抗蝕劑而言，曝光于放射光下的區(qū)域，不受顯影液影響，反而是有屏蔽的未曝光區(qū)可藉由顯影液加以顯影。因此，依據(jù)所使用的光致抗蝕劑型式，半導體的晶片(wafer)上光致抗蝕劑層的圖案移轉(zhuǎn)不是與光掩模圖案完全相同就是與光掩模圖案完全相反。
請參照圖2，其繪示乃依照圖1中沿A-A’方向的本發(fā)明的實施例的只讀存儲元件(也就是中間工藝階段的只讀存儲元件)的剖面圖，其中，圖2繪示乃從硅基板上至硅基板上方的簡圖，在圖2中，并未繪示設置于硅基板上的柵極氧化層以及設置于硅基板內(nèi)的注入的位線。柵極寬度20標示于預先準備好的硅基板21上的字線13內(nèi)。每一個標示的柵極寬度，表示設置于柵極氧化層之下的區(qū)域。
在圖2中，設置一底部抗反射層18(Bottom Anti-Reflective Coating，BARC)于字線13之上。BARC18是一種好的吸收劑，可吸收大部分穿透光致抗蝕劑層的放射光，因而減低任何由放射光所造成的反射凹口(notching)、駐波效應以及散射。于本實施例中，BARC18由一般習知的抗反射層材料中適用于本應用的材料所組成。
請參照圖3A，其繪示乃利用旋轉(zhuǎn)盤沉積第一光致抗蝕劑層22于BARC18上的剖面圖。第一光致抗蝕劑層22，可選用正光致抗蝕劑或是負光致抗蝕劑為之。若選用正光致抗蝕劑來構成第一光致抗蝕劑層22，則光掩模的圖案就必須與所需的電路圖案一致，若選用負光致抗蝕劑來構成第一光致抗蝕劑層22，則光掩模的圖案就必須與所需的電路圖案相反。為了增加分辨率，本實施例中的第一光致抗蝕劑層由正光致抗蝕劑所構成，例如是由Shipely所制造的UV3抗蝕劑，或是由Shin-Etsu所制造的SEP203。然而，第一光致抗蝕劑層22可沉積一第一光致抗蝕劑層厚度23，其厚度范圍大約為0.3μm至0.7μm之間。于優(yōu)選實施例中，從旋轉(zhuǎn)曲線(swing curve)所選擇的厚度大約為0.41μm。此外，第一光致抗蝕劑層可基于使注入的抗蝕劑與分辨率皆達到最佳來選擇其厚度范圍。較厚的抗蝕劑，可較有效預防非必要的離子注入，但也可能會降低分辨率。
接著，依據(jù)所使用的光掩模，將具預編碼開口的圖案透過步進機(stepper)或光掩模式曝光機(aligner)投影至半導體的晶片上。于工藝期間，建議可用最大或適當?shù)木劢股疃萅A＝0.7以及分辨率σ＝0.85/0.55。然而，具預編碼開口的圖案具有密集的工藝窗口圖案，于本施實例中，每一個工藝窗口的大小及形狀基本上相等且最好是完全相等，而工藝窗口的大小最好大于柵極寬度，如此的好處例如是增加源極與漏極區(qū)域之間重新編碼連結(jié)的效力，以及/或提高編碼的良率。本實施例中用以預編碼工藝窗口的關鍵尺度(CriticalDimension，CD)為0.19μm。于修改過的實施例中，每一個工藝窗口的大小可與柵極寬度的大小相等或大約相等。具預編碼開口的圖案，藉由提供基本上相等的圖案化工藝窗口給各只讀存儲單元，來保證只讀存儲單元間的離子劑量的注入基本上相等且最好完全相等。接著，使用顯影液來溶解未產(chǎn)生聚合作用的光致抗蝕劑。由光掩模所定義的具預編碼開口的圖案，被移轉(zhuǎn)至第一光致抗蝕劑層22上，此具預編碼開口的圖案，對應至一密集的曝光區(qū)以及未曝光區(qū)相間的圖案。本實施例中，具預編碼開口的圖案描繪所有可能的MOSFET存儲單元16的開口，而這些存儲單元16的開口將可用在隨后的程序化真編碼步驟中的編碼。
于形成具預編碼開口的圖案后，對第一光致抗蝕劑層22至少注入一次適當劑量(離子)，并將第一光致抗蝕劑層置于等離子體蝕刻機內(nèi)進行處理，使第一光致抗蝕劑層硬化，以提供圖案化的第一光致抗蝕劑層不受隨后的光刻工藝步驟影響。此硬化步驟可藉由產(chǎn)生一交連(cross-linked)的圖案于光致抗蝕劑化合物內(nèi)來完成，例如是在離子注入時。氬(argon)離子注入可沿第一光致抗蝕劑層的外層產(chǎn)生硬化表面，并可到達第一光致抗蝕劑層內(nèi)某一深度。在硬化過程中，藉由適當?shù)恼{(diào)整離子注入的劑量與能量，可保留接下來的工藝整合步驟。
請參照圖3B，第二光致抗蝕劑層25利用旋轉(zhuǎn)盤直接沉積于圖案化的第一光致抗蝕劑層22之上，且第二光致抗蝕劑層厚度27大約為0.3μm至0.7μm之間。于優(yōu)選實施例中，由旋轉(zhuǎn)曲線所選擇的第二光致抗蝕劑層厚度27，大約為0.5μm。與第一光致抗蝕劑層22一樣，第二光致抗蝕劑層的厚度，可基于使注入的抗蝕劑與分辨率皆達到最佳來選擇。然而，第二光致抗蝕劑層25依據(jù)所發(fā)明的電路圖形，可選用正光致抗蝕劑或負光致抗蝕劑為之。為了增加分辨率，本實施例中的第二光致抗蝕劑層由正光致抗蝕劑所構成，例如是由Shipely所制造的UV3抗蝕劑，或是由Shin-Etsu所制造的SEP203。在選擇并運用了真編碼光掩模之后，第二光致抗蝕劑層25可利用傳統(tǒng)的方式來圖案化。于工藝期間，建議最好是利用聚焦深度NA＝0.56、分辨率σ＝0.406以及真編碼工藝窗口的CD值為0.27μm。接著，將晶片浸入一種作為顯影液的化學品中加以顯影，溶解產(chǎn)生去極化反應的第二光致抗蝕劑層的光致抗蝕劑。
光致抗蝕劑由對光敏感的聚合物以及溶劑結(jié)合而組成。因此，若第一圖案化光致抗蝕劑層沒有執(zhí)行硬化處理，就在第一圖案化光致抗蝕劑層上沉積第二光致抗蝕劑層并圖案化第二光致抗蝕劑層，如此可能會因例如是第二光致抗蝕劑層的溶劑與第一光致抗蝕劑層的溶劑發(fā)生反應(甚至使第一光致抗蝕劑層曝光以及/或烘烤)，而導致第一光致抗蝕劑層變形。依照本發(fā)明，抗蝕劑的硬化步驟的執(zhí)行，是避免圖案化光致抗蝕劑層產(chǎn)生非必要的變形。如此一來，使得第一光致抗蝕劑層22基本上不受溶劑以及UV放射光的影響，并于第二光致抗蝕劑層25成長期間，可維持第一光致抗蝕劑層原有完整的結(jié)構。
圖3B繪示乃第二光致抗蝕劑層25直接沉積于第一光致抗蝕劑層22以及BARC18上的只讀存儲元件的剖面圖。由第二光致抗蝕劑層25所定義的開口區(qū)域(工藝窗口)的大小基本上可相等或完全相等，并可大于、小于或等于由第一光致抗蝕劑層22所定義的開口區(qū)域的大小。然而，本實施例中，由第二光致抗蝕劑層25所定義的開口區(qū)域的大小，稍大于由第一光致抗蝕劑層22所定義的開口區(qū)域的大小，且第二光致抗蝕劑層25所定義的開口區(qū)域覆蓋至少一個由第一光致抗蝕劑層22所定義的開口區(qū)域。另外，由第二圖案化光致抗蝕劑層所定義的開口區(qū)域的數(shù)目少于由第一圖案化光致抗蝕劑層所定義的開口區(qū)域的數(shù)目。此外，第二光致抗蝕劑層25只決定欲程序化的只讀存儲單元的位置選擇，而沒有提供任何離子劑量控制的形式。由圖案化的第一光致抗蝕劑層22以及圖案化的第二光致抗蝕劑層25結(jié)合來決定那些MOSFET存儲單元16具有邏輯值“1”，那些MOSFET存儲單元具有邏輯值“0”。本實施例中，接受離子注入至MOSFET存儲單元16的溝道區(qū)域的MOSFET存儲單元16，被程序化成“0”，而未接受離子注入的MOSFET存儲單元16則被程序化成“1”。也就是于本實施例中，系利用離子注入的方式來編碼，因此MOSFET的臨界電壓值仍維持不變。
請參照圖4，其繪示乃圖3B的一部分的放大圖。如圖4所示，第一光致抗蝕劑層22的圖案與第二光致抗蝕劑層25的圖案，彼此分離且獨立。然而，半導體的晶片上或許存在區(qū)域38、區(qū)域30以及開口區(qū)域42。其中，區(qū)域38，是只有第一光致抗蝕劑層22覆蓋或是只有第二光致抗蝕劑層25覆蓋的區(qū)域，區(qū)域30，是第一光致抗蝕劑層22與第二光致抗蝕劑層25皆覆蓋的區(qū)域，而開口區(qū)域42，是對應到第一光致抗蝕劑層22的具預編碼開口與第二光致抗蝕劑層25的具真編碼開口相交的區(qū)域。此開口區(qū)域42，可用以將雜質(zhì)注入至MOSFET存儲單元16以下的溝道區(qū)域，而這些有注入雜質(zhì)的MOSFET存儲單元16，被程序化成邏輯值“0”。
因此，可將適當?shù)碾x子劑量注入至具預編碼開口的圖案化第一光致抗蝕劑層22以及具真編碼開口的圖案化第二光致抗蝕劑層25兩者皆曝光的區(qū)域。然而，本實施例中，是將離子注入至開口大小基本上相等的開口區(qū)域42。此外，本實施例中，因位線設置于N型半導體區(qū)域內(nèi)，故P型硼離子可用以注入編碼，并用足以穿透BARC層18、字線13以與柵極氧化層的能量，將硼離子注入至硅基板上特定的溝道區(qū)域。然后，除去第一光致抗蝕劑層以及第二光致抗蝕劑層，在半導體晶片編碼注入后。其中，第一光致抗蝕劑層可容易地由習知的灰化(O2ashing)來除去。與習知用以除去單一光致抗蝕劑層的步驟相同，本實施例中，不需要求額外的步驟來除去第一光致抗蝕劑層以及第二光致抗蝕劑層。
接著，請參照圖5，其繪示乃依照本發(fā)明的實施例中，編碼只讀存儲元件的存儲單元的方法流程圖。本編碼只讀存儲元件的存儲單元的方法的步驟系以步驟方塊101至步驟方塊115以數(shù)字由小至大排列并依照順序說明。首先，如步驟方塊101所述，提供一預先準備好的半導體硅基板21，且硅基板21上具有BARC18。接著，在步驟方塊103中，形成所需的厚度的第一光致抗蝕劑層22。然后，如步驟方塊105所述，依照開口大小基本上相等的具預編碼開口的圖樣，形成圖案化第一光致抗蝕劑層22，且每一預編碼開口定義為只讀存儲元件的單一存儲單元16，而每一預編碼開口的寬度大于柵極寬度。接著，在步驟方塊108中，形成第二光致抗蝕劑層25于第一光致抗蝕劑層22之上，其中，第二光致抗蝕劑層25與第一光致抗蝕劑層22可選用相同或不同的光致抗蝕劑型式，且第二光致抗蝕劑層25的厚度基本上大于第一光致抗蝕劑層23的厚度。然后，在步驟方塊110中，將一具真編碼開口的圖案移轉(zhuǎn)至第二光致抗蝕劑層25上，此具真編碼開口的圖案的開口數(shù)目少于具預編碼開口的圖案的開口數(shù)目，且每一真編碼開口基本上彼此相等，且此真編碼圖案的開口大小可大于、小于或等于由具預編碼開口的圖案所定義的開口大小。接著，如步驟方塊112所述，將離子注入只讀存儲元件以程序化曝光的開口區(qū)域。最后，在步驟方塊115中，利用習知的灰化與清洗處理來除去第一光致抗蝕劑層22以及第二光致抗蝕劑層25。
以上說明一優(yōu)選實施例，其中，圖案化的第一光致抗蝕劑層22，覆蓋于非易失性存儲元件的字線上，而與具預編碼開口的光致抗蝕劑圖案一致的光致抗蝕劑圖案用以制造光掩模式可編程只讀存儲器。具預編碼開口的圖案曝光晶片上所有可能被編碼的存儲單元區(qū)域的溝道。然而，具有第一光致抗蝕劑層22的晶片被儲存于倉庫中，并用以未來的編碼。
接著，將晶片從倉庫取回后，第二光致抗蝕劑層25可沉積于取回的晶片上，且第二光致抗蝕劑層25可由正光致抗蝕劑或負光致抗蝕劑構成。然而，第二光致抗蝕劑層25的具真編碼開口的圖案由客戶的需求來決定，又因第一光致抗蝕劑層曝光所有可能編碼的區(qū)域，而第二光致抗蝕劑層25只曝光需編碼的區(qū)域，所以第一光致抗蝕劑層與第二光致抗蝕劑層的圖案必定不同。然后，將離子注入至第一光致抗蝕劑層與第二光致抗蝕劑層皆曝光的區(qū)域。接著，利用例如是先執(zhí)行干剝離再執(zhí)行濕剝離來除去第一光致抗蝕劑層以及第二光致抗蝕劑層。
請再參照圖2，依照本發(fā)明的另一實施例，BARC18沉積于字線13之上，字線13設置于預先準備好的半導體硅基板21之上。請接續(xù)參照圖6A，如圖6A所示，第一光致抗蝕劑層22’利用旋轉(zhuǎn)盤沉積一第一光致抗蝕劑層厚度23’于BARC18之上，其成分與優(yōu)選實施例中的第一光致抗蝕劑層22基本上相似。接著，依據(jù)所使用的光掩模的種類，將具真編碼開口的圖案透過步進機或曝光機投影至晶片上。然而，由具真編碼開口的圖案所呈獻的工藝窗口具有基本上相等的大小，且這些工藝開口的寬度大于柵極寬度。然后，利用顯影液來溶解產(chǎn)生去極化反應或未產(chǎn)生聚合作用的光致抗蝕劑。接著，硬化第一光致抗蝕劑層22’。
接著，請參照圖6B，其繪示乃依照第6A圖，并利用旋轉(zhuǎn)盤沉積第二光致抗蝕劑層25’直接地覆蓋于第一光致抗蝕劑層22’之上，且第二光致抗蝕劑層厚度27’基本上大于第一光致抗蝕劑層厚度23’。第二光致抗蝕劑層25’可選擇使用正光致抗蝕劑或是負光致抗蝕劑為之。然后，將具預編碼開口的光掩模圖案投影至第二光致抗蝕劑層25’上。因此，產(chǎn)生的具預編碼開口的圖案，為陣列式的開口，且此陣列式的開口的大小及形狀基本上相等，而每一開口皆設置于只讀存儲器的存儲單元的上方。于本實施例中，這些具預編碼圖案的開口的寬度大于柵極寬度。接著，將離子注入至只讀存儲元件內(nèi)，最后，再除去第一光致抗蝕劑層以及第二光致抗蝕劑層。
接著，請參照圖7其繪示乃依照本發(fā)明的圖6A以及圖6B的實施例中，編碼只讀存儲元件的存儲單元的方法流程圖。本編碼只讀存儲元件的存儲單元的方法的步驟以步驟方塊201至步驟方塊215以數(shù)字由小至大排列并依照順序說明。首先，如步驟方塊201所述，提供一預先準備好的半導體硅基板21，且硅基板21上具有BARC18。接著，在步驟方塊203中，形成所需的厚度的第一光致抗蝕劑層22’。然后，如步驟方塊205所述，依照開口大小基本上相等的具真編碼開口的圖案，形成圖案化第一光致抗蝕劑層22’，且每一真編碼開口的寬度優(yōu)選地大于柵極寬度。接著，在步驟方塊208中，形成第二光致抗蝕劑層25’于第一光致抗蝕劑層22’之上，其中，第二光致抗蝕劑層25’與第一光致抗蝕劑層22’可具有相同或不同的光致抗蝕劑型式，且第二光致抗蝕劑層25’的厚度基本上大于第一光致抗蝕劑層22’的厚度。然后，在步驟方塊210中，將具預編碼開口的圖案移轉(zhuǎn)至第二光致抗蝕劑層25’上，此具預編碼開口的圖案的開口數(shù)目多于具真編碼開口的圖案的開口數(shù)目。接著，如步驟方塊212所述，將離子注入只讀存儲元件以程序化曝光的開口區(qū)域。最后，在步驟方塊215中，利用習知的灰化與清洗處理來除去第一光致抗蝕劑層22’以及第二光致抗蝕劑層25’。
然而，第一光致抗蝕劑層22或第一光致抗蝕劑層22’所具有的厚度與成份，足以保護設置于硅基板下于接下來的程序編碼工藝期間，非必要的離子注入至不需注入離子的區(qū)域，例如是與位線11具有不同型式的非必要的雜質(zhì)注入至位線11內(nèi)，而導致位線11的電阻提高。有鑒于此，于第一光致抗蝕劑層及字線13之間必須存在一些不具圖案化的層，以阻擋只讀存儲器或半導體元件的接下來的離子注入。也就是說，不具圖案化的層足以阻檔接下來只讀存儲器或半導體元件的離子注入至第一光致抗蝕劑層與ARC層之間。
依照本發(fā)明的編碼只讀存儲元件的方法，其中，形成第一光致抗蝕劑層22(或第一光致抗蝕劑層22’)的步驟，圖案化第一光致抗蝕劑層的步驟，形成第二光致抗蝕劑層25(或第二光致抗蝕劑層25’)的步驟，圖案化第二光致抗蝕劑層的步驟以及只讀存儲元件的編碼注入的步驟，是以所需的臨界電壓重復實施。
此外，設置于圖案化的第一光致抗蝕劑層22(或第一光致抗蝕劑層22’)上的開口的大小基本上不需相等，且設置于圖案化的第二光致抗蝕劑層25(或第二光致抗蝕劑層25’)上的開口的大小基本上不需相等，只要位于由真編碼開口以及預編碼開口所構成的交錯區(qū)域中所形成的開口大小基本上相等，以使基本上相等且最好是完全相等的注入劑量可傳送至特定的溝道即可。
再者，當具真編碼圖案的開口小于具預編碼圖案的開口時，在圖案化具預編碼圖案的第一光致抗蝕劑層22之后，或是在圖案化具真編碼圖案的第一光致抗蝕劑層22’之后，可形成一犧牲層于只讀存儲元件上。請參照圖8，如圖8所示，柵極寬度20繪示于字線13內(nèi)，而字線13設置于預先準備好的硅基板21上。此外，氧化層28沉積于字線13之上。然而，第一光致抗蝕劑層22，設置于氧化層28之上，并以具預編碼開口的圖案曝光以及顯影。請接續(xù)參照圖9。圖9中的氧化層28，是將圖8的氧化層28先經(jīng)過干蝕刻或濕蝕刻處理，再除去第一光致抗蝕劑層22后得到。經(jīng)過上述處理后，第一光致抗蝕劑層22的具預編碼開口的圖案投影至氧化層28上。
如圖10所示，犧牲層32，形成于氧化層28以及字線13之上。犧牲層32可先由例如是旋涂式玻璃工藝(Spin On Glass，SOG)來構成，再利用化學機械研磨法或回蝕法(etching back)平坦化，以得到如圖10所示的結(jié)構。接著，覆蓋一第二光致抗蝕劑層25于氧化層28以及犧牲層32之上，并以具真編碼開口的圖案曝光并顯影第二光致抗蝕劑層25。由具真編碼開口的圖案曝光后，其所剩余的曝光犧牲層32的區(qū)域，可藉由例如是緩沖氧化蝕刻來除去，結(jié)果如圖11所示。然后，注入一適當?shù)碾x子劑量于字線13的剩余曝光于具預編碼開口的圖案以及具真編碼開口的圖案的區(qū)域。在離子注入晶片后，清除第二光致抗蝕劑層25、氧化層28以及犧牲層32的剩余部分。以此方法得到一連續(xù)結(jié)構的MOSFET存儲單元16，而存儲單元16所具有的邏輯值不是“1”就是“0”，如圖12所示。此方法有利于預測位于真編碼圖案以及預編碼圖案之間的錯位(mis-alignment budget)，并使真編碼圖案具有一較小的CD值。
本發(fā)明上述實施例所揭露的編碼只讀存儲元件中控制注入劑量的方法，為一種有效的將離子注入至高密度存儲單元(cell)內(nèi)的方法，例如是具有CD的存儲單元，系類似光刻工藝(photolithography)處理的物理限制。此外，本發(fā)明有助于集成電路中的只讀存儲元件的構成以及寫碼，然而，本領域技術人員應了解，本發(fā)明并非僅限定適用于本實施例所揭露之處。例如，利用本發(fā)明的方法所形成的具預編碼以及真編碼開口的圖案，可形成于NMOS、PMOS、CMOS以及雙極性元件上。需要了解的是，上述的工藝步驟與結(jié)構并非為制造存儲器元件的完整的流程。然而，本發(fā)明可與各種習知的集成電路制造以及編碼技術結(jié)合，并只需包括一些習知的練習工藝步驟。
綜上所述，雖然本發(fā)明已以實施例揭露如上，但是其并非用以限定本發(fā)明，本領域技術人員在不脫離本發(fā)明的精神和范圍的情況下，當可作各種的更動與潤飾，因此本發(fā)明的保護范圍當以所附的權利要求所確定的為準。
權利要求
1.一種程序編碼一只讀存儲元件的方法，其中，預定的存儲器單元是以注入基本上相等的一離子劑量來編碼，該方法包括(a)形成至少一只讀存儲元件的半成品，且每該些只讀存儲元件具有多個柵極；(b)形成一具預編碼開口的圖案；(c)形成一具真編碼開口的圖案以覆蓋于該具預編碼開口的圖案上；以及(d)注入該離子劑量于由該些真編碼開口與該些預編碼開口所構成的多個交錯區(qū)域。
2.如權利要求1所述的方法，其中該些柵極，具有基本上相等的一柵極寬度；每該預編碼開口設置于一字線上，且介于一由二相鄰的位線與其一字線所構成的交錯區(qū)域之間；以及由該些真編碼開口與該些預編碼開口所構成的該些交錯區(qū)域，具有基本上相等的開口。
3.如權利要求2所述的方法，其中該些預編碼開口的大小基本上相等；該些真編碼開口的大小基本上相等；以及該些真編碼開口的數(shù)目少于該些預編碼開口的數(shù)目。
4.如權利要求3所述的方法，其中于該形成一具預編碼開口的圖案的步驟中包括形成一第一光致抗蝕劑層于該些只讀存儲元件的半成品上，并選擇性地曝光該第一光致抗蝕劑層以顯影該具預編碼開口的圖案；以及于該形成一具真編碼開口的圖案的步驟中包括形成一第二光致抗蝕劑層于該第一光致抗蝕劑層上，并選擇性地曝光該第二光致抗蝕劑層以顯影該具真編碼開口的圖案。
5.如權利要求4所述的方法，其中該方法更包括于形成該具預編碼開口的圖案后，硬化該第一光致抗蝕劑層。
6.如權利要求5所述的方法，于該硬化該第一光致抗蝕劑層的步驟中，更包括對該第一光層注入一適當劑量(離子)，或?qū)⒃摰谝还鈱又糜谝坏入x子體蝕刻機內(nèi)進行處理。
7.如權利要求3所述的方法，其中，該些預編碼開口的寬度大于被該些預編碼開口所覆蓋的該些柵極的寬度。
8.如權利要求7所述的方法，其中，該些真編碼開口的大小大于該些預編碼開口的大小。
9.如權利要求8所述的方法，其中該方法的步驟(c)以及步驟(d)，是依據(jù)所需的臨界電壓，重復實施。
10.如權利要求7所述的方法，其中，該些真編碼開口的大小，基本上相等于該些預編碼開口的大小。
11.如權利要求7所述的方法，其中，該些真編碼開口的大小，小于該些預編碼開口的大小。
12.如權利要求3所述的方法，其中于形成該些預編碼開口的步驟中包括形成一氧化層覆蓋于該些柵極上；以該具預編碼開口的圖案，形成一圖案化的第一光致抗蝕劑層于該氧化層上；以及蝕刻該氧化層并除去該第一光致抗蝕劑層。
13.如權利要求12所述的方法，其中，該方法更包括于蝕刻該氧化層并除去該第一光致抗蝕劑層后，形成一犧牲層于該具預編碼開口的圖案上；以及平坦化該犧牲層。
14.如權利要求13所述的方法，其中，平坦化該犧牲層的步驟是以化學機械研磨法或回蝕法進行。
15.如權利要求13所述的方法，其中形成該些真編碼開口后，除去該犧牲層中的曝光部分。
16.如權利要求3所述的方法，其中于形成該些只讀存儲元件的半成品，且每該些只讀存儲元件具有多個柵極的步驟更包括涂布一抗反射層。
17.如權利要求3所述的方法，其中注入基本上相等的該離子劑量是完全相等，基本上相等的該柵極寬度是完全相等，該些預編碼開口的大小是完全相等，且該些真編碼開口的大小是完全相等；位于由該些真編碼開口與該些預編碼開口所構成的該些交錯區(qū)域下的多個第一柵極溝道，透過與該具該些預編碼開口的圖案相同大小的開口，該些第一柵極溝道具有的離子劑量，與權利要求1所述的(d)步驟的該離子劑量相同；以及位于非由該些真編碼開口與該些預編碼開口所構成的該些交錯區(qū)域下的多個第二柵極溝道，該些第二柵極溝道于權利要求1所述的(d)步驟中，無離子劑量的注入。
18.如權利要求3所述的方法，其中該至少一只讀存儲元件的半成品，包括多個只讀存儲元件的半成品，且該些柵極包括基本上該些只讀存儲元件半成品的所有柵極。
19.如權利要求3所述的方法，其中于權利要求1所述的(b)步驟與(c)步驟間，該只讀存儲器的結(jié)構，是可貯存及再回復以供額外的處理。
20.一種利用如權利要求3所述的方法形成的只讀存儲元件，其中該具該些預編碼開口的圖案以及該具該些真編碼開口的圖案，是垂直重疊并設置于不同的平面。
21.一種程序編碼一只讀存儲元件的方法，其中，預定的存儲器單元以注入基本上相等的一離子劑量來編碼，該方法包括(a)形成至少一只讀存儲元件的半成品，且每該些只讀存儲元件具有多個相同寬度的柵極；(b)形成一具真編碼開口的圖案；(c)形成一具預編碼開口的圖案以覆蓋于該具真編碼開口的圖案上；以及(d)注入該離子劑量于由該些預編碼開口與該些真編碼開口所構成的多個交錯區(qū)域，且該些交錯區(qū)域具有基本上相等的大小。
22.如權利要求21所述的方法，其中每該真編碼開口相對于該些其它真編碼開口的大小基本上相等；該些預編碼開口的大小基本上相等；以及該些真編碼開口的數(shù)目少于該些預編碼開口的數(shù)目。
23.如權利要求22所述的方法，其中于該形成一具真編碼開口的圖案的步驟中包括形成一第一光致抗蝕劑層于該些只讀存儲元件的半成品上，并選擇性地曝光該第一光致抗蝕劑層以顯影該具真編碼開口的圖案；以及于該形成一具預編碼開口的圖案的步驟中包括形成一第二光致抗蝕劑層于該第一光致抗蝕劑層上，并選擇性地曝光該第二光致抗蝕劑層以顯影該具預編碼開口的圖案。
24.如權利要求23所述的方法，其中該方法更包括于形成該具真編碼開口的圖案后，硬化該第一光致抗蝕劑層。
25.如權利要求24所述的方法，于該硬化該第一光致抗蝕劑層的步驟中，更包括對該第一光致抗蝕劑層注入一適當劑量(離子)，或?qū)⒃摰谝还庵驴刮g劑層置于一等離子體蝕刻機內(nèi)進行處理。
26.如權利要求22所述的方法，其中，該些預編碼開口的寬度大于被該些預編碼開口所覆蓋的該些柵極的寬度。
27.如權利要求26所述的方法，其中，該些真編碼開口的大小大于該些預編碼開口的大小。
28.如權利要求27所述的方法，其中該方法的步驟(c)以及步驟(d)，是依據(jù)所需的臨界電壓，重復實施。
29.如權利要求26所述的方法，其中，該些真編碼開口的大小，基本上相等于該些預編碼開口的大小。
30.如權利要求29所述的方法，其中該方法的步驟(b)、步驟(c)以及步驟(d)，是依據(jù)所需的臨界電壓，重復實施。
31.如權利要求26所述的方法，其中，該些真編碼開口的大小，小于該些預編碼開口的大小。
32.如權利要求22所述的方法，其中于形成該些預編碼開口的步驟中包括形成一氧化層覆蓋于該些柵極上；以該具預編碼開口的圖案，形成一圖案化的第一光致抗蝕劑層于該氧化層上；以及蝕刻該氧化層并除去該第一光致抗蝕劑層。
33.如權利要求32所述的方法，其中，該方法更包括于蝕刻該氧化層并除去該第一光致抗蝕劑層后，形成一犧牲層于該具預編碼開口的圖案上；以及平坦化該犧牲層。
34.如權利要求33所述的方法，其中，平坦化該犧牲層的步驟是以化學機械研磨法或回蝕法進行。
35.如權利要求34所述的方法，其中形成該些真編碼開口后，除去該犧牲層中的曝光部分。
36.如權利要求22所述的方法，其中于形成該些只讀存儲元件的半成品，且每該些只讀存儲元件具有多個柵極的步驟更包括涂布一抗反射層。
37.如權利要求22所述的方法，其中注入基本上相等的該離子劑量是完全相等，基本上相等的該柵極寬度是完全相等，該些預編碼開口的大小是完全相等，且該些真編碼開口的大小是完全相等；位于由該些真編碼開口與該些預編碼開口所構成的該些交錯區(qū)域下的多個第一柵極溝道，透過與該具該些預編碼開口的圖案相同大小的開口，該些第一柵極溝道具有的離子劑量，是與權利要求21所述的(d)步驟的該離子劑量相同；以及位于非由該些真編碼開口與該些預編碼開口所構成的該些交錯區(qū)域下的多個第二柵極溝道，該些第二柵極溝道于權利要求21所述的(d)步驟中，無離子劑量的注入。
38.一種利用如權利要求37所述的方法形成的只讀存儲元件，其中該具該些真編碼開口的圖案以及該具該些預編碼開口的圖案，是垂直重疊并設置于不同的光致抗蝕劑平面。
39.如權利要求22所述的方法，其中該至少一只讀存儲元件的半成品，包括多個只讀存儲元件的半成品，且該些柵極包括基本上該些只讀存儲元件半成品的所有柵極。
全文摘要
本發(fā)明公開一種程序編碼一只讀存儲元件的方法及所形成的只讀存儲元件。依照此方法，先形成一只讀存儲元件的半成品，半成品中具有多個相同寬度的柵極。接著，于只讀存儲元件半成品上形成第一光致抗蝕劑層。第一光致抗蝕劑層被選擇性地曝光，以顯影一具預編碼開口的圖案。每一預編碼開口的大小基本上相等，且每一預編碼開口設置于一字線上，且介于由二相鄰位線與一字線所構成的交錯區(qū)域之間。然后，形成一第二光致抗蝕劑層在第一光致抗蝕劑層上，并選擇性曝光，以顯影一具真編碼開口的圖案，每一真編碼開口的大小基本上相等。最后，注入一適當?shù)碾x子劑量于由真編碼開口與預編碼開口所構成的交錯區(qū)域中，以進行只讀存儲元件的編碼。
文檔編號H01L27/115GK1591836SQ20041005495
公開日2005年3月9日 申請日期2004年7月26日 優(yōu)先權日2003年7月25日
發(fā)明者楊大弘, 楊添助, 吳宗顯, 李崇賢, 郭權輝 申請人:旺宏電子股份有限公司