專利名稱：制造雙位元記憶胞快閃記憶元件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種快閃記憶元件的制造方法，特別是涉及一種制造有雙氧化-氮化-氧化(ONO)閘極區(qū)間及每記憶胞兩個位元的唯讀記憶元件的制造雙位元記憶胞快閃記憶元件的方法背景技術(shù)快閃記憶元件廣泛用于電腦外接儲存器(storage)。制造快閃記憶元件的目的之一，就是使在最小的半導(dǎo)體表面區(qū)域，儲存最多的資訊。另一個目的是使用簡單、不貴且高產(chǎn)出的制程。之前許多為降低元件尺寸的方法，增加相當(dāng)多的復(fù)雜度及成本。一個較新的技術(shù)，將兩個位元儲存在一記憶胞，以降低元件的尺寸。氮化物唯讀記憶元件(也稱為N-位元)胞可以達(dá)到此技術(shù)。
請參閱圖1所示，是解釋現(xiàn)有習(xí)知的氮化物雙位元記憶胞。在多晶硅層105之下，在氧化物103-氮化物-氧化物104(ONO)三明治里的氮化層102中形成設(shè)有兩個可變電荷區(qū)(chargeable areas)100及101。然而，在氮化物102的第一及第二位元區(qū)域有漏電流發(fā)生。當(dāng)?shù)谝粋€位元區(qū)域100充電時，電子從氮化物102遺漏到第二位元區(qū)域101。第二位元區(qū)域101的啟始電壓(Threshold Voltage)會受到漏電影響，且儲存在第二位元的資料會遺失。這個在雙位元記憶胞中的問題稱為第二位元效應(yīng)(the second bit effect)。
前述方法的缺點，有必要提出一種方法，降低快閃記憶元件的成本及復(fù)雜度，也避免N-位元記憶元件的第二位元效應(yīng)。
由此可見，上述現(xiàn)有的雙位元記憶胞快閃記憶元件的方法在制造方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決制造雙位元記憶胞快閃記憶元件的方法存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般制造方法又沒有適切的方法能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的制造雙位元記憶胞快閃記憶元件的方法存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計制造多年豐富的實務(wù)經(jīng)驗及專業(yè)知識，并配合學(xué)理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的制造雙位元記憶胞快閃記憶元件的方法，能夠改進(jìn)一般現(xiàn)有的制造雙位元記憶胞快閃記憶元件的方法，使其更具有實用性。經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復(fù)試作及改進(jìn)后，終于創(chuàng)設(shè)出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的制造雙位元記憶胞快閃記憶元件的方法存在的缺陷，而提供一種新的制造雙位元記憶胞快閃記憶元件的方法，所要解決的技術(shù)問題是使其提供一種雙位元單元快閃記憶元件的制造方法，同時降低第二位元效應(yīng)，從而更加適于實用。
本發(fā)明的另一目的在于，提供一種制造雙位元記憶胞快閃記憶元件的方法，所要解決的技術(shù)問題是使其可以提供一種非揮發(fā)性記憶元件，有自行對準(zhǔn)埋進(jìn)擴散植入?yún)^(qū)域及ONO區(qū)間的一個制程，來降低制程成本及復(fù)雜度，從而更加適于實用。
本發(fā)明的目的以及解決其技術(shù)問題是采用以下的技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種制造雙位元記憶胞快閃記憶元件的方法，其包括提出一半導(dǎo)體基底，包括一介電層形成設(shè)有于其上、一絕緣復(fù)合層形成設(shè)有在該介電層上；在該絕緣復(fù)合層上形成設(shè)有圖案化的一保護(hù)圖案化層以及圖案化的一第一犧牲層；至少使用該第一犧牲層當(dāng)作罩幕，將雜質(zhì)植入該基底；修剪該保護(hù)圖案化層；以該保護(hù)圖案化層為罩幕，圖案化該第一犧牲層，其中該第一犧牲層包括一開口，暴露出該絕緣復(fù)合層；移除該保護(hù)圖案化層；在該第一犧牲層的該開口中填充該第二犧牲層；使用該第二犧牲層作為罩幕，圖案化該第一犧牲層及該絕緣復(fù)合層，并暴露出該介電層；移除該第二犧牲層；以及在該絕緣復(fù)合層上形成設(shè)有一控制閘極。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實現(xiàn)。前述的制造雙位元記憶胞快閃記憶元件的方法，其中所述的介電層為二氧化硅層。
前述的制造雙位元記憶胞快閃記憶元件的方法，其中所述的絕緣復(fù)合層是由二氧化硅層及氮化硅層組成。
前述的制造雙位元記憶胞快閃記憶元件的方法，其中所述的第一犧牲層為多晶硅層。
前述的制造雙位元記憶胞快閃記憶元件的方法，其中所述的第二犧牲層為氮化硅層。
前述的制造雙位元記憶胞快閃記憶元件的方法，其中所述的制閘極為一多晶硅閘極。
前述的制造雙位元記憶胞快閃記憶元件的方法，其中所述的保護(hù)圖案化層為一光阻層。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種制造雙位元記憶胞快閃記憶元件的方法，其包括以下步驟在一基底上形成設(shè)有一隧穿介電層，在該隧穿介電層上形成設(shè)有絕緣的一電荷陷入層(charge-trapping layer)以及在該電荷陷入層上形成設(shè)有一第二介電層；在該基底之上形成設(shè)有一第一圖案化犧牲材質(zhì)在該第二介電層上；使用該第一圖案化犧牲材質(zhì)當(dāng)作罩幕，將雜質(zhì)植入該基底；以一第二犧牲材質(zhì)填滿該第一犧牲材質(zhì)的多數(shù)個開口；移除該第一圖案化犧牲材質(zhì)，該第二犧牲材質(zhì)暴露出部份該第二介電層；使用該第二犧牲材質(zhì)當(dāng)作罩幕，在暴露出的部份該第二介電層及在部份暴露出的該第二介電層下面的該電荷陷入層中開挖多數(shù)個通孔(through-holes)；移除該第二犧牲材質(zhì)；以及在該第二介電層上形成設(shè)有多數(shù)個控制閘極，并延伸到該些通孔。
前述的制造雙位元記憶胞快閃記憶元件的方法，其更包括在該第一圖案化犧牲材質(zhì)植入雜質(zhì)之后，及填滿該些開口之前，將該第一圖案化犧牲材質(zhì)上的該些開口弄寬。
前述的制造雙位元記憶胞快閃記憶元件的方法，其中所述的第一圖案化犧牲材質(zhì)包括犧牲材質(zhì)的第一底層以及在犧牲材質(zhì)的該第一底層之上的光阻，以及其中將該些開口弄寬的步驟包括修剪該光阻層；以及使用該光阻作為罩幕，將犧牲材質(zhì)的該第一次要層再圖案化(re-patterning)。
前述的制造雙位元記憶胞快閃記憶元件的方法，其中形成該些控制閘極步驟中形成的該些控制閘極也填滿該些通孔。
前述的制造雙位元記憶胞快閃記憶元件的方法，其中所述的隧穿介電層包括二氧化硅。
前述的制造雙位元記憶胞快閃記憶元件的方法，其中所述的第二介電層包括二氧化硅以及該電荷陷入層包括氮化硅。
前述的制造雙位元記憶胞快閃記憶元件的方法，其中所述的第一犧牲材質(zhì)包括多晶硅。
前述的制造雙位元記憶胞快閃記憶元件的方法，其中所述的第二犧牲材質(zhì)包括氮化硅。
前述的制造雙位元記憶胞快閃記憶元件的方法，其中所述的該些控制閘極包括多晶硅。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，為了達(dá)到前述發(fā)明目的，本發(fā)明的主要技術(shù)內(nèi)容如下本發(fā)明提出一種非揮發(fā)性記憶元件的制造方法，有自行對準(zhǔn)埋入擴散植入及兩個隔離ONO區(qū)間在一記憶胞中。本方法包括在基底上產(chǎn)生ONO層、沉積多晶硅層、圖案化多晶硅層、植入阻障擴散、修剪多晶硅層上的光阻層、利用修剪后的光阻層作為罩幕來蝕刻多晶硅層、然后移除光阻。在移除光阻后，氮化物層填滿圖案化的多晶硅層的開口。以氮化物層作為罩幕進(jìn)行蝕刻。移除多晶硅層及部份的ONO層，暴露出閘極氧化層。藉由這些蝕刻步驟，產(chǎn)生兩個隔離的ONO區(qū)間。接著在閘極氧化層上產(chǎn)生多晶硅閘極。
本發(fā)明另提出一種雙位元記憶胞記憶元件的制造方法，該方法是在一基底上形成設(shè)有一隧穿介電層，在該隧穿介電層上形成設(shè)有絕緣的一電荷陷入層(charge-trapping layer)以及在電荷陷入層上形成設(shè)有一第二介電層，在第二介電層上形成設(shè)有一第一圖案化犧牲材質(zhì)。以及使用第一圖案化犧牲材質(zhì)當(dāng)作罩幕，將雜質(zhì)植入基底接著第二犧牲材質(zhì)填滿第一犧牲材質(zhì)的數(shù)個開口并移除第一圖案化犧牲材質(zhì)，以經(jīng)由第二犧牲材質(zhì)暴露出部份第二介電層使用第二犧牲材質(zhì)當(dāng)作罩幕，在暴露出的部份第二介電層及在部份暴露出的第二介電層下面的電荷陷入層中開挖數(shù)個通孔(through-holes)，接著移除第二犧牲材質(zhì)，以及在第二介電層上形成設(shè)有數(shù)個控制閘極，并延伸到通孔。
本發(fā)明因采用雙位元記憶胞快閃記憶元件結(jié)構(gòu)，利用光阻修剪及多晶硅硬罩幕方法，進(jìn)行自行對準(zhǔn)埋進(jìn)擴散布植區(qū)域及將ONO區(qū)間薄片化。因此，兩個ONO區(qū)間可以被獨立讀取及程式化，形成設(shè)有一個雙位元晶圓結(jié)構(gòu)。之前N-位元的第二位元效應(yīng)的問題可以被降低。
經(jīng)由上述可知，本發(fā)明一種雙位元記憶胞快閃記憶元件的制造方法，該方法是提供一生產(chǎn)N-位元記憶元件，有自行對準(zhǔn)埋進(jìn)擴散植入及兩個隔離ONO區(qū)間在一記憶胞中。本方法包括在基底上產(chǎn)生ONO層、沉積多晶硅層、圖案化多晶硅層、植入阻障擴散、修剪多晶硅層上的光阻層、利用修剪后的光阻層作為罩幕來蝕刻多晶硅層、然后移除光阻。在移除光阻后，氮化物層填滿圖案化的多晶硅層的開口。進(jìn)行蝕刻時，氮化物層作為罩幕。移除多晶硅層及部份的ONO層，并暴露出閘極氧化層。藉由這些蝕刻步驟，產(chǎn)生兩個隔離的ONO區(qū)間。接著在閘極氧化層上產(chǎn)生多晶硅閘極。
借由上述技術(shù)方案，本發(fā)明制造雙位元記憶胞快閃記憶元件的方法至少具有下列優(yōu)點1、本發(fā)明提供一種雙位元單元快閃記憶元件的制造方法，同時可以降低第二位元效應(yīng)。
2、本發(fā)明還提供一種非揮發(fā)性記憶元件，有自行對準(zhǔn)埋進(jìn)擴散植入?yún)^(qū)域及ONO區(qū)間的一個制程，可以降低制程成本及復(fù)雜度。
綜上所述，本發(fā)明特殊的制造雙位元記憶胞快閃記憶元件的方法，提供一種雙位元單元快閃記憶元件的制造方法，同時降低第二位元效應(yīng)。同時本發(fā)明還提供一種非揮發(fā)性記憶元件，有自行對準(zhǔn)埋進(jìn)擴散植入?yún)^(qū)域及ONO區(qū)間的一個制程，來降低制程成本及復(fù)雜度。其具有上述諸多的優(yōu)點及實用價值，并在同類制造方法中未見有類似的設(shè)計公開發(fā)表或使用而確屬創(chuàng)新，其不論在制造方法上或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的制造雙位元記憶胞快閃記憶元件的方法具有增進(jìn)的多項功效，從而更加適于實用，誠為一新穎、進(jìn)步、實用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實施，以下以本發(fā)明的較佳實施例并配合附圖詳細(xì)說明如后。


圖1是一個現(xiàn)有習(xí)知的雙位元N-位元記憶胞的示意圖。
圖2顯示半導(dǎo)體基底，包括閘極氧化層、氧化-氮化復(fù)合層、多硅晶層及圖案化光阻層。
圖3是表示蝕刻多晶硅層后的結(jié)果示意圖。
圖4是在圖3的結(jié)構(gòu)上阻障擴散布植后的結(jié)果示意圖。
圖5是表示修剪光阻層后的結(jié)果示意圖。
圖6是表示在圖5的結(jié)構(gòu)上圖案化多晶硅層后的結(jié)果示意圖。
圖7是在圖案化的多晶硅層的開口中填滿氮化物后的結(jié)果示意圖。
圖8是表示移除多晶硅層后的結(jié)果示意圖。
圖9是移除氧化氮層后的結(jié)果示意圖。
圖10是形成設(shè)有控制閘極后的結(jié)果示意圖。
100、101可變電荷區(qū) 102、109氮化層103、110、104氧化層105多晶硅層106基底107介電層108絕緣復(fù)合層 112圖案化保護(hù)層113擴散布值區(qū) 111、115犧牲層117控制閘極具體實施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的制造雙位元記憶胞快閃記憶元件的方法其具體實施方式
、制造方法、步驟、特征及其功效，詳細(xì)說明如后。
以下說明的快閃記憶元件制程及結(jié)構(gòu)，并未包括快閃記憶元件的完整制程。本發(fā)明可以與目前許多集成電路制程結(jié)合使用。只有與支持本發(fā)明及提供了解本發(fā)明所必要且共同的制程才加以描述。
請參閱圖2至圖10所示，是依照本發(fā)明一較佳實施例的一種制造雙位元記憶胞快閃記憶元件的制造方法流程剖面示意圖。對本發(fā)明的實施例，基底106的摻質(zhì)可以是n-型或p-型雜質(zhì)，例如電阻介于8到120/cm2的p-型硼。在這個實施例，使用p-型摻雜質(zhì)。接下來，介電層107作為薄隧穿層，例如是一氧化層，其是用傳統(tǒng)的干式氧化制程在基底成長到厚度約40至200之間。一般的干式氧化溫度大約800℃，但可以介于750-1000℃的范圍。介電層的厚度最好約50。一絕緣復(fù)合層108，例如是在氧化層110之下的氮化層109，其是在半導(dǎo)體基底106上形成。氮化層109的厚度約在40至200間，例如是70。頂層的氧化層110的厚度約60至120間。接下來第一犧牲層111，例如是多晶硅層，在絕緣復(fù)合層108的表面形成。低壓化學(xué)氣相沉積制程用來沉積厚度在200至3000間的摻質(zhì)多晶硅層或非晶硅層。在這個實施例，第一犧牲層的厚度是1200。接下來一保護(hù)圖案化層112，例如是光阻層，在第一犧牲層111上形成并被圖案化。
然后請參閱圖3所示，是表示蝕刻多晶硅層后的結(jié)果示意圖。其中圖案化的保護(hù)圖案化層112，當(dāng)作罩幕，蝕刻第一犧牲層111。蝕刻制程(etching process)例如是干式蝕刻制程(dry etchingprocess)，例如RIE電漿蝕刻制程，其是使用氯、溴化氫及氧電漿。
接著請參閱圖4所示，是在圖3的結(jié)構(gòu)上阻障擴散布植后的結(jié)果示意圖。埋入擴散布植區(qū)113藉由在圖3的半導(dǎo)體基底106上植入離子而形成的。這個離子可以是能量20至150KeV范圍、劑量在0.5*1014到2*1018atmos/cm2的n-型或p-型雜質(zhì)114。離子雜質(zhì)例如是砷化三氫(Arsine)。由于這是一種自行對準(zhǔn)植入，所以位元線自行對準(zhǔn)至基底106中。
接下來請參閱圖5所示，是修剪光阻層后的結(jié)果示意圖。保護(hù)圖案化層112的修剪，使用通用的蝕刻制程，例如干式蝕刻制程。干式蝕刻制程的氣體包括氟基氣體、一氧化碳及氧電漿。在本實施例，使用的氣體是四氟化碳及氧氣。
之后請參閱圖6所示，是表示在圖5的結(jié)構(gòu)上圖案化多晶硅層后的結(jié)果示意圖。利用如圖5的保護(hù)圖案化層112作為罩幕來蝕刻第一犧牲層111。使用的蝕刻制程，例如是干式蝕刻制程，例如RIE電漿蝕刻制程，使用氯、溴化氫及氧電漿。
接著請參閱圖7所示，是在圖案化的多晶硅層的開口中填滿氮化物后的結(jié)果示意圖。用第二犧牲層115填滿圖6的開口116，第二犧牲層例如是氮化硅層，用一般的化學(xué)氣相沉積，例如低壓化學(xué)氣相沉積制程。低壓化學(xué)氣相沉積制程的前驅(qū)物是使用二氯化硅，硅烷以及氨。
接下來請參閱圖8所示，是移除多晶硅層后的結(jié)果示意圖。以一般的蝕刻制程移除第一犧牲層111，使用的蝕刻制程，例如是干式蝕刻制程，其是使用氯、溴化氫及氧電漿。
之后請參閱圖9所示，是移除氧化氮層后的結(jié)果示意圖。使用圖8所示的第二犧牲層115作為罩幕，移除絕緣復(fù)合層108，以暴露出介電層107。在這個步驟例如使用干式蝕刻，且復(fù)合層108和隧穿氧化層107之間有不同的蝕刻選擇比。材料例如可以使用CHF3、CF4，HBr及SF6。只要總量在可控制之下，如果部份隧穿氧化層107在這個步驟被移除，皆為可接受的。重要的是，隔離的ONO區(qū)間的形成是藉由絕緣復(fù)合層的自行對準(zhǔn)蝕刻，而未使用任何微影制程。
之后請參閱圖10所示，是形成控制閘極后的結(jié)果示意圖。以慣用的蝕刻制程移除第二犧牲層115，同時形成控制閘極117?？刂崎l極例如是多晶硅閘極。
在此使用的“在上”及“在下”，用以解釋與以基底位置為基準(zhǔn)的相對關(guān)系?！爸糜谏稀?、“置于下”及“迭置”也作相同的解釋。此外，一個“層”可能包括“次要層”，每一個次要層本身都可以成為另一個“層”。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，任何熟悉本專業(yè)的技術(shù)人員可能利用上述揭示的技術(shù)內(nèi)容加以變更或修飾為等同變化的等效實施例，但是凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種制造雙位元記憶胞快閃記憶元件的方法，其特征在于其包括提出一半導(dǎo)體基底，包括一介電層形成設(shè)有于其上、一絕緣復(fù)合層形成設(shè)有于該介電層上；在該絕緣復(fù)合層上形成設(shè)有圖案化的一保護(hù)圖案化層以及圖案化的一第一犧牲層；至少使用該第一犧牲層當(dāng)作罩幕，將雜質(zhì)植入該基底；修剪該保護(hù)圖案化層；以該保護(hù)圖案化層為罩幕，圖案化該第一犧牲層，其中該第一犧牲層包括一開口，暴露出該絕緣復(fù)合層；移除該保護(hù)圖案化層；在該第一犧牲層的該開口中填充該第二犧牲層；使用該第二犧牲層作為罩幕，圖案化該第一犧牲層及該絕緣復(fù)合層，并暴露出該介電層；移除該第二犧牲層；以及在該絕緣復(fù)合層上形成設(shè)有一控制閘極。
2.根據(jù)權(quán)利要求1所述的制造雙位元記憶胞快閃記憶元件的方法，其特征在于其中所述的介電層為二氧化硅層。
3.根據(jù)權(quán)利要求1所述的制造雙位元記憶胞快閃記憶元件的方法，其特征在于其中所述的絕緣復(fù)合層是由二氧化硅層及氮化硅層組成。
4.根據(jù)權(quán)利要求1所述的制造雙位元記憶胞快閃記憶元件的方法，其特征在于其中所述的第一犧牲層為多晶硅層。
5.根據(jù)權(quán)利要求1所述的制造雙位元記憶胞快閃記憶元件的方法，其特征在于其中所述的第二犧牲層為氮化硅層。
6.根據(jù)權(quán)利要求1所述的制造雙位元記憶胞快閃記憶元件的方法，其特征在于其中所述的控制閘極為一多晶硅閘極。
7.根據(jù)權(quán)利要求1所述的制造雙位元記憶胞快閃記憶元件的方法，其特征在于其中所述的保護(hù)圖案化層為一光阻層。
8.一種制造雙位元記憶胞快閃記憶元件的方法，其特征在于其包括以下步驟在一基底上形成設(shè)有一隧穿介電層，在該隧穿介電層上形成設(shè)有絕緣的一電荷陷入層(charge-trapping layer)以及在該電荷陷入層上形成設(shè)有一第二介電層；在該基底之上形成設(shè)有一第一圖案化犧牲材質(zhì)在該第二介電層上；使用該第一圖案化犧牲材質(zhì)當(dāng)作罩幕，將雜質(zhì)植入該基底；以一第二犧牲材質(zhì)填滿該第一犧牲材質(zhì)的多數(shù)個開口；移除該第一圖案化犧牲材質(zhì)，該第二犧牲材質(zhì)暴露出部份該第二介電層；使用該第二犧牲材質(zhì)當(dāng)作罩幕，在暴露出的部份該第二介電層及在部份暴露出的該第二介電層下面的該電荷陷入層中開挖多數(shù)個通孔(through-holes)；移除該第二犧牲材質(zhì)；以及在該第二介電層上形成設(shè)有多數(shù)個控制閘極，并延伸到該些通孔。
9.根據(jù)權(quán)利要求8所述的制造雙位元記憶胞快閃記憶元件的方法，其特征在于其更包括在該第一圖案化犧牲材質(zhì)植入雜質(zhì)之后，及填滿該些開口之前，將該第一圖案化犧牲材質(zhì)上的該些開口弄寬。
10.根據(jù)權(quán)利要求9所述的制造雙位元記憶胞快閃記憶元件的方法，其特征在于其中所述的第一圖案化犧牲材質(zhì)包括犧牲材質(zhì)的第一底層及在犧牲材質(zhì)的該第一底層之上的光阻，以及其中將該些開口弄寬的步驟包括修剪該光阻層；以及使用該光阻作為罩幕，將犧牲材質(zhì)的該第一次要層再圖案化(re-patterning)。
11.根據(jù)權(quán)利要求8所述的制造雙位元記憶胞快閃記憶元件的方法，其特征在于其中形成該些控制閘極步驟中形成的該些控制閘極也填滿該些通孔。
12.根據(jù)權(quán)利要求8所述的制造雙位元記憶胞快閃記憶元件的方法，其特征在于其中所述的隧穿介電層包括二氧化硅。
13.根據(jù)權(quán)利要求8所述的制造雙位元記憶胞快閃記憶元件的方法，其特征在于其中所述的第二介電層包括二氧化硅以及該電荷陷入層包括氮化硅。
14.根據(jù)權(quán)利要求8所述的制造雙位元記憶胞快閃記憶元件的方法，其特征在于其中所述的第一犧牲材質(zhì)包括多晶硅。
15.根據(jù)權(quán)利要求8所述的制造雙位元記憶胞快閃記憶元件的方法，其特征在于其中所述的第二犧牲材質(zhì)包括氮化硅。
16.根據(jù)權(quán)利要求8所述的制造雙位元記憶胞快閃記憶元件的方法，其特征在于其中所述的該些控制閘極包括多晶硅。
全文摘要
本發(fā)明是關(guān)于一種制造雙位元記憶胞快閃記憶元件的方法，該方法是提供一生產(chǎn)N－位元記憶元件，有自行對準(zhǔn)埋進(jìn)擴散植入及兩個隔離ONO區(qū)間在一記憶胞中。本方法包括在基底上產(chǎn)生ONO層、沉積多晶硅層、圖案化多晶硅層、植入阻障擴散、修剪多晶硅層上的光阻層、利用修剪后的光阻層作為罩幕來蝕刻多晶硅層、然后移除光阻。在移除光阻后，氮化物層填滿圖案化的多晶硅層的開口。進(jìn)行蝕刻時，氮化物層作為罩幕。移除多晶硅層及部分的ONO層，并暴露出閘極氧化層。藉由這些蝕刻步驟，產(chǎn)生兩個隔離的ONO區(qū)間。接著在閘極氧化層上產(chǎn)生多晶硅閘極。
文檔編號H01L21/8234GK1619794SQ200410057208
公開日2005年5月25日 申請日期2004年8月23日 優(yōu)先權(quán)日2003年11月19日
發(fā)明者董克偉 申請人:旺宏電子股份有限公司