專利名稱：靜電放電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及靜電放電保護(hù)電路，更具體地說，涉及一種保護(hù)內(nèi)部電路免受靜電放電影響的靜電放電保護(hù)電路。
背景技術(shù)：
小型半導(dǎo)體器件，例如大規(guī)模集成電路(LSI)可能因來自外部的靜電荷而放電，從而導(dǎo)致性能下降或者故障。
因此，LSI包括了靜電放電保護(hù)電路(ESD保護(hù)電路)，該電路可以保護(hù)內(nèi)部電路，使其免受作用于電源端或信號(hào)輸入-輸出端的靜電放電(ESD)電壓的影響。
圖8是傳統(tǒng)ESD保護(hù)電路的電路圖。
ESD保護(hù)電路800包括電源鉗位部分810和柵壓控制部分820，其中，所述電源鉗位部分810包括一個(gè)n溝道金屬氧化物半導(dǎo)體(MOS)場效應(yīng)晶體管(NMOS)811，用于防止ESD電壓作用于內(nèi)部電路900，而所述柵壓控制部分820用于控制包括在所述電源鉗位部分810中的NMOS811的柵極電壓。
電源鉗位部分810包括NMOS 811，其電連接在與電源端VDD相連的電源線901和與電源端VSS相連的電源線902之間。NMOS 811的一個(gè)輸入-輸出端(漏極或源極)經(jīng)由電阻812與電源線901相連，而NMOS811的另一輸入-輸出端與電源線902相連。在圖8中，用虛線示意性地示出了NMOS 811上的寄生雙極晶體管811a、寄生電阻811b以及寄生二極管811c。
例如，將正DC電壓作用于電源端VDD，而電源端VSS與地(GND)相連。
柵壓控制部分820具有一個(gè)互補(bǔ)MOS(CMOS)反相器結(jié)構(gòu)，并且包括p溝道MOS場效應(yīng)晶體管(PMOS)821和NMOS 822。PMOS 821的一個(gè)輸入-輸出端與電源線901相連，而PMOS 821的另一個(gè)輸入-輸出端則與NMOS 811的一個(gè)輸入-輸出端以及包括在電源鉗位部分810中的NMOS 811的柵極端相連。NMOS 822的一個(gè)輸入-輸出端與PMOS 821的所述另一個(gè)輸入-輸出端以及包括在電源鉗位部分810中的NMOS 811的柵極端相連，而NMOS 822的另一個(gè)輸入-輸出端與電源線902相連。PMOS821和NMOS 822的柵極端都與電源線901相連。
接下來描述傳統(tǒng)ESD保護(hù)電路800的操作。
假設(shè)以電源端VSS為基準(zhǔn)(GND)，將正DC電壓作用于電源端VDD。于是，在柵壓控制部分820中，PMOS 821斷開而NMOS 822導(dǎo)通。結(jié)果，電源鉗位部分810中的NMOS 811的柵極端就電連接到電源線902，NMOS 811斷開。由此，作用于電源端VDD的正DC電壓將被提供給內(nèi)部電路900，內(nèi)部電路900可執(zhí)行預(yù)定的操作。
當(dāng)一個(gè)正ESD電壓以電源端VSS(GND)為基準(zhǔn)施加到電源端VDD時(shí)，在NMOS 811的n型漏結(jié)區(qū)中的耗盡層中，將發(fā)生雪崩擊穿。結(jié)果，襯底的電勢將上升。當(dāng)寄生雙極晶體管811a的基極與發(fā)射極之間的電勢差達(dá)到約0.7V時(shí)，寄生雙極晶體管811a導(dǎo)通，ESD所產(chǎn)生的電流經(jīng)由電源線902流向電源端VSS，內(nèi)部電路900因而得到了保護(hù)。當(dāng)負(fù)ESD電壓以電源端VDD(GND)為基準(zhǔn)施加到電源端VSS時(shí)，內(nèi)部電路900將以同樣的方式受到保護(hù)。
當(dāng)正ESD電壓以電源端VDD(GND)為基準(zhǔn)施加到電源端VSS時(shí)，在0.7V左右導(dǎo)通的寄生二極管811c受到正向偏壓。當(dāng)寄生二極管811c導(dǎo)通時(shí)，ESD所產(chǎn)生的電流流向電源端VDD，因而內(nèi)部電路900得到了保護(hù)。當(dāng)負(fù)ESD電壓以電源端VSS(GND)為基準(zhǔn)施加到電源端VDD時(shí)，內(nèi)部電路900將以同樣的方式受到保護(hù)。
此外，在圖8中，NMOS 811的漏極和柵極之間的寄生電容(未示出)被用來提升NMOS 811的柵極電壓。這升高了襯底的電勢，并降低了寄生雙極晶體管811a導(dǎo)通的電壓。也就是說，寄生雙極晶體管811a更容易導(dǎo)通了。
另外，公開了一種ESD保護(hù)電路，在該電路中，一個(gè)電容元件(具有大約幾皮法的電容值)連接在NMOS的柵極和漏極之間，用于控制其柵極的電壓(例如參見日本在先公開的專利申請(qǐng)No.平6-163824，圖1)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，一種用于保護(hù)內(nèi)部電路免受靜電放電影響的靜電放電保護(hù)電路包括電源鉗位部分，其包括n溝道MOS場效應(yīng)晶體管，該晶體管電連接在與第一電源端相連的第一電源線和與第二電源端相連的第二電源線之間；和柵壓控制部分，用于控制所述n溝道MOS場效應(yīng)晶體管的柵極電壓，其中所述柵壓控制部分包括p溝道MOS場效應(yīng)晶體管，該晶體管的一個(gè)輸入-輸出端與所述第一電源線相連，另一個(gè)輸入-輸出端與所述n溝道MOS場效應(yīng)晶體管的柵極端相連；第一電阻器，該電阻器的一端與所述p溝道MOS場效應(yīng)晶體管的所述另一個(gè)輸入-輸出端以及所述n溝道MOS場效應(yīng)晶體管的柵極端相連，另一端則與所述第二電源線相連；第二電阻器，該電阻器的一端與所述第一電源線相連，另一端與所述p溝道MOS場效應(yīng)晶體管的柵極端相連；和電容器，該電容器的一端與所述第二電阻器的所述另一端以及所述p溝道MOS場效應(yīng)晶體管的柵極端相連，另一端與所述第二電源線相連。


結(jié)合圖示了本發(fā)明各優(yōu)選實(shí)施例的附圖，從以下描述中將會(huì)搞清楚本發(fā)明的以上及其它特點(diǎn)和優(yōu)點(diǎn)。
圖1是示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的ESD保護(hù)電路的原理的電路圖。
圖2是根據(jù)本發(fā)明一個(gè)實(shí)施例的ESD保護(hù)電路的具體電路圖。
圖3示出了傳統(tǒng)的ESD保護(hù)電路在施加了ESD電壓時(shí)的瞬態(tài)特性。
圖4示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的ESD保護(hù)電路在施加了ESD電壓時(shí)的瞬態(tài)特性。
圖5是用于在ESD電壓施加到內(nèi)部電路的輸入信號(hào)端時(shí)保護(hù)該內(nèi)部電路的ESD保護(hù)電路的電路圖。
圖6示出了包括在圖5所示的ESD保護(hù)電路中的柵壓控制部分的結(jié)構(gòu)，所述柵壓控制部分用于控制NMOS的柵極電壓。
圖7是根據(jù)本發(fā)明另一個(gè)實(shí)施例的、用于在ESD電壓施加到內(nèi)部電路的輸入信號(hào)端時(shí)保護(hù)該內(nèi)部電路的ESD保護(hù)電路的電路圖。
圖8是傳統(tǒng)ESD保護(hù)電路的電路圖。
具體實(shí)施例方式
在傳統(tǒng)的ESD保護(hù)電路中，電源鉗位部分中的NMOS上的寄生雙極晶體管的導(dǎo)通電壓因寄生電容而降低，寄生電容的值小于或等于1飛法。由此，寄生雙極晶體管的導(dǎo)通電壓無法降低很多。因此，ESD所產(chǎn)生的電流可能流入內(nèi)部電路，導(dǎo)致元件受損。
在傳統(tǒng)的ESD保護(hù)電路中，通過在NMOS的柵極和漏極之間連接一個(gè)大電容元件(例如具有幾皮法的電容值)，從而升高了柵極電壓，使用這種ESD保護(hù)電路，整體面積因該電容元件而增大。此外，在很多情況下，ESD保護(hù)電路形成在LSI的I/O區(qū)域中，在該區(qū)域中，多個(gè)晶體管排列為陣列模樣。因此，必須加入一個(gè)形成電容元件的過程。另外，為了獲得大約幾皮法的電容，可以將多個(gè)寄生電容值小于或等于1飛法的NMOS并聯(lián)起來。然而，在這種情形下，必須使用很多NMOS，所以整體面積增大了。
本發(fā)明就是為了解決以上問題。本發(fā)明的目的是提供一種節(jié)約空間的ESD保護(hù)電路，它能夠有效地保護(hù)內(nèi)部電路免受ESD的影響。
下面參考附圖來描述本發(fā)明的實(shí)施例。
圖1是示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的ESD保護(hù)電路的原理的電路圖。
ESD保護(hù)電路100可以保護(hù)內(nèi)部電路免受ESD影響，它包括電源鉗位部分110和柵壓控制部分120，所述電源鉗位部分110包括一個(gè)NMOS111，其連接在與電源端VDD相連的電源線201和與電源端VSS相連的電源線202之間，所述柵壓控制部分120用于控制NMOS 111的柵極電壓。
在電源鉗位部分110中，NMOS 111的一個(gè)輸入-輸出端(漏極或源極)經(jīng)由電阻器112與電源線201相連，而NMOS 111的另一輸入-輸出端與電源線202相連。在圖1中，用虛線示意性地示出了NMOS 111上的寄生雙極晶體管111a、寄生電阻111b和寄生二極管111c。寄生雙極晶體管111a的集電極和發(fā)射極分別對(duì)應(yīng)于NMOS 111的漏極和源極。在這個(gè)例子中，NMOS 111的漏極與電源線201相連。
如果設(shè)置多個(gè)NMOS 111來疏導(dǎo)ESD所產(chǎn)生的強(qiáng)大電流，那么這些NMOS 111的特性會(huì)有所不同。這種情況下，只有一個(gè)寄生雙極晶體管111a導(dǎo)通，ESD所產(chǎn)生的電流就會(huì)流向它。為了避免這種情況的發(fā)生，設(shè)置了電阻器112(細(xì)節(jié)將在后面描述)。
柵壓控制部分120包括PMOS 121、電阻器122和123、以及電容器124。PMOS 121的一個(gè)輸入-輸出端與電源線201相連，而PMOS 121的另一個(gè)輸入-輸出端與NMOS 111的柵極端相連。電阻器122的一端與PMOS121的所述另一個(gè)輸入-輸出端以及NMOS 111的柵極端相連，電阻器122的另一端則與電源線202相連。電阻器123的一端與電源線201相連，另一端與PMOS 121的柵極端相連。電容器124的一端與電阻器123的所述另一端以及PMOS 121的柵極端相連，電容器124的另一端則與電源線202相連。
PMOS 121在由電阻器123和電容器124給定的時(shí)間常數(shù)所確定的時(shí)間內(nèi)處于導(dǎo)通狀態(tài)。電源鉗位部分110中的NMOS 111的柵極電壓由于穿過電阻器122所產(chǎn)生的電壓而升高。
下面將描述ESD保護(hù)電路100的操作。
假設(shè)作用于電源端VDD的是正DC電壓，并且以電源端VSS為基準(zhǔn)(GND)。于是柵壓控制部分120中的PMOS 121斷開。在這種情況下，電源鉗位部分110中的NMOS 111的柵極端被電連接到電源線202，NMOS 111斷開。因此，作用于電源端VDD的正DC電壓將被供給內(nèi)部電路200，內(nèi)部電路200執(zhí)行預(yù)定的操作。
當(dāng)正ESD電壓以電源端VSS為基準(zhǔn)(GND)施加到電源端VDD上時(shí)，當(dāng)NMOS 111的漏極電壓升高到一定值(Va)時(shí)，在NMOS 111的n型漏結(jié)區(qū)中的耗盡層中，將發(fā)生雪崩擊穿。結(jié)果，電流流過襯底，襯底的電勢將會(huì)上升。當(dāng)寄生雙極晶體管111a的基極與發(fā)射極之間的電勢差達(dá)到約0.7V時(shí)，寄生雙極晶體管111a導(dǎo)通。由此，ESD所產(chǎn)生的電流經(jīng)由電源線202流向電源端VSS，內(nèi)部電路200得到了保護(hù)。
在柵壓控制部分120中，PMOS 121在由電阻器123和電容器124給定的時(shí)間常數(shù)所確定的時(shí)間內(nèi)處于導(dǎo)通狀態(tài)。NMOS 111的柵極電壓由于穿過電阻器122所產(chǎn)生的電壓而升高。結(jié)果，在柵極之下的硅襯底的表面上形成了一個(gè)溝道。該溝道中的電子進(jìn)入漏結(jié)區(qū)中的耗盡層，并形成了電子-空穴對(duì)。所產(chǎn)生的電子流向漏極，而所產(chǎn)生的空穴流過襯底。這將導(dǎo)致雪崩擊穿。因此，寄生雙極晶體管111a很容易地導(dǎo)通。也就是說，NMOS111上的寄生雙極晶體管111a將在低漏極電壓上導(dǎo)通。
當(dāng)負(fù)ESD電壓以電源端VDD為基準(zhǔn)(GND)施加到電源端VSS上時(shí)，內(nèi)部電路200以同樣的方式受到保護(hù)。
另一方面，當(dāng)正ESD電壓以電源端VDD為基準(zhǔn)(GND)施加到電源端VSS上時(shí)，在0.7V左右導(dǎo)通的寄生二極管111c受到正向偏壓。當(dāng)寄生二極管111c導(dǎo)通時(shí)，ESD所產(chǎn)生的電流流向電源端VDD，于是內(nèi)部電路200受到了保護(hù)。當(dāng)負(fù)ESD電壓以電源端VSS為基準(zhǔn)(GND)施加到電源端VDD上時(shí)，內(nèi)部電路200以同樣的方式受到保護(hù)。
如上所述，使用根據(jù)本發(fā)明所述實(shí)施例的ESD保護(hù)電路100，電源鉗位部分110中NMOS 111上的寄生雙極晶體管111a將在低漏極電壓上導(dǎo)通，于是ESD所產(chǎn)生的電流就不會(huì)流經(jīng)內(nèi)部電路200，而是流過電源鉗位部分110。因此，內(nèi)部電路200可得到保護(hù)。
此外，使用根據(jù)本發(fā)明所述實(shí)施例的ESD保護(hù)電路100，電容器124將被用于控制PMOS 121處于導(dǎo)通狀態(tài)的時(shí)間(NMOS 111的柵極電壓保持高的時(shí)間)，所以不需要大的電容值。大約幾飛法就足夠了。因此，ESD保護(hù)電路100的面積不會(huì)增大。
下面將詳細(xì)描述根據(jù)本發(fā)明一個(gè)實(shí)施例的ESD保護(hù)電路。
圖2是根據(jù)本發(fā)明一個(gè)實(shí)施例的ESD保護(hù)電路的具體電路圖。
ESD保護(hù)電路300包括電源鉗位部分310和柵壓控制部分320，其中電源鉗位部分310包括NMOS 311，NMOS 311電連接在與電源端VDD相連的電源線401和與電源端VSS相連的電源線402之間，柵壓控制部分320用于控制電源鉗位部分310中NMOS 311的柵極電壓。
在電源鉗位部分310中，NMOS 311的一個(gè)輸入-輸出端(漏極或源極)經(jīng)由電阻器312與電源線401相連，而NMOS 311的另一輸入-輸出端與電源線402相連。在圖2中，用虛線示意性地示出了NMOS 311上的寄生雙極晶體管311a、寄生電阻311b和寄生二極管311c。寄生雙極晶體管311a的集電極和發(fā)射極分別對(duì)應(yīng)于NMOS 311的漏極和源極。
為了通過ESD所產(chǎn)生的強(qiáng)大電流，并聯(lián)多個(gè)NMOS 311。即使這多個(gè)NMOS 311在特性上有差異(發(fā)生雪崩擊穿的電壓不同)，這多個(gè)NMOS311上的寄生雙極晶體管311a也會(huì)由電阻器312同時(shí)導(dǎo)通。
下面將具體地描述電阻器312的作用。如果所述多個(gè)NMOS 311并聯(lián)連接，那么寄生雙極晶體管311a在正ESD電壓施加到電源端VDD時(shí)因發(fā)生雪崩擊穿而導(dǎo)通的電壓將會(huì)互不相同。此外，由于導(dǎo)線電阻上產(chǎn)生的電壓降，作用于電源端VDD附近的寄生雙極晶體管311a上的電壓與作用于遠(yuǎn)離電源端VDD的寄生雙極晶體管311a上的電壓之間會(huì)有所不同。由此，不一定哪一個(gè)寄生雙極晶體管311a將導(dǎo)通。(但是，雪崩擊穿電壓較低，并且靠近電源端VDD的NMOS 311上的寄生雙極晶體管311a將很容易導(dǎo)通。)當(dāng)一個(gè)寄生雙極晶體管311a導(dǎo)通時(shí)，ESD所產(chǎn)生的電流將流向電源端VSS，電源線401的電勢不會(huì)上升。因此，其它的寄生雙極晶體管311a不會(huì)導(dǎo)通，而電流將流經(jīng)那個(gè)導(dǎo)通的寄生雙極晶體管311a。結(jié)果，導(dǎo)通的那個(gè)NMOS 311將會(huì)損壞。電阻器312的作用如下。當(dāng)一個(gè)寄生雙極晶體管311a導(dǎo)通，ESD所產(chǎn)生的電流流向電源端VSS時(shí)，電阻器312將使電源線401的電勢保持為大于或等于某個(gè)值。藉此，其它的寄生雙極晶體管311a很容易導(dǎo)通。結(jié)果，所有寄生雙極晶體管311a都導(dǎo)通，ESD所產(chǎn)生的電流不是流經(jīng)一個(gè)NMOS 311，而是流經(jīng)所有的NMOS311。
柵壓控制部分320包括PMOS 321、電阻部分322和323、以及NMOS 324。PMOS 321的一個(gè)輸入-輸出端與電源線401相連，而PMOS321的另一個(gè)輸入-輸出端與NMOS 311的柵極端相連。電阻部分322位于PMOS 321的所述另一個(gè)輸入/輸出端以及電源線402之間，并且包括串聯(lián)的NMOS 322-1、322-2、322-3和322-4。電阻部分323位于電源線401、PMOS 321的柵極端和電阻部分322之間，并且包括串聯(lián)的PMOS 323-1、323-2、323-3和323-4。NMOS 324連接在電阻部分323和電源線402之間。PMOS 323-1、323-2、323-3和323-4與NMOS 324的柵極端與電源線402相連。
柵壓控制部分320內(nèi)電阻部分322中串聯(lián)的NMOS 322-1、322-2、322-3和322-4的導(dǎo)通電阻與圖1中所示的電阻器122的作用相當(dāng)。同樣，電阻部分323中串聯(lián)的PMOS 323-1、323-2、323-3和323-4的導(dǎo)通電阻與圖1中所示的電阻器123的作用相當(dāng)。NMOS 324中的寄生電容與圖1中所示的電容器124的作用相當(dāng)。
多個(gè)PMOS 321(未示出)并聯(lián)以控制NMOS 311的柵極電壓。另外，多個(gè)(例如10個(gè))NMOS 324并聯(lián)以通過它們中的寄生電容來控制PMOS 321處于導(dǎo)通態(tài)的時(shí)間。在圖2中，四個(gè)NMOS 322-1、322-2、322-3和322-4在電阻部分322中串聯(lián)。然而，可以增多或減少電阻部分322中NMOS的數(shù)量，以通過它們導(dǎo)通電阻值的總和來將電源鉗位部分310中NMOS 311的柵極電壓調(diào)整為一個(gè)適當(dāng)?shù)闹?例如，2.5V)。同樣，也可以適當(dāng)?shù)馗淖冸娮璨糠?23中PMOS的數(shù)量，以控制時(shí)間常數(shù)。
下面將描述ESD保護(hù)電路300的操作。
假設(shè)正DC電壓作用于電源端VDD，而將電源端VSS作為基準(zhǔn)(GND)。那么電阻部分323中的PMOS 323-1到323-4導(dǎo)通，而柵壓控制部分320中的PMOS 321將斷開。此時(shí)，NMOS 322-1到322-4導(dǎo)通。藉此，電源鉗位部分310中的NMOS 311的柵極端經(jīng)由電阻部分322與電源線402電連接，NMOS 311斷開。結(jié)果，作用于電源端VDD的正DC電壓將被提供給內(nèi)部電路400，內(nèi)部電路400執(zhí)行預(yù)定的操作。
當(dāng)以電源端VSS為基準(zhǔn)(GND)將正ESD電壓施加到電源端VDD時(shí)，當(dāng)NMOS 311的漏極電壓上升到某個(gè)值(Va)時(shí)，在NMOS 311中n型漏結(jié)區(qū)中的耗盡層內(nèi)將發(fā)生雪崩擊穿。結(jié)果，電流流過襯底，襯底的電勢上升。當(dāng)寄生雙極晶體管311a的基極和發(fā)射極之間的電勢差達(dá)到約0.7V時(shí)，寄生雙極晶體管311a導(dǎo)通。藉此，ESD所產(chǎn)生的電流經(jīng)由電源線402流向電源端VSS，內(nèi)部電路400得到了保護(hù)。
在柵壓控制部分320中，PMOS 321在由電阻部分323和NMOS 324中的寄生電容給定的時(shí)間常數(shù)所確定的時(shí)間內(nèi)處于導(dǎo)通狀態(tài)。NMOS 311的柵極電壓由于電阻部分322上所產(chǎn)生的電壓而升高。結(jié)果，在柵極下的硅襯底表面上就形成了一個(gè)溝道。該溝道中的電子進(jìn)入漏結(jié)區(qū)中的耗盡層，并生成電子-空穴對(duì)。所產(chǎn)生的電子流向漏極，所產(chǎn)生的空穴則流過襯底。這將引起雪崩擊穿。因此，寄生雙極晶體管311a很容易導(dǎo)通。也就是說，NMOS 311上的寄生雙極晶體管311a將在低漏極電壓上導(dǎo)通。
當(dāng)負(fù)ESD電壓以電源端VDD為基準(zhǔn)(GND)施加到電源端VSS上時(shí)，內(nèi)部電路400將以同樣的方式得到保護(hù)。
另一方面，當(dāng)正ESD電壓以電源端VDD為基準(zhǔn)(GND)施加到電源端VSS上時(shí)，將在約0.7V導(dǎo)通的寄生二極管311c受到正向偏壓。當(dāng)寄生二極管311c導(dǎo)通時(shí)，ESD所產(chǎn)生的電流流向電源端VDD，于是內(nèi)部電路400得到了保護(hù)。當(dāng)負(fù)ESD電壓以電源端VSS為基準(zhǔn)(GND)施加到電源端VDD時(shí)，內(nèi)部電路400將以同樣的方式得到保護(hù)。
下面將圖示當(dāng)3,000V的ESD電壓作用于圖2所示的ESD保護(hù)電路300的電源端VDD時(shí)所得到的瞬態(tài)特性的仿真結(jié)果。還將圖示圖8所示的傳統(tǒng)ESD保護(hù)電路800的瞬態(tài)特性的仿真結(jié)果。這些仿真結(jié)果都是用一種商業(yè)上可以得到的電路仿真器(HSPICE)來實(shí)現(xiàn)的。
圖3示出了傳統(tǒng)ESD保護(hù)電路在施加了ESD電壓時(shí)的瞬態(tài)特性。
在圖3中，水平軸指示時(shí)間(s)，而垂直軸指示電壓(V)。圖中示出了電源鉗位部分810中的NMOS 811的漏極電壓和柵極電壓。
NMOS 811上的寄生雙極晶體管811a在電壓Vt上導(dǎo)通。如圖3所示，傳統(tǒng)ESD保護(hù)電路800中的NMOS 811由寄生電容(未示出)引起的柵極電壓上升最多有約0.68V。由此，電壓Vt為7V，是較高的。
電壓Vt一定要低于使內(nèi)部電路400受損的電壓，也就是說，要低于內(nèi)部電路400中晶體管(未示出)的電壓(ESD所產(chǎn)生的電流一定不能通過內(nèi)部電路400)。此外，為了防止寄生雙極晶體管311a在NMOS 311正常工作時(shí)導(dǎo)通，電壓Vt一定要高于正常電源電壓(額定電源電壓)。在根據(jù)本發(fā)明所述實(shí)施例的ESD保護(hù)電路300中，通過控制NMOS 311的柵極電壓來設(shè)置電壓Vt。
對(duì)NMOS 311的柵極電壓進(jìn)行控制，使得在溝道中的電子進(jìn)入漏結(jié)區(qū)中的耗盡層時(shí)所產(chǎn)生的電子-空穴對(duì)的數(shù)量將增加。所產(chǎn)生的空穴被檢測為流過襯底的電流。因此，當(dāng)流過襯底的電流最強(qiáng)時(shí)，產(chǎn)生了最大數(shù)量的電子-空穴對(duì)。如果NMOS 311的柵極電壓滿足這個(gè)條件，那么將獲得正確的電壓Vt。
如果NMOS 311的柵極電壓太低，則產(chǎn)生的電子-空穴對(duì)數(shù)量很少，流過襯底的電流很弱。結(jié)果，襯底的電勢不會(huì)上升，并且寄生雙極晶體管311a無法容易地導(dǎo)通。
如果NMOS 311的柵極電壓太高，則溝道中的電阻將導(dǎo)致電壓降，并且所產(chǎn)生的電子-空穴對(duì)數(shù)量很少。結(jié)果，流經(jīng)襯底的電流很弱，寄生雙極晶體管311a不會(huì)導(dǎo)通。
圖4示出了根據(jù)本發(fā)明所述實(shí)施例的ESD保護(hù)電路在施加了ESD電壓時(shí)的瞬態(tài)特性。
在圖4中，水平軸指示時(shí)間(s)，而垂直軸指示電壓(V)。圖中示出了電源鉗位部分310中的NMOS 311的漏極電壓和柵極電壓。
圖4中所示的瞬態(tài)特性是通過對(duì)以下ESD保護(hù)電路300執(zhí)行仿真而得到的，在這個(gè)ESD保護(hù)電路300中，在電源鉗位部分310中并聯(lián)了36個(gè)NMOS 311，在柵壓控制部分320中并聯(lián)了34個(gè)PMOS 321，并且在柵壓控制部分320中并聯(lián)了10個(gè)NMOS 324。這些包括在ESD保護(hù)電路300中的MOS場效應(yīng)晶體管中的每一個(gè)都具有0.34μm的柵極長(L)和1.56μm的柵極寬(W)。
如圖4所示，在根據(jù)本發(fā)明所述實(shí)施例的ESD保護(hù)電路300中的NMOS 311的柵極電壓被抬高至2.5V。結(jié)果，電壓Vt可被降低至4.5V。
如上所述，利用根據(jù)本發(fā)明所述實(shí)施例的ESD保護(hù)電路300，則電源鉗位部分310中的NMOS 311上的寄生雙極晶體管311a將在低漏極電壓上導(dǎo)通，于是ESD所產(chǎn)生的電流不流經(jīng)內(nèi)部電路400，而是流經(jīng)電源鉗位部分310。因此，內(nèi)部電路400可以得到保護(hù)。
此外，利用根據(jù)本發(fā)明所述實(shí)施例的ESD保護(hù)電路300，則用于控制PMOS 321導(dǎo)通狀態(tài)時(shí)間(即，NMOS 311的柵極電勢保持為高的時(shí)間)的電容器就不再需要大電容值。大約幾飛法就足夠了。因此，可以使用NMOS 324中的寄生電容，并且ESD保護(hù)電路300的面積不會(huì)增大。
另外，利用根據(jù)本發(fā)明所述實(shí)施例的ESD保護(hù)電路300，則電阻器和電容器可通過使用NMOS 322-1、322-2、322-3和322-4，PMOS 323-1、323-2、323-3和323-4以及NMOS 324來形成。這省去了形成不必要元件的過程。例如，可以有效率地制造其中晶體管排列為陣列的IO宏單元。
下面將描述在ESD電壓被施加到內(nèi)部電路的輸入信號(hào)端而不是電源端VDD或VSS時(shí)用于保護(hù)內(nèi)部電路的ESD保護(hù)電路。
圖5是在ESD電壓被施加到內(nèi)部電路的輸入信號(hào)端時(shí)用于保護(hù)內(nèi)部電路的ESD保護(hù)電路的電路圖。
其中與圖1中相同的組件用相同的標(biāo)號(hào)來標(biāo)記，并省去對(duì)它們的描述。
ESD保護(hù)電路500用于在ESD電壓被施加到內(nèi)部電路200的輸入信號(hào)端VIN時(shí)保護(hù)內(nèi)部電路200，ESD保護(hù)電路500包括電連接在與電源端VDD相連的電源線201和與輸入信號(hào)端VIN相連的信號(hào)線203之間的PMOS 501、電連接在信號(hào)線203和與電源端VSS相連的電源線202之間的NMOS 502、用于控制PMOS 501的柵極電壓的柵壓控制部分510、以及用于控制NMOS 502的柵極電壓的柵壓控制部分520。
NMOS 502通過電阻器503與信號(hào)線203相連。為了通過ESD所產(chǎn)生的強(qiáng)大電流，有多個(gè)NMOS 502相互并聯(lián)。如上所述，即使這多個(gè)NMOS502在特性上存在差異(發(fā)生雪崩擊穿的電壓不同)，多個(gè)寄生雙極晶體管502a也會(huì)由電阻器503同時(shí)導(dǎo)通。
在圖5中，用虛線示意性地示出了一些寄生元件，包括電容器200a，其電容值對(duì)應(yīng)于內(nèi)部電路200的電源間電容，還包括PMOS 501上的寄生雙極晶體管501a、寄生電阻501b和寄生二極管501c，以及NMOS 502上的寄生雙極晶體管502a、寄生電阻502b和寄生二極管502c。在這個(gè)例子中，NMOS 501的漏極與電源線201相連。
用于控制PMOS 501的柵極電壓的柵壓控制部分510具有CMOS反相器結(jié)構(gòu)。例如，通過在圖8所示的傳統(tǒng)ESD保護(hù)電路800中的柵壓控制部分820中，將PMOS 821和NMOS 822的柵極端連接到GND，就可以將柵壓控制部分820用作柵壓控制部分510。
圖6示出了包括在圖5所示的ESD保護(hù)電路中的、用于控制NMOS的柵極電壓的柵壓控制部分的結(jié)構(gòu)。
在圖6中，沒有示出包括在圖5所示的ESD保護(hù)電路500中的PMOS501、柵壓控制部分510等。
圖1中所示的柵壓控制部分120的電路結(jié)構(gòu)可用于柵壓控制部分520，以控制NMOS 502的柵極電壓。也就是說，柵壓控制部分520包括PMOS 521、電阻器522和523、以及電容器524。PMOS 521的一個(gè)輸入-輸出端與電源線201相連，而PMOS 521的另一個(gè)輸入-輸出端與NMOS502的柵極端相連。電阻器522的一端與PMOS 521的所述另一個(gè)輸入-輸出端以及NMOS 502的柵極端相連，而電阻器522的另一端與電源線202相連。電阻器523的一端與電源線201相連，而電阻器523的另一端與PMOS 521的柵極端相連。電容器524的一端與電阻器523的所述另一端以及PMOS 521的柵極端相連，而電容器524的另一端與電源線202相連。
下面描述當(dāng)ESD電壓被施加到輸入信號(hào)端VIN時(shí)，由ESD保護(hù)電路500執(zhí)行的操作。
當(dāng)正ESD電壓以電源端VDD為基準(zhǔn)(GND)被施加到輸入信號(hào)端VIN時(shí)，圖5中所示的PMOS 501受到正向偏壓。藉此，寄生二極管501c導(dǎo)通，電流流向電源端VDD，于是內(nèi)部電路200得到了保護(hù)。
當(dāng)負(fù)ESD電壓以電源端VDD為基準(zhǔn)(GND)被施加到輸入信號(hào)端VIN時(shí)，(1)PMOS 501上的寄生雙極晶體管501a導(dǎo)通，ESD所產(chǎn)生的電流流向輸入信號(hào)端VIN，(2)位于電源側(cè)并如圖1所示的ESD保護(hù)電路100中的NMOS 111上的寄生雙極晶體管111a以及NMOS 502上的寄生二極管502c導(dǎo)通，ESD所產(chǎn)生的電流流向輸入信號(hào)端VIN，并且(3)通過具有與內(nèi)部電路200的電源間電容相對(duì)應(yīng)的電容值的電容器200a和NMOS 502上的寄生二極管502c發(fā)生了ESD，ESD所產(chǎn)生的電流流向輸入信號(hào)端VIN。結(jié)果，內(nèi)部電路200得到了保護(hù)。
與NMOS 111相比，PMOS 501上的寄生雙極晶體管501a只傳送較弱的電流。因此，如果PMOS 501上的寄生雙極晶體管501a、NMOS 502上的寄生二極管502c以及位于電源側(cè)的ESD保護(hù)電路100中的寄生雙極晶體管111a分別在電壓Vtlp、Vfn和Vtln上導(dǎo)通，那么設(shè)計(jì)應(yīng)當(dāng)保證以下關(guān)系成立Vtln+Vfn＜Vtlp也就是說，上面(2)中所描述的路徑應(yīng)當(dāng)被用作“主電流路徑”。
另一方面，當(dāng)正ESD電壓以電源端VSS為基準(zhǔn)(GND)被施加到輸入信號(hào)端VIN時(shí)，(1)NMOS 502上的寄生雙極晶體管502a將導(dǎo)通，ESD所產(chǎn)生的電流流向電源端VSS，(2)PMOS 501上的寄生二極管501c、以及位于電源側(cè)并如圖1所示的ESD保護(hù)電路100中的NMOS 111上的寄生雙極晶體管111a都導(dǎo)通，ESD所產(chǎn)生的電流流向電源端VSS，并且(3)通過PMOS 501上的寄生二極管501c以及具有與內(nèi)部電路200的電源間電容相對(duì)應(yīng)的電容值的電容器200a發(fā)生了ESD，ESD所產(chǎn)生的電流流向了電源端VSS。
當(dāng)負(fù)ESD電壓以電源端VSS為基準(zhǔn)(GND)被施加到輸入信號(hào)端VIN時(shí)，NMOS 502上的寄生二極管502c受到正向偏壓。結(jié)果，寄生二極管502c導(dǎo)通，ESD所產(chǎn)生的電流流向了輸入信號(hào)端VIN。
下面參考圖5和圖6來具體描述當(dāng)正ESD電壓以電源端VSS為基準(zhǔn)(GND)被施加到輸入信號(hào)端VIN時(shí)，ESD保護(hù)電路500在情形(1)下所執(zhí)行的操作。
當(dāng)正ESD電壓以電源端VSS為基準(zhǔn)(GND)被施加到輸入信號(hào)端VIN時(shí)，在NMOS 502的n型漏結(jié)區(qū)中的耗盡層中將發(fā)生雪崩擊穿。結(jié)果，電流將流過襯底，襯底的電勢上升。當(dāng)寄生雙極晶體管502a的基極和發(fā)射極之間的電勢差達(dá)到約0.7V時(shí)，寄生雙極晶體管502a導(dǎo)通。藉此，ESD所產(chǎn)生的電流通過電源線202流向電源端VSS，內(nèi)部電路200得到了保護(hù)。
此時(shí)，圖5中所示的PMOS 501上的寄生二極管501c處于導(dǎo)通狀態(tài)。由此，ESD所產(chǎn)生的電流沿著與電源端VDD相連的電源線201流動(dòng)，電源線201的電勢升高。結(jié)果，在柵壓控制部分520中，PMOS 521在由與電源線201相連的電阻器523和電容器524給出的時(shí)間常數(shù)所確定的時(shí)間內(nèi)處于導(dǎo)通狀態(tài)。NMOS 502的柵極電勢因電阻器522上所產(chǎn)生的電壓而升高。因此，在柵極下的硅襯底的表面上形成了一個(gè)溝道。這個(gè)溝道中的電子進(jìn)入漏結(jié)區(qū)中的耗盡層，并產(chǎn)生電子-空穴對(duì)。所產(chǎn)生的電子流向漏極，所產(chǎn)生的空穴流經(jīng)襯底。這將導(dǎo)致雪崩擊穿。由此，寄生雙極晶體管502a很容易導(dǎo)通。也就是說，NMOS 502上的寄生雙極晶體管502a將在低漏極電壓上導(dǎo)通。
結(jié)果，除了上面(2)所描述的路徑之外，還可以很快地確立(1)中所描述的路徑。這將降低位于電源側(cè)的ESD保護(hù)電路100中的NMOS 111的負(fù)荷。
和圖2中所示的ESD保護(hù)電路300一樣，可以并聯(lián)多個(gè)PMOS 521，以控制NMOS 502的柵極電壓。
此外，和ESD保護(hù)電路300一樣，可以用多個(gè)串聯(lián)的NMOS來形成電阻器522。同樣，可以用串聯(lián)的多個(gè)PMOS來形成電阻器523。也可以用并聯(lián)的多個(gè)NMOS來形成電容器524?？梢赃m當(dāng)?shù)馗淖冞@些元件的數(shù)量，從而將NMOS 502的柵極電壓設(shè)置為一個(gè)適當(dāng)?shù)闹?例如，2.5V)(在該適當(dāng)?shù)闹瞪?，?qiáng)電流將流經(jīng)襯底)，或者控制PMOS 521處于導(dǎo)通狀態(tài)的時(shí)間。
這省去了形成不必要元件的過程。例如，可以有效率地制造其中晶體管排列為陣列的IO宏單元。
另外，以下電路可用作ESD保護(hù)電路，用于在ESD電壓被施加到內(nèi)部電路的輸入信號(hào)端時(shí)保護(hù)該內(nèi)部電路。
圖7是根據(jù)本發(fā)明的另一個(gè)實(shí)施例，用于在ESD電壓被施加到內(nèi)部電路的輸入信號(hào)端時(shí)保護(hù)該內(nèi)部電路的ESD保護(hù)電路的電路圖。
圖7所示的ESD保護(hù)電路中包括用于控制NMOS 502的柵極電壓的柵壓控制部分530。這個(gè)柵壓控制部分530不同于圖5中所示的柵壓控制部分520。圖7所示的ESD保護(hù)電路中的其它組件和圖5中所示的組件相同。在圖7中，用相同的標(biāo)號(hào)來標(biāo)記這些組件，或者未示出。
用于控制NMOS 502的柵極電壓的柵壓控制部分530包括PMOS531、電阻器532和533、以及電容器534。PMOS 531的一個(gè)輸入-輸出端與信號(hào)線203相連，而PMOS 531的另一個(gè)輸入-輸出端與NMOS 502的柵極端相連。電阻器532的一端與PMOS 531的所述另一個(gè)輸入-輸出端以及NMOS 502的柵極端相連，而電阻器532的另一端與電源線202相連。電阻器533的一端與信號(hào)線203相連，而電阻器533的另一端與PMOS 531的柵極端相連。電容器534的一端與電阻器533的所述另一端以及PMOS531的柵極端相連，而電容器534的另一端與電源線202相連。
圖7中所示的ESD保護(hù)電路的操作與圖1中所示的ESD保護(hù)電路100的操作相同。然而，一定要把電源端VDD視為信號(hào)端VIN。此時(shí)，在正常操作時(shí)，從輸入信號(hào)端VIN輸出或向其輸入了“H”(高電平)或“L”(低電平)。當(dāng)輸入為“H”時(shí)，PMOS 531的柵極端處于“H”，并且NMOS 502不工作。當(dāng)輸入為“L”時(shí)，PMOS 531導(dǎo)通。然而，NMOS 502的柵極端處于“L”，并且NMOS 502不工作。當(dāng)正ESD電壓以電源端VSS為基準(zhǔn)(GND)被施加到輸入信號(hào)端VIN時(shí)，NMOS 502的柵極電壓在某個(gè)時(shí)間段內(nèi)由電阻器533和電容器534保持為高。結(jié)果，寄生雙極晶體管502a導(dǎo)通，ESD所產(chǎn)生的電流流向了電源端VSS，于是內(nèi)部電路200得到了保護(hù)。
對(duì)于圖2中所示的ESD保護(hù)電路300而言，可以并聯(lián)多個(gè)PMOS531，以控制NMOS 502的柵極電壓。
此外，和ESD保護(hù)電路300一樣，可以用多個(gè)串聯(lián)的NMOS來形成電阻器532。同樣，可以用串聯(lián)的多個(gè)PMOS來形成電阻器533。也可以用并聯(lián)的多個(gè)NMOS來形成電容器534?？梢赃m當(dāng)?shù)馗淖冞@些元件的數(shù)量，從而將NMOS 502的柵極電壓設(shè)置為一個(gè)適當(dāng)?shù)闹?例如，2.5V)(在該適當(dāng)?shù)闹瞪?，?qiáng)電流將流經(jīng)襯底)，或者控制PMOS 531處于導(dǎo)通狀態(tài)的時(shí)間。
本發(fā)明適用于保護(hù)LSI中的內(nèi)部電路免受ESD影響的ESD保護(hù)電路。
根據(jù)本發(fā)明，當(dāng)正ESD電壓作用于第一電源端時(shí)，在由某一電阻器和某一電容器給出的時(shí)間常數(shù)所確定的時(shí)間內(nèi)，PMOS處于導(dǎo)通狀態(tài)，所述電阻器的一端與第一電源線相連，另一端與所述PMOS的柵極端相連，而所述電容器的一端與所述電阻器的所述另一端以及所述PMOS的柵極端相連，另一端與第二電源線相連，并且NMOS的柵極電壓因下述電阻器上所產(chǎn)生的電壓而升高，該電阻器的一端與所述PMOS的另一輸入-輸出端以及所述NMOS的柵極端相連，另一端與所述第二電源線相連。結(jié)果，襯底的電勢升高，所述NMOS上的寄生雙極晶體管在低漏極電壓上導(dǎo)通，于是內(nèi)部電路得到了保護(hù)。
另外，所述電容器被用來設(shè)置所述PMOS處于導(dǎo)通狀態(tài)的時(shí)間，非常小的電容就足夠了。這實(shí)現(xiàn)了空間的節(jié)約。
上述內(nèi)容被視為僅僅示意性地解釋了本發(fā)明的原理。進(jìn)一步地，因?yàn)閷?duì)于本領(lǐng)域的技術(shù)人員而言，可以很容易地做出很多修改和改變，所以不希望將本發(fā)明限制在所示出并描述的嚴(yán)格結(jié)構(gòu)和應(yīng)用中，因此，所有適當(dāng)?shù)男薷奈锖偷韧锒伎杀灰暈槁淙肓吮景l(fā)明在所附權(quán)利要求及其等同物中的范圍內(nèi)。
權(quán)利要求
1.一種靜電放電保護(hù)電路，用于保護(hù)內(nèi)部電路免受靜電放電的影響，所述電路包括電源鉗位部分，包括n溝道MOS場效應(yīng)晶體管，該晶體管電連接在與第一電源端相連的第一電源線和與第二電源端相連的第二電源線之間；和柵壓控制部分，用于控制所述n溝道MOS場效應(yīng)晶體管的柵極電壓，其中所述柵壓控制部分包括p溝道MOS場效應(yīng)晶體管，它的一個(gè)輸入-輸出端與所述第一電源線相連，另一個(gè)輸入-輸出端與所述n溝道MOS場效應(yīng)晶體管的柵極端相連；第一電阻器，它的一端與所述p溝道MOS場效應(yīng)晶體管的所述另一個(gè)輸入-輸出端以及所述n溝道MOS場效應(yīng)晶體管的柵極端相連，另一端與所述第二電源線相連；第二電阻器，它的一端與所述第一電源線相連，另一端與所述p溝道MOS場效應(yīng)晶體管的柵極端相連；和電容器，它的一端與所述第二電阻器的所述另一端以及所述p溝道MOS場效應(yīng)晶體管的柵極端相連，另一端與所述第二電源線相連。
2.如權(quán)利要求1所述的靜電放電保護(hù)電路，其中，所述柵壓控制部分控制所述n溝道MOS場效應(yīng)晶體管的柵極電壓，使得所述n溝道MOS場效應(yīng)晶體管上的寄生雙極晶體管導(dǎo)通的電壓低于使所述內(nèi)部電路受損的電壓。
3.如權(quán)利要求1所述的靜電放電保護(hù)電路，其中，所述第一電阻器是串聯(lián)的多個(gè)n溝道MOS場效應(yīng)晶體管。
4.如權(quán)利要求1所述的靜電放電保護(hù)電路，其中，所述第二電阻器是串聯(lián)的多個(gè)p溝道MOS場效應(yīng)晶體管。
5.如權(quán)利要求1所述的靜電放電保護(hù)電路，其中，所述電容器是并聯(lián)的多個(gè)n溝道MOS場效應(yīng)晶體管。
6.一種靜電放電保護(hù)電路，用于保護(hù)內(nèi)部電路免受作用于輸入信號(hào)端的靜電放電電壓的影響，所述內(nèi)部電路電連接在與第一電源端相連的第一電源線和與第二電源端相連的第二電源線之間，所述電路包括n溝道MOS場效應(yīng)晶體管，其電連接在與所述輸入信號(hào)端相連的信號(hào)線和所述第二電源線之間；和柵壓控制部分，用于控制所述n溝道MOS場效應(yīng)晶體管的柵極電壓，其中所述柵壓控制部分包括p溝道MOS場效應(yīng)晶體管，它的一個(gè)輸入-輸出端與所述第一電源線相連，另一個(gè)輸入-輸出端與所述n溝道MOS場效應(yīng)晶體管的柵極端相連；第一電阻器，它的一端與所述p溝道MOS場效應(yīng)晶體管的所述另一個(gè)輸入-輸出端以及所述n溝道MOS場效應(yīng)晶體管的柵極端相連，另一端與所述第二電源線相連；第二電阻器，它的一端與所述第一電源線相連，另一端與所述p溝道MOS場效應(yīng)晶體管的柵極端相連；和電容器，它的一端與所述第二電阻器的所述另一端以及所述p溝道MOS場效應(yīng)晶體管的柵極端相連，另一端與所述第二電源線相連。
7.如權(quán)利要求6所述的靜電放電保護(hù)電路，其中，所述第一電阻器是串聯(lián)的多個(gè)n溝道MOS場效應(yīng)晶體管。
8.如權(quán)利要求6所述的靜電放電保護(hù)電路，其中，所述第二電阻器是串聯(lián)的多個(gè)p溝道MOS場效應(yīng)晶體管。
9.如權(quán)利要求6所述的靜電放電保護(hù)電路，其中，所述電容器是并聯(lián)的多個(gè)n溝道MOS場效應(yīng)晶體管。
10.如權(quán)利要求6所述的靜電放電保護(hù)電路，還包括第二p溝道MOS場效應(yīng)晶體管，其電連接在所述第一電源線和所述信號(hào)線之間；和第二柵壓控制部分，用于控制所述第二p溝道MOS場效應(yīng)晶體管的柵極電壓。
11.如權(quán)利要求10所述的靜電放電保護(hù)電路，其中，所述第二柵壓控制部分是一個(gè)CMOS反相器，該反相器的輸入端接地。
12.一種靜電放電保護(hù)電路，用于保護(hù)內(nèi)部電路免受作用于輸入信號(hào)端的靜電放電電壓的影響，所述內(nèi)部電路電連接在與第一電源端相連的第一電源線和與第二電源端相連的第二電源線之間，所述電路包括n溝道MOS場效應(yīng)晶體管，其電連接在與所述輸入信號(hào)端相連的信號(hào)線和所述第二電源線之間；和柵壓控制部分，用于控制所述n溝道MOS場效應(yīng)晶體管的柵極電壓，其中所述柵壓控制部分包括p溝道MOS場效應(yīng)晶體管，它的一個(gè)輸入-輸出端與所述信號(hào)線相連，另一個(gè)輸入-輸出端與所述n溝道MOS場效應(yīng)晶體管的柵極端相連；第一電阻器，它的一端與所述p溝道MOS場效應(yīng)晶體管的所述另一個(gè)輸入-輸出端以及所述n溝道MOS場效應(yīng)晶體管的柵極端相連，另一端與所述第二電源線相連；第二電阻器，它的一端與所述信號(hào)線相連，另一端與所述p溝道MOS場效應(yīng)晶體管的柵極端相連；和電容器，它的一端與所述第二電阻器的所述另一端以及所述p溝道MOS場效應(yīng)晶體管的柵極端相連，另一端與所述第二電源線相連。
13.如權(quán)利要求12所述的靜電放電保護(hù)電路，其中，所述第一電阻器是串聯(lián)的多個(gè)n溝道MOS場效應(yīng)晶體管。
14.如權(quán)利要求12所述的靜電放電保護(hù)電路，其中，所述第二電阻器是串聯(lián)的多個(gè)p溝道MOS場效應(yīng)晶體管。
15.如權(quán)利要求12所述的靜電放電保護(hù)電路，其中，所述電容器是并聯(lián)的多個(gè)n溝道MOS場效應(yīng)晶體管。
16.如權(quán)利要求12所述的靜電放電保護(hù)電路，還包括第二p溝道MOS場效應(yīng)晶體管，其電連接在所述第一電源線和所述信號(hào)線之間；和第二柵壓控制部分，用于控制所述第二p溝道MOS場效應(yīng)晶體管的柵極電壓。
17.如權(quán)利要求16所述的靜電放電保護(hù)電路，其中，所述第二柵壓控制部分是一個(gè)CMOS反相器，該反相器的輸入端接地。
全文摘要
本發(fā)明公開了一種節(jié)約空間的靜電放電保護(hù)電路，它有效地保護(hù)內(nèi)部電路免受ESD的影響。當(dāng)正ESD電壓被施加到電源端VDD時(shí)，PMOS在由第一電阻器和一個(gè)電容器給出的時(shí)間常數(shù)所確定的時(shí)間內(nèi)處于導(dǎo)通狀態(tài)，NMOS的柵極電壓因第二電阻器上所產(chǎn)生的電壓而升高。結(jié)果，襯底的電勢升高，NMOS上的寄生雙極晶體管在低漏極電壓上導(dǎo)通，ESD所產(chǎn)生的電流通過電源線流向電源端VSS，于是內(nèi)部電路得到了保護(hù)。
文檔編號(hào)H01L21/70GK1658388SQ20041005725
公開日2005年8月24日 申請(qǐng)日期2004年8月26日 優(yōu)先權(quán)日2004年2月18日
發(fā)明者齊藤則章, 橋本賢治 申請(qǐng)人:富士通株式會(huì)社