專利名稱：：具有多樣的金屬硅化物的半導體元件及其制造方法
技術領域：
：本發(fā)明是有關于一種半導體集成電路元件，特別是有關于一種具有金屬硅化物的元件及其制造方法。
背景技術：
：半導體集成電路(IC)業(yè)近年來進步非常迅速，使得IC元件不但越作越小，而且越作越復雜。然而，為了能制造出復雜的IC元件，有必要進一步研發(fā)IC制程。在金屬氧化物半導體場效應管晶體管(MOSFET)中，經(jīng)常采用金屬硅化物來得到可靠的接觸狀況和低接觸電阻。金屬硅化物可以用來提供位于金屬線和基底接觸區(qū)域之間的介面，如多晶硅柵極、硅源極和硅漏極。在源/漏極區(qū)上設置金屬硅化物可以降低位于金屬接觸與下方結構之間的路徑的表面電阻(sheetresistance)。目前，各種晶體管均采用相同的金屬硅化物，然而這些不同型式的晶體管(例如NMOS和PMOS)會因為所使用金屬或硅化物型式的不同而具有不同的表面電阻。因此，有必要研究一種半導體元件及其制造方法，從而能夠解決上述問題。
發(fā)明內(nèi)容有鑒于此，本發(fā)明的目的在于提供一種具有多樣的金屬硅化物的半導體元件及其制造方法，使位于同一芯片上的不同型式的晶體管具有相同的表面電阻，從而獲得可靠的接觸狀況，并解決現(xiàn)有技術的缺點。為了實現(xiàn)上述目的，本發(fā)明提供一種具有多樣的金屬硅化物的半導體元件，包括一個半導體基底；一個第一金屬硅化物，位于該半導體基底的第一主動區(qū)；以及一個第二金屬硅化物，位于該半導體基底的第二主動區(qū)，其中該第一金屬硅化物不同于該第二金屬硅化物，且該第一金屬硅化物和該第二金屬硅化物中的至少一個是合金金屬硅化物。據(jù)權本發(fā)明所述的具有多樣的金屬硅化物的半導體元件，所述第一金屬硅化物是硅化鎳、硅化鈷、硅化鎢、硅化鉭、硅化鈦、硅化鉑、硅化鉺、硅化鈀或其組合。根據(jù)本發(fā)明所述的具有多樣的金屬硅化物的半導體元件，所述第二金屬硅化物是硅化鎳、硅化鈷、硅化鎢、硅化鉭、硅化鈦、硅化鉑、硅化鉺、硅化鈀或其組合。根據(jù)本發(fā)明所述的具有多樣的金屬硅化物的半導體元件，所述第一主動區(qū)具有一個第一結構，所述第二主動區(qū)具有一個第二結構。根據(jù)本發(fā)明所述的具有多樣的金屬硅化物的半導體元件，當所述第一結構包含一個N型金屬氧化物半導體場效應晶體管，則所述第二結構包含一個P型金屬氧化物半導體場效應晶體管；當所述第一結構包含一個P型金屬氧化物半導體場效應晶體管，則所述第二結構包含一個N型金屬氧化物半導體場效應晶體管。根據(jù)本發(fā)明所述的具有多樣的金屬硅化物的半導體元件，所述第一結構和所述第二結構中的至少一個包括一個源極；一個漏極；以及一個柵極結構，該柵極結構包含一個柵極介電層和一個柵極電極。根據(jù)本發(fā)明所述的具有多樣的金屬硅化物的半導體元件，所述第一金屬硅化物的功函數(shù)約小于4.4eV，所述第二金屬硅化物的功函數(shù)約大于4.7eV。根據(jù)本發(fā)明所述的具有多樣的金屬硅化物的半導體元件，所述第一金屬硅化物是一個第一合金硅化物，所述第二金屬硅化物是一個第二合金硅化物。根據(jù)本發(fā)明所述的具有多樣的金屬硅化物的半導體元件，所述第一合金硅化物包含具有第一摩爾組成的一個第一金屬和一個第二金屬，所述第二合金硅化物包含具有第二摩爾組成的該第一金屬和該第二金屬，其中，該第一摩爾組成不同于該第二摩爾組成。根據(jù)本發(fā)明所述的具有多樣的金屬硅化物的半導體元件，所述第一金屬是鎳，所述第二金屬是鈷。為了實現(xiàn)上述目的，本發(fā)明還提供一種具有多樣的金屬硅化物的半導體元件的制造方法，包括下列步驟在一個半導體基底上的第一區(qū)和第二區(qū)沉積上一個第一金屬層，其中該第一金屬層包含至少一個第一金屬；在該第一區(qū)和該第二區(qū)上沉積一個第二金屬層，其中該第二金屬層包含至少一個第二金屬；選擇性地移除位于該第二區(qū)中的該第一金屬層與該第二金屬層中的一個；以及在該第一區(qū)上形成包含該第一和第二金屬的一個第一金屬硅化物，以及在該第二區(qū)上形成包含未被移除的該第一金屬或該第二金屬的一個第二金屬硅化物。根據(jù)本發(fā)明所述的具有多樣的金屬硅化物的半導體元件的制造方法，形成所述第一和第二金屬硅化物之后，除去所述第一和第二金屬的未反應部份。根據(jù)本發(fā)明所述的具有多樣的金屬硅化物的半導體元件的制造方法，所述第一區(qū)和所述第二區(qū)中的一個是N型金屬氧化物半導體，另一個是P型金屬氧化物半導體。根據(jù)部分所述的具有多樣的金屬硅化物的半導體元件的制造方法，所述第一金屬是鎳，所述第二金屬是鈷。為了實現(xiàn)上述目的，本發(fā)明還提供一種具有多樣的金屬硅化物的半導體元件的制造方法，包括下列步驟在一個半導體基底上的第一區(qū)與第二區(qū)上沉積一個硬掩膜層；選擇性地移除位于該第一區(qū)中的該硬掩膜層；在該第一區(qū)與該第二區(qū)上沉積一個第一金屬層，其中該第一金屬層包含一個第一金屬；在該第一區(qū)上形成包含有第一金屬的一個第一金屬硅化物層；除去位于該第一和第二區(qū)上的該第一金屬的未反應部份；除去位于該第二區(qū)上的該硬掩膜層；在該第一區(qū)與該第二區(qū)上沉積一個第二金屬層，其中該第二金屬層包含一個第二金屬，該第二金屬不同于該第一金屬；以及在該第一區(qū)上形成包含有第一與第二金屬的一個第二金屬硅化物層，以及在該第二區(qū)上形成包含有第二金屬的一個第三金屬硅化物層。根據(jù)本發(fā)明所述的具有多樣的金屬硅化物的半導體元件的制造方法，所述硬掩膜層的材質(zhì)是氧化硅、氮化硅、氮氧化硅、碳化硅、高介電材料或其組合。為了實現(xiàn)上述目的，本發(fā)明還一種具有多樣的金屬硅化物的半導體元件的制造方法，包括下列步驟在一個半導體基底上的第一區(qū)與第二區(qū)上沉積一個第一金屬層，其中該第一金屬層包含一個第一金屬；在該第一區(qū)與該第二區(qū)上沉積一個第二金屬層，其中該第二金屬層包含一個第二金屬；在該半導體基底上的第一區(qū)與第二區(qū)上沉積一個第三金屬層，其中該第三金屬層包含該第一金屬；選擇性地移除位于該第二區(qū)中的該第一金屬層與該第二金屬層中的一個；以及在該第一區(qū)上形成包含該第一和第二金屬的一個第一金屬硅化物，以及在該第二區(qū)上形成包含該第一和第二金屬的一個第二金屬硅化物，其中該第一金屬硅化物中的第一金屬含量比例大于該第二金屬硅化物中的第一金屬含量比例。根據(jù)本發(fā)明所述的具有多樣的金屬硅化物的半導體元件的制造方法，選擇性地移除位于所述第二區(qū)中的所述第一金屬層與所述第二金屬層中的一個的制程包括在沉積所述第二金屬層之前，先選擇性地除去所述第一金屬層。根據(jù)本發(fā)明所述的具有多樣的金屬硅化物的半導體元件的制造方法，選擇性地移除位于所述第二區(qū)中的所述第一金屬層與所述第二金屬層之一的制程包括在沉積所述第三金屬層之后，選擇性地除去所述第三金屬層。根據(jù)本發(fā)明所述的具有多樣的金屬硅化物的半導體元件的制造方法，所述第一金屬與所述第二金屬中的一個是鎳，另一個是鈷。本發(fā)明提供的具有多樣的金屬硅化物的半導體元件及其制造方法，由于能夠在位于同一芯片上的不同型式的晶體管上，形成具有不同功函數(shù)的金屬硅化物，因而能夠得到可靠的接觸狀況，并能解決現(xiàn)有技術的缺點。圖1是本發(fā)明的一個范例結構的部分剖面圖。圖2a是制造圖1所示結構的第一范例方法的流程圖。圖2b至2g是采用圖2a所示的方法制造圖1所示結構的制程剖面圖。圖3a是制造圖1所示結構的第二范例方法的流程圖。圖3b至3g是采用圖3a所示的方法制造圖1所示結構的制程剖面圖。圖4a是制造圖1所示結構的第三范例方法的流程圖。圖4b至4k是采用圖4a所示的方法制造圖1所示結構的制程剖面圖。圖5a是制造圖1所示結構的第四范例方法的流程圖。圖5b至5h是采用圖5a所示的方法制造圖1所示結構的制程剖面圖。圖6a是制造圖1所示結構的第五范例方法的流程圖。圖6b至6h是采用圖6a所示的方法制造圖1所示結構的制程剖面圖。具體實施例方式本發(fā)明是有關于半導體集成電路領域，特別是有關于一種具有多樣的金屬硅化物(silicide)的元件及其制造方法。這里要說明的是，本說明書提供了許多不同的實施例或例子來說明本發(fā)明的各特征，但這些例子僅是利用特別的組成和結構來簡化說明，并非限定本發(fā)明。一般而言，NMOS元件和PMOS元件都是采用相同的金屬或合金硅化物。因為NMOS元件中硅源極和漏極的摻雜物(doping)不同于PMOS元件中硅源極和漏極的摻雜物，所以具有不同摻雜物的源/漏極的功函數(shù)(workfunction)也會不同。因此，選用一種金屬硅化物的功函數(shù)，使其同時降低NMOS和PMOS的源/漏極接觸電阻，是相當困難的。如圖1所示，在本發(fā)明的一個實施例中，一個相配的金屬硅化物(complementarysilicide)被提供于包含有一個NMOS100與一個PMOS120的單一結構中。NMOS100與PMOS120可以被形成在同一半導體基底(圖中未示)上。該NMOS100包含柵極電極區(qū)102、間隙壁(spacer)104與106、柵極介電層108、柵極的金屬硅化物區(qū)114、源極(圖中未示)與源極的金屬硅化物區(qū)116，以及漏極(圖中未示)與漏極的金屬硅化物區(qū)118。該PMOS120包含柵極電極區(qū)122、間隙壁124與126、柵極介電層128、柵極的金屬硅化物區(qū)134、源極(圖中未示)與源極的金屬硅化物區(qū)136，以及漏極(圖中未示)與漏極的金屬硅化物區(qū)138。這里要說明的是，為了不混淆本發(fā)明特征，其他可形成于元件中的組成和/或?qū)觿e未在圖中顯示。本實施例中的在其上制作NMOS100與PMOS120的半導體基底包含半導體元素(例如結晶、多晶或非晶結構的硅或鍺)、混合的半導體結構(例如碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦)、合金半導體(例如SiGe，GaAsP，AlInAs，AlGaAs，GaInAs，GaInP，GaInAsP)或其組合。在一個實施例中，上述合金半導體基底包含具有梯度的SiGe特性(gradientSiGefeature)，即某位置Si和Ge的成分比例不同于另一位置Si和Ge的成分比例。在另一實施例中，SiGe合金是整個覆蓋在硅基底上。在另一實施例中，SiGe基底是受到應力的。此外，上述合金半導體基底可包含有硅、鍺、碳或其組合。而且，該半導體基底是絕緣層上有半導體(semiconductoroninsulator)的基底，例如硅覆絕緣層(SOI)基底，或絕緣層上有薄膜晶體管(TFT)。在一些例子中，該半導體基底可以包含有摻雜的外延層(dopedepilayer)或埋藏層(buriedlayer)。在其他例子中，上述混合的半導體基底可以包含有多層結構，或者上述硅基底可以包含有一個多層的混合半導體結構。上述NMOS100與PMOS120可以利用P阱(well)、N阱或雙阱(dual-well)結構來制造，也可以直接形成在上述半導體基底之上或之內(nèi)。在本例子中，有一個絕緣隔離區(qū)(圖中未示)位于NMOS100與PMOS120之間。該絕緣隔離區(qū)可以使用隔離技術來完成，例如利用硅的區(qū)域氧化法(LOCOS)或淺溝槽絕緣隔離(STI)技術。此外，NMOS與PMOS可以具有凸起(raised)的源極和漏板結構、雙柵極(doublegate)結構、多指狀(multi-finger)結構或者鰭式場效應晶體管(FinFET)。除此之外，NMOS與PMOS也可以包含一個高應力薄膜。該NMOS100中的柵極介電層108以及該PMOS120中的柵極介電層128可以選用適當?shù)慕殡姴牧匣蚴前喾N介電材料的多層結構。該介電材料最好是具有高可靠性以及低漏電流。該介電材料可以是氧化硅、氮化硅、氮氧化硅或高k介質(zhì)(highkdielectric)。該高k介質(zhì)的介電常數(shù)(permittivity)可以大于10、15或20。該高k介質(zhì)可以包含氧化鉿、氧化鋯、氧化鋁、HfO2-Al2O3合金或其組合。該NMOS100中的柵極電極102以及該PMOS120中的柵極電極122包含導體材料，而且可以具有多層結構。上述柵極電極可以包含有硅、鍺、金屬或其組合。其中，該導體材料可以是多晶硅(poly-Si)、多晶硅鍺(poly-SiGe)、金屬、金屬硅化物、金屬氮化物、金屬氧化物或其組合。間隙壁(spacers)104和106位于NMOS柵極102的兩側，而間隙壁124和126系位于PMOS柵極122的兩側。上述間隙壁104、106、124和126可以包含有介電材料，例如氧化硅、氮化硅、氮氧化硅、碳化硅或其組合。NMOS100中的源極和漏極(圖中未示)可以直接形成于半導體基底上或P阱中，或是采用凸起結構。金屬硅化物可以形成在源極和漏極的頂部而個別形成源極金屬硅化物區(qū)116以及漏極金屬硅化物區(qū)118。金屬硅化物也可以形成在柵極電極102頂部而形成柵極金屬硅化物區(qū)114。這些金屬硅化物區(qū)114、116和118的材料包含硅化鎳、硅化鈷、硅化鎢、硅化鉭、硅化鈦、硅化鉑、硅化鉺、硅化鈀或其組合。PMOS120中的源極和漏極(圖中未示)可以直接形成于半導體基底上或N阱中，或是采用凸起結構。金屬硅化物可以形成在源極和漏極的頂部而個別形成源極金屬硅化物區(qū)136以及漏極金屬硅化物區(qū)138。金屬硅化物也可以形成在柵極電極122頂部而形成了柵極金屬硅化物區(qū)134。這些金屬硅化物區(qū)134、136和138的材料包含硅化鎳、硅化鈷、硅化鎢、硅化鉭、硅化鈦、硅化鉑、硅化鉺、硅化鈀或其組合。在圖1所示的結構中，用于NMOS100中金屬硅化物區(qū)114、116和118的金屬硅化物(統(tǒng)稱為NMOS金屬硅化物區(qū))，不同于用于PMOS102中金屬硅化物區(qū)134、136和138的金屬硅化物(統(tǒng)稱為PMOS金屬硅化物區(qū))。例如，盡管NMOS金屬硅化物區(qū)和PMOS金屬硅化物區(qū)兩者都是金屬硅化物，然而卻是不同型式的金屬硅化物，或是兩者都是合金金屬硅化物但具有不同的成分，或是兩者都是具有相同成份的合金金屬硅化物但具有不同的組成比例。同樣地，NMOS金屬硅化物區(qū)可以是金屬硅化物，而PMOS金屬硅化物區(qū)是合金金屬硅化物，反之亦然。因此，本發(fā)明的相配的金屬硅化物可以提供NMOS金屬硅化物區(qū)和PMOS金屬硅化物區(qū)的靈活的微調(diào)(flexiblefine-tuning)，因而能夠改善接觸阻抗、附著性和/或相容性(compatibility)。在一個相配的金屬硅化物結構的例子中，不同組成的鎳和鈷可以被應用在該結構的制造過程中。這使得NMOS金屬硅化物區(qū)和PMOS金屬硅化物區(qū)中的組成能被微調(diào)而得到所需的功函數(shù)和表面電阻。例如，該NMOS金屬硅化物區(qū)的功函數(shù)約小于4.4eV，而該PMOS金屬硅化物區(qū)的功函數(shù)約大于4.7eV。這里要注意的是，本發(fā)明的相配的金屬硅化物結構并不限定于NMOS和PMOS結構，而是可被用來在一個半導體基底上形成任意兩個金屬硅化物區(qū)，其中第一區(qū)具有第一型式的金屬硅化物，而第二區(qū)具有第二型式的金屬硅化物。每一區(qū)可以包含摻雜硅、摻雜的多晶硅區(qū)、源極、漏極、柵極或其組合的結構。此外，每一區(qū)中的結構可以包含一個元件，例如NMOS、PMOS、CMOS、FINFET、雙極晶體管(bipolartransistor)、電容、電阻或其組合。以下說明本發(fā)明的第一實施例。如圖2a、2b至2g所示。圖2a是一個流程圖，用以說明制造圖1所示的具有NMOS與PMOS的相配的金屬硅化物結構的第一范例方法200。圖2b至2g是采用圖2a所示的第一范例方法200，制造圖1所示集成電路結構的制程步驟圖。這里要說明的是，本方法200并非僅限定于制造NMOS與PMOS的相配的金屬硅化物結構。事實上，可以用來在一個半導體基底上形成任意兩金屬硅化物區(qū)，其中第一區(qū)具有一個成分或一個材料比例，而第二區(qū)具有不同的成分或材料比例。在本實施例中，第一區(qū)是NMOS240，而第二區(qū)是PMOS270，如圖2b所示。要注意的是，在進行本方法200之前，NMOS240與PMOS270可以先被形成。例如，該NMOS240包含一個柵極電極242、間隙壁244與246以及一個柵極介電層248。而該PMOS270包含一個柵極電極272、間隙壁274與276以及一個柵極介電層278。如圖2a和2c所示，本方法200開始于步驟210，沉積第一金屬部分250、280(使用相同金屬“A”)個別覆蓋于NMOS240與PMOS270上。第一金屬部分250、280可以由物理氣相沉積法(PVD)、電鍍法(plating)、化學氣相沉積法(CVD)或其組合所形成。其中，PVD可以是濺鍍(sputtering)或蒸鍍(evaporation)。其中，CVD可以是PECVD(plasmaenhanced，CVD)、APCVD(atmosphericpressure，CVD)、LPCVD(lowpressure，CVD)、HDPCVD(highdensityplasma，CVD)、ALCVD(atomiclayer，CVD)或其組合。在本實施例中，第一金屬部分250、280包含鎳，因為鎳比其他合適的金屬需要較少的熱預算(thermalbudget)，所以鎳經(jīng)常用于0.13μm制程的金屬硅化物技術中。硅化鎳(nickelsilicide)能夠在比較低溫(約250℃至600℃)的單一加熱步驟下形成，如此能減少基底中的硅消耗，因而能夠形成非常淺的源/漏極接合(ultra-shallowsource/drainjunctions)。鎳可以由鎳濺鍍來形成，其流程可以是先用HF浸漬，然后使用Ar氣體前濺鍍蝕刻(pre-sputteretch)而得到干凈的表面，之后才進行鎳濺鍍制程。如圖2a與2d所示，接著進行步驟212，選擇性移除第一金屬部分280，而留下第一金屬部分250。第一金屬部分280可以通過傳統(tǒng)的光刻蝕刻制程而被去除，其流程可以是先形成光阻層覆蓋金屬部分250與280，然后將一個掩膜的蝕刻圖案轉(zhuǎn)換到該光阻層，然后進行蝕刻以及去光阻(stripping)。上述蝕刻制程的條件則根據(jù)第一金屬部分280而做選擇。例如當選用鎳時，則使用濕蝕刻制程，該蝕刻液可為H2SO4+H2O2+H2O的混合溶液。而當選用鈷時，該蝕刻液可包含HCl與H2O2。如圖2a與2e所示，接著進行步驟214，將第二金屬部分252、282個別地沉積于NMOS240與PMOS270上。第二金屬部分252、282是由相同金屬“B”所構成，要注意的是第二金屬部分252、282的金屬材料或成分不同于第一金屬部分250、280。第二金屬部分252、282的沉積方式可以是CVD或PVD。第二金屬部分252、282的材料可以包含鎳、鈷、鎢、鉭、鈦、鉑、鉺、鈀或能夠在升溫時與硅反應形成具有低電阻的金屬硅化物的其他金屬。在本例子中，第二金屬部分252、282是鈷。如圖2a與2f所示，接著進行步驟216，形成金屬硅化物于NMOS240與PMOS270中。然而，被形成于NMOS240上的金屬硅化物是不同于被形成于PMOS270上的金屬硅化物。這是因為被形成于NMOS240上的金屬硅化物是合金金屬硅化物，其包含有第一金屬部分250(例如金屬A或鎳)的金屬硅化物與第二金屬部分252(例如金屬B或鈷)的金屬硅化物。而被形成于PMOS270上的金屬硅化物，則僅包含第二金屬部分282(鈷)的金屬硅化物。如圖2f所示，位于NMOS240的柵極、源極與漏極上的金屬硅化物，形成了柵極金屬硅化物254、源極金屬硅化物256以及漏極金屬硅化物258。而位于PMOS270的柵極、源極與漏極上的金屬硅化物，形成了柵極金屬硅化物284、源極金屬硅化物286以及漏極金屬硅化物288。柵極金屬硅化物254、源極金屬硅化物256以及漏極金屬硅化物258是合金金屬硅化物(包含硅化鎳和硅化鈷)，而柵極金屬硅化物284、源極金屬硅化物286以及漏極金屬硅化物288是硅化鈷。合金金屬硅化物中的A/B金屬(例如鎳/鈷)比例可以通過以最適宜的金屬沉積以及金屬硅化的制程條件，而調(diào)整到最佳的比例，因而得到所需的功函數(shù)。金屬硅化制程是在選用特別的金屬的狀況下，在高溫下使第二金屬(或第一與第二金屬)與硅(或多晶硅)之間發(fā)生反應。關于金屬硅化制程的退火步驟，則可以在可以是Ar，He，N2或其他惰性氣氛中進行快速熱退火(RTA)制程。因為反應后的金屬硅化物可能是一種亞穩(wěn)相(metastablephase)，所以基于特別金屬以及所需的化合物，而可能需要進行高溫下的第二次的退火或RTA步驟，因而形成具有低電阻的穩(wěn)定的金屬硅化物相。上述第二次的退火步驟可以在后述步驟218(移除未反應的金屬)之后進行。這里要提醒的是，某些金屬硅化物(例如硅化鎳)可以在較低的溫度下進行一次的RTA步驟。如圖2a與2g所示，接著進行步驟218，從NMOS240、PMOS270以及其他區(qū)域(例如絕緣隔離結構)上移除未反應的金屬。由于位于絕緣隔離結構上的金屬可能沒有與氧化層或氮化層反應，所以可能需要金屬蝕刻溶液來選擇性移除。該蝕刻步驟可以通過兩步驟來完成，其中每步驟可以針對不同金屬而采用不同的蝕刻液。這可使位于多晶硅柵極與源/漏極接觸區(qū)上的金屬硅化物留下。一般而言，因為金屬硅化物是通過選擇性反應與蝕刻而能夠自我對準于柵極、源極以及漏極區(qū)，所以上述金屬硅化制程并不需要光刻步驟來圖案化金屬硅化物層，因此也稱之為自我對準金屬硅化制程(self-alignedsilicide，salicide)。下面說明本發(fā)明的第二實施例。如圖3a、2b至2g所示。圖3a是一個流程圖，用以說明制造圖1所示的具有NMOS與PMOS的相配的金屬硅化物結構的第二范例方法300。圖3b至3g是采用圖3a所示的第二范例方法300，制造圖1所示集成電路結構的制程步驟圖。這里要說明的是，本方法300并非僅限定于制造NMOS與PMOS的相配的金屬硅化物結構。事實上，可以用來在一個半導體基底上形成任意兩金屬硅化物區(qū)，其中第一區(qū)具有一個成分或一個材料比例，而第二區(qū)具有不同的成分或材料比例。在本實施例中，第一區(qū)是NMOS340，而第二區(qū)是PMOS370，如圖2b所示。要注意的是，在進行本方法300之前，NMOS340與PMOS370可以先被形成。例如，該NMOS340包含一個柵極電極342、間隙壁344與346以及一個柵極介電層348。而該PMOS370包含一個柵極電極372、間隙壁374與376以及一個柵極介電層378。如圖3a與3c所示，本方法300開始于步驟310，沉積第一金屬部分350、380(使用相同金屬“A”)個別覆蓋于NMOS340與PMOS370上。第一金屬部分350、380可以是由PVD或CVD沉積而成。第一金屬部分350、380可以是鎳、鈷、鎢、鉭、鈦、鉑、鉺、鈀或能夠在升溫時與硅反應形成具有低電阻的金屬硅化物的其他金屬。在本例子中，第一金屬部分350、380包含鎳。鎳可以由鎳濺鍍來形成，其流程可以是先用HF浸漬，然后使用Ar氣體前濺鍍蝕刻(pre-sputteretch)而得到干凈的表面，之后才進行鎳濺鍍制程。如圖3a與3d所示，接著進行步驟312，將第二金屬部分352、382個別地沉積于NMOS340與PMOS370上。第二金屬部分352、382是由相同金屬“B”所構成，要注意的是第二金屬部分352、382的金屬材料或成分不同于第一金屬部分350、380。第二金屬部分352、382的沉積方式可以是CVD或PVD。第二金屬部分352、382的材料可以包含鎳、鈷、鎢、鉭、鈦、鉑、鉺、鈀或能夠在升溫時與硅反應形成具有低電阻的金屬硅化物的其他金屬。在本例子中，第二金屬部分352、382是鈷。如圖3a與3e所示，接著進行步驟314，選擇性移除第二金屬部分382，而使NMOS340中的第二金屬部分352露出以及使PMOS370中的第一金屬部分380露出。第二金屬部分382可以通過傳統(tǒng)的光刻蝕刻制程而被去除，其流程可以是先形成光阻層覆蓋金屬部分352與382，然后將一個掩膜的蝕刻圖案轉(zhuǎn)換到該光阻層，然后進行蝕刻以及去光阻(stripping)。上述蝕刻制程的條件則根據(jù)第二金屬部分382而做選擇。如圖3a與3f所示，接著進行步驟316，形成金屬硅化物于NMOS340與PMOS370上。然而，被形成于NMOS340上的金屬硅化物是不同于被形成于PMOS370上的金屬硅化物。這是因為被形成于NMOS340上的金屬硅化物是合金金屬硅化物，其包含有第一金屬部分350(例如鎳)的金屬硅化物與第二金屬部分352(例如鈷)的金屬硅化物。而被形成于PMOS370上的金屬硅化物，則僅包含第一金屬部分380(例如鎳)的金屬硅化物。如圖3f所示，位于NMOS340的柵極、源極與漏極上的金屬硅化物，形成了柵極金屬硅化物354、源極金屬硅化物356以及漏極金屬硅化物358。而位于PMOS370的柵極、源極與漏極上的金屬硅化物，形成了柵極金屬硅化物384、源極金屬硅化物386以及漏極金屬硅化物388。柵極金屬硅化物354、源極金屬硅化物356以及漏極金屬硅化物358是合金金屬硅化物(包含硅化鎳和硅化鈷)，而柵極金屬硅化物384、源極金屬硅化物386以及漏極金屬硅化物388是硅化鎳。合金金屬硅化物中的A/B金屬(例如鎳/鈷)比例可以通過以最適宜的金屬沉積以及金屬硅化的制程條件，而調(diào)整到最佳的比例，因而得到所需的功函數(shù)。金屬硅化制程是在選用特別的金屬的狀況下，在高溫下使第二金屬(或第一與第二金屬)與硅(或多晶硅)之間發(fā)生反應。關于金屬硅化制程的退火步驟，則可以在可以是Ar，He，N2或其他惰性氣氛中進行快速熱退火(RTA)制程。因為反應后的金屬硅化物可能是一種亞穩(wěn)相(metastablephase)，所以基于特別金屬以及所需的化合物，而可能需要進行高溫下的第二次的退火或RTA步驟，因而形成具有低電阻的穩(wěn)定的金屬硅化物相。上述第二次的退火步驟可以在后述步驟318(移除未反應的金屬)之后進行。這里要提醒的是，某些金屬硅化物(例如硅化鎳)可以在較低的溫度下進行一次的RTA步驟。如圖3a與3g所示，接著進行步驟318，從NMOS340、PMOS370以及其他區(qū)域(例如絕緣隔離結構)上移除未反應的金屬。由于位于絕緣隔離結構上的金屬可能沒有與氧化層或氮化層反應，所以可能需要金屬蝕刻溶液來選擇性移除。這可使位于多晶硅柵極與源/漏極接觸區(qū)上的金屬硅化物留下。一般而言，因為金屬硅化物是通過選擇性反應與蝕刻而能夠自我對準于柵極、源極以及漏極區(qū)，所以上述金屬硅化制程并不需要光刻步驟來圖案化金屬硅化物層，因此也稱之為自我對準金屬硅化制程(self-alignedsilicide，salicide)。下面說明本發(fā)明的第三實施例。如圖4a、4b至2k所示。圖4a是一個流程圖，用以說明制造圖1所示的具有NMOS與PMOS的相配的金屬硅化物結構的第三范例方法400。圖4b至4k是采用圖4a所示的第三范例方法400，制造圖1所示集成電路結構的制程步驟圖。這里要說明的是，本方法400并非僅限定于制造NMOS與PMOS的相配的金屬硅化物結構。事實上，可以用來在一個半導體基底上形成任意兩金屬硅化物區(qū)，其中第一區(qū)具有一個成分或一個材料比例，而第二區(qū)具有不同的成分或材料比例。在本實施例中，第一區(qū)是NMOS440，而第二區(qū)是PMOS470，如圖4b所示。要注意的是，在進行本方法400之前，NMOS440與PMOS470可以先被形成。例如，該NMOS440包含一個柵極電極442、間隙壁444與446以及一個柵極介電層448。而該PMOS470包含一個柵極電極472、間隙壁474與476以及一個柵極介電層478。如圖4a與4c所示，本方法400開始于步驟410，沉積硬掩膜部分450、480而個別覆蓋于NMOS440與PMOS470上。硬掩膜部分450、480可以是由PVD或CVD或氮氧氣體之間的高溫反應所形成。硬掩膜部分450、480可以包含有氧化硅、氮化硅、氮氧化硅、碳化硅、高k介質(zhì)或其組合。例如，氮化硅可以由高溫的CVD、LPCVD或PECVD所形成。沉積氮化硅的LPCVD的反應氣體包含有SiCl2H2和NH3。氧化硅可以由熱氧化法或CVD所形成。沉積碳化硅的PECVD的反應氣體可以是三甲基硅烷(trimeththylsilane)。如圖4a與4d所示，接著進行步驟412，選擇性移除硬掩膜部分450，而留下硬掩膜部分480。硬掩膜部分450可以通過傳統(tǒng)的光刻蝕刻制程而被去除，其流程可以是先形成光阻層覆蓋硬掩膜部分450，480，然后將一個掩膜的蝕刻圖案轉(zhuǎn)換到該光阻層，然后進行蝕刻以及去光阻(stripping)。上述蝕刻制程的條件則根據(jù)硬掩膜的材料而做選擇。例如當光阻層被曝光顯影而被圖案化之后，然后以該圖案化的光阻層為掩膜，而采用干蝕刻而形成所需的硬掩膜圖案。如圖4a與4e所示，接著進行步驟414，沉積第一金屬部分452、482(使用相同金屬“A”)個別覆蓋于NMOS440與PMOS470上。第一金屬部分452、482可以是PVD或CVD所形成。第一金屬部分452、482可以是鎳、鈷、鎢、鉭、鈦、鉑、鉺、鈀或能夠在升溫時與硅反應形成具有低電阻的金屬硅化物的其他金屬。在本例子中，第一金屬部分452、482是鎳。如圖4a與4f所示，接著進行步驟416，形成金屬硅化物于NMOS440。此時，被形成于NMOS440上的金屬硅化物僅包含有第一金屬部分452(例如金屬A或鎳)的金屬硅化物。然而，由于PMOS470被硬掩膜部分480所覆蓋，所以第一金屬部分452(例如金屬A或鎳)就無法和PMOS470中的硅或多晶硅反應。如4f圖所示，位于NMOS440的柵極、源極與漏極上的金屬硅化物，形成了柵極金屬硅化物454、源極金屬硅化物456以及漏極金屬硅化物458。金屬硅化制程是在選用特別的金屬的狀況下，在高溫下使金屬A與硅(或多晶硅)之間發(fā)生反應。金屬硅化制程可以包含第二次的退火步驟，用以使反應后的亞穩(wěn)相(metastablephase)的金屬硅化物變成具有低電阻的穩(wěn)定的金屬硅化物相。上述第二次的退火步驟可以在后述步驟418(移除未反應的金屬)之后進行。這里要提醒的是，某些金屬硅化物(例如硅化鎳)可以在較低的溫度下進行一次的RTA步驟。如圖4a與4g所示，接著進行步驟418，從NMOS440、PMOS470以及其他區(qū)域(例如絕緣隔離結構)上移除未反應的金屬。在進行金屬硅化步驟416之后，將NMOS440上包含有未反應的殘余金屬A(例如位于氧化物或氮化物之間隙壁上的金屬)以及位于被硬掩膜部分480覆蓋的PMOS470上的未反應金屬，通過金屬蝕刻程序而去除，因而只留下位于NMOS440的多晶硅柵極與源/漏極接觸區(qū)上的金屬硅化物。如圖4a與4h所示，接著進行步驟420，將PMOS470上的硬掩膜部分480去除。其去除制程可利用濕蝕刻或干蝕刻。例如，當采用濕蝕刻時，就要選用在氮化硅和其他材料(包含氧化硅和金屬硅化物)之間具有高蝕刻選擇比的蝕刻溶液。如圖4a與4i所示，接著進行步驟422，將第二金屬部分460、490個別地沉積于NMOS440與PMOS470上。第二金屬部分460、490是由相同金屬“B”所構成，要注意的是第二金屬部分460、490的金屬材料或成分不同于第一金屬部分452、482。第二金屬部分460、490的沉積方式可以是CVD或PVD。第二金屬部分460、490的材料可以包含鎳、鈷、鎢、鉭、鈦、鉑、鉺、鈀或能夠在升溫時與硅反應形成具有低電阻的金屬硅化物的其他金屬。在本例子中，第二金屬部分460、490是鈷。如圖4a與4j所示，接著進行步驟424，形成金屬硅化物于NMOS440與PMOS470中。然而，被形成于NMOS440上的金屬硅化物是不同于被形成于PMOS470上的金屬硅化物。這是因為被形成于NMOS440上的金屬硅化物是合金金屬硅化物，其包含有第一金屬部分452(例如金屬A或鎳)的金屬硅化物與第二金屬部分460(例如金屬B或鈷)的金屬硅化物。而被形成于PMOS470上的金屬硅化物，則僅包含第二金屬部分490(鈷)的金屬硅化物。如圖4j所示，位于NMOS440的柵極、源極與漏極上的金屬硅化物，形成了柵極金屬硅化物454、源極金屬硅化物456以及漏極金屬硅化物458。而位于PMOS470的柵極、源極與漏極上的金屬硅化物，形成了柵極金屬硅化物484、源極金屬硅化物486以及漏極金屬硅化物488。柵極金屬硅化物454、源極金屬硅化物456以及漏極金屬硅化物458是合金金屬硅化物(包含硅化鎳和硅化鈷)，而柵極金屬硅化物484、源極金屬硅化物486以及漏極金屬硅化物488是硅化鈷。如前所述，事先先于步驟416形成位于NMOS440上的A金屬硅化物。然后再于步驟424中，位于NMOS440上的A金屬硅化物再與金屬B反應而形成合金金屬硅化物。合金金屬硅化物中的A/B金屬(例如鎳/鈷)比例可以通過以最適宜的金屬沉積以及金屬硅化的制程條件，而調(diào)整到最佳的比例，因而得到所需的功函數(shù)。金屬硅化制程是在選用特別的金屬的狀況下，在高溫下使第二金屬(或第一與第二金屬)與硅(或多晶硅)之間發(fā)生反應。關于金屬硅化制程的退火步驟，則可以在可以是Ar，He，N2或其他惰性氣氛中進行快速熱退火(RTA)制程。因為反應后的金屬硅化物可能是一種亞穩(wěn)相(metastablephase)，所以基于特別金屬以及所需的化合物，而可能需要進行高溫下的第二次的退火或RTA步驟，因而形成具有低電阻的穩(wěn)定的金屬硅化物相。上述第二次的退火步驟可以在后述步驟426(移除未反應的金屬)之后進行。這里要提醒的是，某些金屬硅化物(例如硅化鎳)可以在較低的溫度下進行一次的RTA步驟。如圖4a與4k所示，接著進行步驟426，從NMOS440、PMOS470以及其他區(qū)域(例如絕緣隔離結構)上移除未反應的金屬。由于位于絕緣隔離結構上的金屬可能沒有與氧化層或氮化層反應，所以可能需要金屬蝕刻溶液來選擇性移除。該蝕刻步驟使位于多晶硅柵極與源/漏極接觸區(qū)上的金屬硅化物留下。下面說明本發(fā)明的第四實施例。如圖5a、5b至5h所示。圖5a是一個流程圖，用以說明制造圖1所示的具有NMOS與PMOS的相配的金屬硅化物結構的第四范例方法500。圖5b至5h是采用圖5a所示的第四范例方法500，制造圖1所示集成電路結構的制程步驟圖。這里要說明的是，本方法500并非僅限定于制造NMOS與PMOS的相配的金屬硅化物結構。事實上，可以用來在一個半導體基底上形成任意兩金屬硅化物區(qū)，其中第一區(qū)具有一個成分或一個材料比例，而第二區(qū)具有不同的成分或材料比例。在本實施例中，第一區(qū)是NMOS540，而第二區(qū)是PMOS570，如圖5b所示。要注意的是，在進行本方法500之前，NMOS540與PMOS570可以先被形成。例如，該NMOS540包含一個柵極電極542、間隙壁544與546以及一個柵極介電層548。而該PMOS570包含一個柵極電極572、間隙壁574與576以及一個柵極介電層578。如圖5a與5c所示，本方法500開始于步驟510，沉積第一金屬部分550、580(使用相同金屬“A”)個別覆蓋于NMOS540與PMOS570上。第一金屬部分550、580可以是由PVD或CVD所沉積而成。第一金屬部分550、580可以是鎳、鈷、鎢、鉭、鈦、鉑、鉺、鈀或能夠在升溫時與硅反應形成具有低電阻的金屬硅化物的其他金屬。在本例子中，第一金屬部分550、580包含鎳。鎳可以由鎳濺鍍來形成，其流程可以是先用HF浸漬，然后使用Ar氣體前濺鍍蝕刻(pre-sputteretch)而得到干凈的表面，之后才進行鎳濺鍍制程。如圖5a與5d所示，接著進行步驟512，將第二金屬部分552、582個別地沉積于NMOS540與PMOS570上。第二金屬部分552、582是由相同金屬“B”所構成，要注意的是第二金屬部分552、582的金屬材料或成分不同于第一金屬部分550、580。第二金屬部分552、582的沉積方式可以是CVD或PVD。第二金屬部分552、582的材料可以包含鎳、鈷、鎢、鉭、鈦、鉑、鉺、鈀或能夠在升溫時與硅反應形成具有低電阻的金屬硅化物的其他金屬。在本例子中，第二金屬部分552、582是鈷。如圖5a與5e，接著進行步驟514，沉積第三金屬部分560、590(使用相同金屬“A”)個別覆蓋于NMOS540與PMOS570上，亦即第三金屬部分560、590的材料與第一金屬部分550、580相同。第三金屬部分560、590可以是由PVD或CVD所沉積而成。如此，即形成了一個三明治結構(ABA堆迭結構，可以是鎳/鈷/鎳)。第三金屬部分560、590可以是鎳、鈷、鎢、鉭、鈦、鉑、鉺、鈀或能夠在升溫時與硅反應形成具有低電阻的金屬硅化物的其他金屬。在本例子中，第三金屬部分560、590包含鎳。鎳可以由鎳濺鍍來形成，其流程可以是先用HF浸漬，然后使用Ar氣體前濺鍍蝕刻(pre-sputteretch)而得到干凈的表面，之后才進行鎳濺鍍制程。如圖5a與5f所示，接著進行步驟516，選擇性移除第三金屬部分590，而使NMOS540中的第三金屬部分560露出以及使PMOS570中的第二金屬部分582露出。第三金屬部分590可以通過傳統(tǒng)的光刻蝕刻制程而被去除，其流程可以是先形成光阻層覆蓋金屬部分560與590，然后將一個掩膜的蝕刻圖案轉(zhuǎn)換到該光阻層，然后進行蝕刻以及去光阻(stripping)。上述蝕刻制程的條件則根據(jù)第三金屬部分590而做選擇。例如當選用鎳時，則使用濕蝕刻制程，該蝕刻液可為H2SO4+H2O2+H2O的混合溶液。如圖5a與5g所示，接著進行步驟518，形成金屬硅化物于NMOS540與PMOS570上。然而，被形成于NMOS540上的金屬硅化物是不同于被形成于PMOS570上的金屬硅化物。這是因為被形成于NMOS540上的金屬硅化物是合金金屬硅化物，其包含有較多量的金屬A(例如鎳)。而被形成于PMOS570上的金屬硅化物，則僅包含有較少量的金屬A。換句話說，雖然兩者的金屬硅化物都含有金屬A和B(例如鎳和鈷)，但是卻有不同的組成。如圖5g所示，位于NMOS540的柵極、源極與漏極上的金屬硅化物，形成了柵極金屬硅化物554、源極金屬硅化物556以及漏極金屬硅化物558。而位于PMOS570的柵極、源極與漏極上的金屬硅化物，形成了柵極金屬硅化物584、源極金屬硅化物586以及漏極金屬硅化物588。柵極金屬硅化物554、源極金屬硅化物556以及漏極金屬硅化物558是具有較多量的金屬A(鎳)的合金金屬硅化物，而柵極金屬硅化物584、源極金屬硅化物586以及漏極金屬硅化物588是具有較少量的金屬A的合金金屬硅化物。合金金屬硅化物中的A/B金屬(例如鎳/鈷)比例可以通過以最適宜的金屬沉積以及金屬硅化的制程條件，而調(diào)整到最佳的比例，因而得到所需的功函數(shù)。金屬硅化制程是在選用特別的金屬的狀況下，在高溫下使第二金屬(或第一與第二金屬)與硅(或多晶硅)之間發(fā)生反應。關于金屬硅化制程的退火步驟，則可以在可以是Ar，He，N2或其他惰性氣氛中進行快速熱退火(RTA)制程。因為反應后的金屬硅化物可能是一種亞穩(wěn)相(metastablephase)，所以基于特別金屬以及所需的化合物，而可能需要進行高溫下的第二次的退火或RTA步驟，因而形成具有低電阻的穩(wěn)定的金屬硅化物相。上述第二次的退火步驟可以在后述步驟520(移除未反應的金屬)之后進行。這里要提醒的是，某些金屬硅化物(例如硅化鎳)可以在較低的溫度下進行一次的RTA步驟。如圖5a與5h所示，接著進行步驟520，從NMOS540、PMOS570以及其他區(qū)域(例如絕緣隔離結構)上移除未反應的金屬。由于位于絕緣隔離結構上的金屬可能沒有與氧化層或氮化層反應，所以可能需要金屬蝕刻溶液來選擇性移除。這可使位于多晶硅柵極與源/漏極接觸區(qū)上的金屬硅化物留下。下面說明本發(fā)明的第五實施例。如圖6a、6b至6h所示。圖6a是一個流程圖，用以說明制造圖1所示的具有NMOS與PMOS的相配的金屬硅化物結構的第五范例方法600。圖6b至6h是采用圖6a所示的第五范例方法600，制造圖1所示集成電路結構的制程步驟圖。這里要說明的是，本方法600并非僅限定于制造NMOS與PMOS的相配的金屬硅化物結構。事實上，可以用來在一個半導體基底上形成任意兩金屬硅化物區(qū)，其中第一區(qū)具有一個成分或一個材料比例，而第二區(qū)具有不同的成分或材料比例。在本實施例中，第一區(qū)是NMOS640，而第二區(qū)是PMOS670，如圖5b所示。要注意的是，在進行本方法600之前，NMOS640與PMOS670可以先被形成。例如，該NMOS640包含一個柵極電極642、間隙壁644與646以及一個柵極介電層648。而該PMOS670包含一個柵極電極672、間隙壁674與676以及一個柵極介電層678。如圖6a與6c所示，本方法600開始于步驟610，沉積第一金屬部分650、680(使用相同金屬“A”)個別覆蓋于NMOS640與PMOS670上。第一金屬部分650、680可以是由PVD或CVD所沉積而成。第一金屬部分650、680可以是鎳、鈷、鎢、鉭、鈦、鉑、鉺、鈀或能夠在升溫時與硅反應形成具有低電阻的金屬硅化物的其他金屬。在本例子中，第一金屬部分650、680包含鎳。鎳可以由鎳濺鍍來形成，其流程可以是先用HF浸漬，然后使用Ar氣體前濺鍍蝕刻(pre-sputteretch)而得到干凈的表面，之后才進行鎳濺鍍制程。如圖6a與6d所示，接著進行步驟612，選擇性移除第一金屬部分680，而留下第一金屬部分650。第一金屬部分680可以通過傳統(tǒng)的光刻蝕刻制程而被去除，其流程可以是先形成光阻層覆蓋金屬部分650與680，然后將一個掩膜的蝕刻圖案轉(zhuǎn)換到該光阻層，然后進行蝕刻以及去光阻(stripping)。上述蝕刻制程的條件則根據(jù)第一金屬部分680而做選擇。如圖6a與6e所示，接著進行步驟614，將第二金屬部分652、682個別地沉積于NMOS640與PMOS670上。第二金屬部分652、682是由相同金屬“B”所構成，要注意的是第二金屬部分652、682的金屬材料或成分不同于第一金屬部分650、680。第二金屬部分652、682的沉積方式可以是CVD或PVD。第二金屬部分652、682的材料可以包含鎳、鈷、鎢、鉭、鈦、鉑、鉺、鈀或能夠在升溫時與硅反應形成具有低電阻的金屬硅化物的其他金屬。在本例子中，第二金屬部分652、682是鈷。如圖6a與6f所示，接著進行步驟616，沉積第三金屬部分660、690(使用相同金屬“A”)個別覆蓋于NMOS640與PMOS670上，亦即第三金屬部分660、690的材料與第一金屬部分650、680相同。第三金屬部分660、690可以是由PVD或CVD所沉積而成。如此，即在NMOS640上形成了一個三明治結構(ABA堆迭結構，可以是鎳/鈷/鎳)，而在PMOS670上形成了雙層結構(BA堆迭結構，可以是鎳/鈷)。第三金屬部分660、690可以是鎳、鈷、鎢、鉭、鈦、鉑、鉺、鈀或能夠在升溫時與硅反應形成具有低電阻的金屬硅化物的其他金屬。在本例子中，第三金屬部分660、690包含鎳。鎳可以由鎳濺鍍來形成，其流程可以是先用HF浸漬，然后使用Ar氣體前濺鍍蝕刻(pre-sputteretch)而得到干凈的表面，之后才進行鎳濺鍍制程。如圖6a與6g所示，接著進行步驟618，形成金屬硅化物于NMOS640與PMOS670上。然而，被形成于NMOS640上的金屬硅化物是不同于被形成于PMOS670上的金屬硅化物。這是因為被形成于NMOS640上的金屬硅化物是合金金屬硅化物，其包含有較多量的金屬A(例如鎳)。而被形成于PMOS670上的金屬硅化物，則僅包含有較少量的金屬A。換句話說，雖然兩者的金屬硅化物都含有金屬A和B(例如鎳和鈷)，但是卻有不同的組成。如圖6g所示，位于NMOS640的柵極、源極與漏極上的金屬硅化物，形成了柵極金屬硅化物654、源極金屬硅化物656以及漏極金屬硅化物658。而位于PMOS670的柵極、源極與漏極上的金屬硅化物，形成了柵極金屬硅化物684、源極金屬硅化物686以及漏極金屬硅化物688。柵極金屬硅化物654、源極金屬硅化物656以及漏極金屬硅化物658是具有較多量的金屬A(鎳)的合金金屬硅化物，而柵極金屬硅化物684、源極金屬硅化物686以及漏極金屬硅化物688是具有較少量的金屬A的合金金屬硅化物。合金金屬硅化物中的A/B金屬(例如鎳/鈷)比例可以通過以最適宜的金屬沉積以及金屬硅化的制程條件，而調(diào)整到最佳的比例，因而得到所需的功函數(shù)。金屬硅化制程是在選用特別的金屬的狀況下，在高溫下使第二金屬(或第一與第二金屬)與硅(或多晶硅)之間發(fā)生反應。關于金屬硅化制程的退火步驟，則因為反應后的金屬硅化物可能是一種亞穩(wěn)相(metastablephase)，所以基于特別金屬以及所需的化合物，而可能需要進行高溫下的第二次的退火或RTA步驟，因而形成具有低電阻的穩(wěn)定的金屬硅化物相。上述第二次的退火步驟可以在后述步驟620(移除未反應的金屬)之后進行。這里要提醒的是，某些金屬硅化物(例如硅化鎳)可以在較低的溫度下進行一次的RTA步驟。如圖6a與6h所示，接著進行步驟620，從NMOS640、PMOS670以及其他區(qū)域(例如絕緣隔離結構)上移除未反應的金屬。由于位于絕緣隔離結構上的金屬可能沒有與氧化層或氮化層反應，所以可能需要金屬蝕刻溶液來選擇性移除。這可使位于多晶硅柵極與源/漏極接觸區(qū)上的金屬硅化物留下。根據(jù)本發(fā)明，由于能夠在位于同一芯片上的不同型式的晶體管上，形成具有不同功函數(shù)的金屬硅化物，因而能夠得到可靠的接觸狀況，并能解決現(xiàn)有技術的缺點。雖然本發(fā)明已通過較佳實施例說明如上，但該較佳實施例并非用以限定本發(fā)明。本領域的技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應有能力對該較佳實施例做出各種更改和補充，因此本發(fā)明的保護范圍以權利要求書的范圍為準。附圖中符號的簡單說明如下100、240、340、440、540、640NMOS區(qū)120、270、370、470、570、670PMOS區(qū)102、122、242、272、342、272、442、472、542、572、642、672柵極電極區(qū)104、106、124、126、244、246、274、276、344、346、374、376、444、446、474、476、544、546、574、576、644、646、674、676間隙壁108、128、248、278、348、378、448、478、548、578、648、678柵極介電層114、116、118、254、256、258、354、356、358、454、456、458、554、556、558、654、656、658NMOS區(qū)中的金屬硅化物134、136、138、284、286、288、384、386、388、484、486、488、584、586、588、684、686、688PMOS區(qū)中的金屬硅化物250、280、350、380、452、482、550、580、650、680第一金屬部分252、282、352、382、460、490、552、582、652、682第二金屬部分560、590、660、690第三金屬部分450、480硬掩膜200本發(fā)明的第一范例方法300本發(fā)明的第二范例方法400本發(fā)明的第三范例方法500本發(fā)明的第四范例方法600本發(fā)明的第五范例方法權利要求1.一種具有多樣的金屬硅化物的半導體元件，其特征在于，該半導體元件包括一個半導體基底；一個第一金屬硅化物，位于該半導體基底的第一主動區(qū)；以及一個第二金屬硅化物，位于該半導體基底的第二主動區(qū)，其中該第一金屬硅化物不同于該第二金屬硅化物，且該第一金屬硅化物和該第二金屬硅化物中的至少一個是合金金屬硅化物。2.根據(jù)權利要求1所述的具有多樣的金屬硅化物的半導體元件，其特征在于所述第一金屬硅化物是硅化鎳、硅化鈷、硅化鎢、硅化鉭、硅化鈦、硅化鉑、硅化鉺、硅化鈀或其組合。3.根據(jù)權利要求1所述的具有多樣的金屬硅化物的半導體元件，其特征在于所述第二金屬硅化物是硅化鎳、硅化鈷、硅化鎢、硅化鉭、硅化鈦、硅化鉑、硅化鉺、硅化鈀或其組合。4.根據(jù)權利要求1所述的具有多樣的金屬硅化物的半導體元件，其特征在于所述第一主動區(qū)具有一個第一結構，所述第二主動區(qū)具有一個第二結構。5.根據(jù)權利要求4所述的具有多樣的金屬硅化物的半導體元件，其特征在于當所述第一結構包含一個N型金屬氧化物半導體場效應晶體管，則所述第二結構包含一個P型金屬氧化物半導體場效應晶體管；當所述第一結構包含一個P型金屬氧化物半導體場效應晶體管，則所述第二結構包含一個N型金屬氧化物半導體場效應晶體管。6.根據(jù)權利要求5所述的具有多樣的金屬硅化物的半導體元件，其特征在于，所述第一結構和所述第二結構中的至少一個包括一個源極；一個漏極；以及一個柵極結構，該柵極結構包含一個柵極介電層和一個柵極電極。7.根據(jù)權利要求1所述的具有多樣的金屬硅化物的半導體元件，其特征在于所述第一金屬硅化物的功函數(shù)約小于4.4eV，所述第二金屬硅化物的功函數(shù)約大于4.7eV。8.根據(jù)權利要求1所述的具有多樣的金屬硅化物的半導體元件，其特征在于所述第一金屬硅化物是一個第一合金硅化物，所述第二金屬硅化物是一個第二合金硅化物。9.根據(jù)權利要求8所述的具有多樣的金屬硅化物的半導體元件，其特征在于所述第一合金硅化物包含具有第一摩爾組成的一個第一金屬和一個第二金屬，所述第二合金硅化物包含具有第二摩爾組成的該第一金屬和該第二金屬，其中，該第一摩爾組成不同于該第二摩爾組成。10.根據(jù)權利要求9所述的具有多樣的金屬硅化物的半導體元件，其特征在于所述第一金屬是鎳，所述第二金屬是鈷。11.一種具有多樣的金屬硅化物的半導體元件的制造方法，其特征在于，該方法包括下列步驟在一個半導體基底上的第一區(qū)和第二區(qū)沉積上一個第一金屬層，其中該第一金屬層包含至少一個第一金屬；在該第一區(qū)和該第二區(qū)上沉積一個第二金屬層，其中該第二金屬層包含至少一個第二金屬；選擇性地移除位于該第二區(qū)中的該第一金屬層與該第二金屬層中的一個；以及在該第一區(qū)上形成包含該第一和第二金屬的一個第一金屬硅化物，以及在該第二區(qū)上形成包含未被移除的該第一金屬或該第二金屬的一個第二金屬硅化物。12.根據(jù)權利要求11所述的具有多樣的金屬硅化物的半導體元件的制造方法，其特征在于形成所述第一和第二金屬硅化物之后，除去所述第一和第二金屬的未反應部份。13.根據(jù)權利要求11所述的具有多樣的金屬硅化物的半導體元件的制造方法，其特征在于所述第一區(qū)和所述第二區(qū)中的一個是N型金屬氧化物半導體，另一個是P型金屬氧化物半導體。14.根據(jù)權利要求11所述的具有多樣的金屬硅化物的半導體元件的制造方法，其特征在于所述第一金屬是鎳，所述第二金屬是鈷。15.一種具有多樣的金屬硅化物的半導體元件的制造方法，其特征在于，該方法包括下列步驟在一個半導體基底上的第一區(qū)與第二區(qū)上沉積一個硬掩膜層；選擇性地移除位于該第一區(qū)中的該硬掩膜層；在該第一區(qū)與該第二區(qū)上沉積一個第一金屬層，其中該第一金屬層包含一個第一金屬；在該第一區(qū)上形成包含有第一金屬的一個第一金屬硅化物層；除去位于該第一和第二區(qū)上的該第一金屬的未反應部份；除去位于該第二區(qū)上的該硬掩膜層；在該第一區(qū)與該第二區(qū)上沉積一個第二金屬層，其中該第二金屬層包含一個第二金屬，該第二金屬不同于該第一金屬；以及在該第一區(qū)上形成包含有第一與第二金屬的一個第二金屬硅化物層，以及在該第二區(qū)上形成包含有第二金屬的一個第三金屬硅化物層。16.根據(jù)權利要求15所述的具有多樣的金屬硅化物的半導體元件的制造方法，其特征在于所述硬掩膜層的材質(zhì)是氧化硅、氮化硅、氮氧化硅、碳化硅、高介電材料或其組合。17.一種具有多樣的金屬硅化物的半導體元件的制造方法，其特征在于，該方法包括下列步驟在一個半導體基底上的第一區(qū)與第二區(qū)上沉積一個第一金屬層，其中該第一金屬層包含一個第一金屬；在該第一區(qū)與該第二區(qū)上沉積一個第二金屬層，其中該第二金屬層包含一個第二金屬；在該半導體基底上的第一區(qū)與第二區(qū)上沉積一個第三金屬層，其中該第三金屬層包含該第一金屬；選擇性地移除位于該第二區(qū)中的該第一金屬層與該第二金屬層中的一個；以及在該第一區(qū)上形成包含該第一和第二金屬的一個第一金屬硅化物，以及在該第二區(qū)上形成包含該第一和第二金屬的一個第二金屬硅化物，其中該第一金屬硅化物中的第一金屬含量比例大于該第二金屬硅化物中的第一金屬含量比例。18.根據(jù)權利要求17所述的具有多樣的金屬硅化物的半導體元件的制造方法，其特征在于，選擇性地移除位于所述第二區(qū)中的所述第一金屬層與所述第二金屬層中的一個的制程包括在沉積所述第二金屬層之前，先選擇性地除去所述第一金屬層。19.根據(jù)權利要求17所述的具有多樣的金屬硅化物的半導體元件的制造方法，其特征在于，選擇性地移除位于所述第二區(qū)中的所述第一金屬層與所述第二金屬層之一的制程包括在沉積所述第三金屬層之后，選擇性地除去所述第三金屬層。20.根據(jù)權利要求17所述的具有多樣的金屬硅化物的半導體元件的制造方法，其特征在于所述第一金屬與所述第二金屬中的一個是鎳，另一個是鈷。全文摘要本發(fā)明提供一種具有多樣的金屬硅化物的半導體元件及其制造方法。該半導體元件包括一個半導體基底，一個位于基底的第一區(qū)的第一金屬硅化物，以及一個位于基底的第二區(qū)的第二金屬硅化物。其中，第一金屬硅化物不同于第二金屬硅化物。此外，第一金屬硅化物和第二金屬硅化物可以是一個合金金屬硅化物。本發(fā)明能夠在同一芯片不同型式的晶體管上形成具有不同功函數(shù)的金屬硅化物，因而能夠得到可靠的接觸狀況，并能解決現(xiàn)有技術的缺點。文檔編號H01L21/336GK1591868SQ200410057340公開日2005年3月9日申請日期2004年8月27日優(yōu)先權日2003年8月29日發(fā)明者林俊杰,李文欽,楊育佳,林全益,胡正明申請人:臺灣積體電路制造股份有限公司