專利名稱：制造半導(dǎo)體器件中的電容器的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于形成半導(dǎo)體器件的方法，尤其涉及一種用于形成半導(dǎo)體器件中的電容器的方法，這種方法能夠提高半導(dǎo)體器件的電容值。
背景技術(shù)：
近年來，開發(fā)了一種將DRAM與SRAM組合起來的PSEUDO SRAM。在這種PSEUDO SRAM中，為了形成一個器件，采用了一種與DRAM中相同的電容器。這種電容器存儲電荷，并且提供使得半導(dǎo)體器件進行工作所需的電荷。隨著半導(dǎo)體器件變得高度集成化，一個單位存儲元的尺寸變得越來越小，從而使得使得這種半導(dǎo)體器件進行工作所需的電容值逐步增大。
也就是說，盡管由于半導(dǎo)體器件的高度集成化存在著減小電容器尺寸的需求，但是在電容器中存儲的電荷仍然受到限制，從而使得難以對電容器進行高度集成以匹配存儲元的尺寸。為了解決前述問題，制造商已經(jīng)提出了各種用于在電容器中存儲電荷的結(jié)構(gòu)。例如，為了增加存儲在電容器中的電荷，已經(jīng)提出了各種方法，包括利用具有高介電常數(shù)的材料的方法、減小介電材料厚度的方法以及增大電容器表面積的方法。近年來，主要利用的是增大電容器的表面面積的方法。
為了增大電容器的表面面積，已經(jīng)提出了一種通過利用PE-TEOS(Plasma Enhanced-Tetra Ethyl Ortho Silicate，等離子體增強型原硅酸四乙酯)層來增加電容器高度的方法。
圖1是一個平面圖，示出了當PE-TEOS層沒有經(jīng)過退火處理時形成于一個標準存儲元組中的半球形晶粒的生長狀態(tài)。
在一個外圍面積大于DRAM外圍面積的SRAM中，當生長出半球形晶粒以便增大電容器的表面面積時，包含在PE-TEOS層中的污染物質(zhì)，比如碳，會擴散到外部，由此中斷半球形晶粒在所述存儲元組的邊緣以及測試圖案(the test pattern)中的生長，其中PE-TEOS層主要分布在所述邊緣和測試圖案中。因此，難以提高電容器的電容。
圖2是一個平面圖，示出了當PE-TEOS層沒有經(jīng)受退火處理時半球形晶粒在一個存儲元組的邊緣和測試圖案中的生長狀態(tài)。正如從圖1和2可以明白的那樣，與圖1中示出的半球形晶粒的尺寸和密度相比，圖2中示出的半球形晶粒的尺寸和密度較小。
因此，為了解決如圖2中所示與半球形晶粒的尺寸和密度相關(guān)的問題，在PE-TEOS層形成之后，通過利用一個硬掩模對PE-TEOS層進行蝕刻來形成一個存儲節(jié)點接觸部。接著，針對所得到的PE-TEOS層執(zhí)行退火工藝。此后，形成一個填充在所述存儲節(jié)點接觸部中的存儲節(jié)點電極、一個介電層以及一個板電極，由此制成電容器。
如果以前述方式對PE-TEOS層進行退火處理，那么與沒有執(zhí)行退火處理所得到的電容一致性相比，電容一致性得以提高。因此，平均電容值提高了大約2.7F/存儲元。但是，當考慮到半球形晶粒的生長時，這樣的電容增加量是不夠的。也就是說，如果在形成存儲節(jié)點接觸部之后對PE-TEOS層執(zhí)行了退火工藝，PE-TEOS層會發(fā)生收縮現(xiàn)象，從而使得電容的增加量不足。

發(fā)明內(nèi)容
因此，本發(fā)明已經(jīng)著力解決在現(xiàn)有技術(shù)中出現(xiàn)的前述問題，并且本發(fā)明要解決的技術(shù)問題是提供一種用于形成半導(dǎo)體中的電容器的方法，其中輕易地實現(xiàn)了半球形晶粒的生長，并且這種生長不會被存在于PE-TEOS層中的污染物質(zhì)所中斷，其中所述PE-TEOS層用于形成電容器的高度。
本發(fā)明的另外一個方面在于提供一種用于形成半導(dǎo)體中的電容器的方法，這種方法通過在對存儲節(jié)點接觸部進行蝕刻之前針對TEOS層進行退火處理能夠防止TEOS層發(fā)生收縮，并且通過防止由于電容器的高度降低導(dǎo)致電容值損失而能夠獲得足夠的電容值。
為了實現(xiàn)所述目的，在此提供了一種用于制造半導(dǎo)體器件中的電容器的方法，該方法包括下述步驟提供一個具有存儲節(jié)點插塞的半導(dǎo)體襯底；在所述半導(dǎo)體襯底上依次形成一個TEOS層和一個顯露出存儲節(jié)點接觸區(qū)域的硬掩模；通過利用所述硬掩模對TEOS層進行蝕刻而形成一個存儲節(jié)點接觸部，該存儲節(jié)點接觸部具有一個由正和負圖案形成的側(cè)輪廓(side profile)；通過對所述硬掩模進行回蝕刻(etching back)將該硬掩模去除，與此同時將存儲節(jié)點插塞的預(yù)定部分去除；針對所得到的結(jié)構(gòu)執(zhí)行一個退火工藝；在所述硅襯底上形成一個硅層，所述硅襯底已經(jīng)經(jīng)受了退火處理；將一個光致抗蝕劑膜覆蓋在包括所述硅層的半導(dǎo)體襯底的整個表面上；通過對所述光致抗蝕劑膜和硅層進行回蝕刻來形成一個電容器的存儲節(jié)點電極；將剩余的光致抗蝕劑膜去除；以及在存儲節(jié)點電極結(jié)構(gòu)上依次形成一個介電層和一個用于板電極的硅層。
根據(jù)本發(fā)明的優(yōu)選實施例，所述TEOS層包括PE-TEOS層。
根據(jù)本發(fā)明的優(yōu)選實施例，所述TEOS層被制成厚度大約為1500至2500納米。
根據(jù)本發(fā)明的優(yōu)選實施例，所述退火工藝在溫度大約為650至750℃的爐子中持續(xù)30至60分鐘，同時以10至20slm的速度向爐子內(nèi)提供氮氣。
根據(jù)本發(fā)明的優(yōu)選實施例，所述硅層如此形成，即在針對所述硅襯底執(zhí)行退火工藝之后，在大約500至530℃的溫度下，在所述硅襯底上原位淀積一個摻有雜質(zhì)的非晶硅層和一個未經(jīng)摻雜的非晶硅層。
根據(jù)本發(fā)明的優(yōu)選實施例，所述摻有雜質(zhì)的非晶硅層和所述未經(jīng)摻雜的非晶硅層以1∶4至1∶1的比例形成。
根據(jù)本發(fā)明的優(yōu)選實施例，所述雜質(zhì)以1.5至2.5E21原子/cc的摻雜率被摻入所述非晶硅層內(nèi)。
按照本發(fā)明的另一方面，提供了一種用于制造半導(dǎo)體器件中的電容器的方法，該方法包括下述步驟制備一具有存儲節(jié)點插塞的半導(dǎo)體襯底；在所述半導(dǎo)體襯底上淀積一TEOS層，用于確保所述電容器的高度；通過針對所述TEOS層執(zhí)行一退火工藝而使得包含于該TEOS層中的污染物質(zhì)擴散到外部；在所述TEOS層上形成一顯露出存儲節(jié)點接觸區(qū)域的硬掩模，所述TEOS層已經(jīng)經(jīng)過了退火工藝；通過利用所述硬掩模對所述TEOS層進行蝕刻，形成一存儲節(jié)點接觸部，該存儲節(jié)點接觸部具有一正和負圖案的側(cè)輪廓；通過對所述硬掩模進行回蝕刻將該硬掩模去除；在所得到的結(jié)構(gòu)上形成一硅層；將一光致抗蝕劑膜涂覆在包括所述硅層的所述半導(dǎo)體襯底的整個表面上；通過對所述光致抗蝕劑膜和所述硅層進行回蝕刻來形成一電容器的存儲節(jié)點電極；將剩余的光致抗蝕劑膜去除；以及在存儲節(jié)點電極結(jié)構(gòu)上依次形成一介電層和一用于板電極的硅層。
按照本發(fā)明的又一方面，提供了一種用于制造半導(dǎo)體器件中的電容器的方法，該方法包括下述步驟制備一具有存儲節(jié)點插塞的半導(dǎo)體襯底；在所述半導(dǎo)體襯底上淀積一PE-TEOS層；在所述PE-TEOS層上形成一顯露出存儲節(jié)點接觸區(qū)域的硬掩模；通過利用所述硬掩模對所述PE-TEOS層進行蝕刻而形成一存儲節(jié)點接觸部，該存儲節(jié)點接觸部具有一正和負圖案的側(cè)輪廓；通過對所述硬掩模進行回蝕刻將該硬掩模去除；在所得到的結(jié)構(gòu)上形成一硅層；將一光致抗蝕劑膜涂覆在包括所述硅層的所述半導(dǎo)體襯底的整個表面上；通過對所述光致抗蝕劑膜和所述硅層進行回蝕刻來形成一電容器的存儲節(jié)點電極；將剩余的光致抗蝕劑膜去除；在存儲節(jié)點電極結(jié)構(gòu)上依次形成一介電層和一用于板電極的硅層；以及在于襯底上形成PE-TEOS層的步驟和于PE-TEOS層上形成顯露出存儲節(jié)點接觸區(qū)域的硬掩模的步驟之間或者在通過回蝕刻硬掩模將該硬掩模去除的步驟之后，執(zhí)行一退火工藝。


通過下面結(jié)合附圖進行的詳細描述，本發(fā)明的前述目的、特征以及優(yōu)點將更為清楚，其中圖1是一個平面圖，示出了當PE-TEOS層沒有經(jīng)受退火處理時半球形晶粒在一個標準存儲元組中的生長狀態(tài)；圖2是一個平面圖，示出了當PE-TEOS層沒有經(jīng)受退火處理時半球形晶粒在一個存儲元組的邊緣和測試圖案中的生長狀態(tài)；圖3A至3G示出了一種根據(jù)本發(fā)明一實施例用于形成半導(dǎo)體器件中的電容器的方法；以及圖4A至4G示出了一種根據(jù)本發(fā)明另一實施例用于形成半導(dǎo)體器件中的電容器的方法。
具體實施例方式
下面，將參照附圖對本發(fā)明的一個優(yōu)選實施例進行描述。在下面的描述和附圖中，相同的附圖標記用于指代相同或者相似的組成部分，并且將省略對這些相同或者相似組成部分的重復(fù)描述。
下面，將參照圖3A至3G對一種根據(jù)本發(fā)明一個實施例用于形成半導(dǎo)體器件中的電容器的方法進行描述。
圖3A至3G示出了一種根據(jù)本發(fā)明一個實施例用于形成半導(dǎo)體器件中的電容器的方法。
如圖3A所示，根據(jù)本發(fā)明一個實施例用于形成半導(dǎo)體器件中的電容器的方法包括下述步驟在一個半導(dǎo)體襯底1上淀積一個形成電容器的高度的PE-TEOS層4，所述半導(dǎo)體襯底1包括有位線(未示出)和存儲節(jié)點插塞3，該PE-TEOS層的厚度大約為1500至2500納米。此時，所述PE-TEOS層相對于目標值被過度淀積大約7～10％的量。接著，針對包括PE-TEOS層4的襯底的整個表面，執(zhí)行一個退火工藝，從而使得包含在該PE-TEOS層4中的污染物質(zhì)比如碳擴散到外部。此時，在一個溫度大約為650至750℃的爐子中持續(xù)30至60分鐘執(zhí)行退火工藝20，同時以10至20slm的速度向爐子內(nèi)提供氮氣。由此，可以輕易地實現(xiàn)半球形晶粒的生長，并且這種生長不會被存在于PE-TEOS層中的污染物質(zhì)所中斷。
同時，在圖3A中，在PE-TEOS層中用點線示出的部分代表收縮部分，通過退火處理，該PE-TEOS層將從原始厚度收縮10％。此外，附圖標記2代表一個絕緣中間層。
此后，如圖3B所示，一個用于硬掩模的多晶硅層5被淀積在PE-TEOS層4上，厚度大約為250至500納米。此時，存儲節(jié)點插塞3被電連接在一個形成于半導(dǎo)體襯底1下部的源極(未示出)或者漏極(未示出)上。接著，在于多晶硅層5上被覆一個光致抗蝕劑膜(未示出)之后，執(zhí)行一個曝光和顯影工藝，由此形成一個顯露出存儲節(jié)點接觸區(qū)域(未示出)的光致抗蝕劑膜圖案6。
接著，如圖3C所示，通過利用所述光致抗蝕劑膜圖案作為掩模對多晶硅層進行蝕刻，由此形成一個硬掩模5a。此后，通過利用硬掩模5a對PE-TEOS層進行蝕刻，由此形成一個顯露出存儲節(jié)點插塞3的存儲節(jié)點接觸部C2。此時，在執(zhí)行前述蝕刻工藝的同時，所述光致抗蝕劑膜圖案被去除。此外，通過合適地控制所述蝕刻工藝，存儲節(jié)點接觸部C2的側(cè)輪廓可以被制成帶有正和負圖案(a positive and negative pattern)。
此后，如圖3D所示，針對所述PE-TEOS層進行回蝕刻工藝，由此去除所述硬掩模。當執(zhí)行回蝕刻工藝時，存儲節(jié)點插塞3被去除預(yù)定的厚度。最終，電容器(存儲節(jié)點接觸部)的高度得以增加。
接著，如圖3E所示，一個硅層8被淀積在所述襯底的整個表面上，所述襯底已經(jīng)經(jīng)受了退火處理。此時，形成硅層8的方式如下在大約500至530℃的溫度下原位淀積一個摻有雜質(zhì)的非晶硅層和一個未摻雜的非晶硅層。此外，摻有雜質(zhì)的非晶硅層和未摻雜的非晶硅層以1∶4至1∶1的比例形成。在此，雜質(zhì)以1.5～2.5E21原子/cc的摻雜率被摻入所述非晶硅層內(nèi)。所述雜質(zhì)包括磷。
此后，一個光致抗蝕劑膜9被覆在包括非晶硅層8的襯底的整個表面上。
接著，如圖3F所示，針對所述光致抗蝕劑膜和所述硅層執(zhí)行一個回蝕刻工藝，以便將電容器各個獨立地分離開，并且將剩余的光致抗蝕劑膜去除。附圖標記8a代表在回蝕刻工藝結(jié)束之后剩余的硅層。
接著，如圖3G所示，通過從剩余的非晶硅層生長出一種半球形晶粒a而形成電容器的存儲節(jié)點電極S2。此后，在存儲節(jié)點電極S2上依次形成一個介電層10和一個用于板電極的多晶硅層11，由此制得電容器。此時，盡管沒有示出，但是可以針對包括剩余非晶硅層的襯底，通過利用一種MH4OH/H2O2/H2O與DHF(稀釋的氫氟酸)的液體混合物，執(zhí)行一個預(yù)處理清洗工藝。
根據(jù)本發(fā)明的一個實施例，在形成所述PE-TEOS層之后，在執(zhí)行一種通過對該PE-TEOS層進行蝕刻而形成存儲節(jié)點接觸部的工藝之前，針對該PE-TEOS層執(zhí)行一個氮氣退火工藝，從而使得包含于PE-TEOS層中的污染物質(zhì)比如碳擴散到外部。因此，通過接下來用于生長半球形晶粒的工藝，很容易在所述存儲節(jié)點電極的表面上生長出一種半球形晶粒。此外，由于所述存儲節(jié)點插塞在用于去除硬掩模的回蝕刻工藝中被部分地蝕刻掉，所以電容器的高度得以增加。
圖4A至4G示出了一種根據(jù)本發(fā)明另一實施例用于形成半導(dǎo)體器件中的電容器的方法。
如圖4A所示，根據(jù)本發(fā)明另一實施例用于形成半導(dǎo)體器件中的電容器的方法包括下述步驟在一個包括有存儲節(jié)點插塞33的襯底31上淀積一個形成電容器的高度的PE-TEOS層34，該PE-TEOS層34的厚度大約為1500至2500納米。此后，在PE-TEOS層34上淀積一個用于硬掩模的多晶硅層35，其厚度大約為250至500納米。此時，存儲節(jié)點插塞33被電連接在一個形成于襯底31下部的源極(未示出)或者漏極(未示出)上。參考標記32是絕緣中間層。
接著，在于多晶硅層35上涂覆一個光致抗蝕劑膜(未示出)之后，執(zhí)行一個曝光和顯影工藝，由此形成一個顯露出存儲節(jié)點接觸區(qū)域(未示出)的光致抗蝕劑膜圖案36。
接著，如圖4B所示，通過利用所述光致抗蝕劑膜圖案作為掩模對多晶硅層進行蝕刻，由此形成一個硬掩模35a。此后，通過利用硬掩模35a對PE-TEOS層進行蝕刻，由此形成一個顯露出存儲節(jié)點插塞33的存儲節(jié)點接觸部C3。此時，通過合適地控制所述蝕刻工藝，存儲節(jié)點接觸部C3的側(cè)輪廓可以被制成帶有正和負圖案。
此后，如圖4C所示，針對所述PE-TEOS層進行回蝕刻處理，由此去除所述硬掩模。當執(zhí)行回蝕刻工藝時，存儲節(jié)點插塞被去除預(yù)定的厚度。最終，電容器(存儲節(jié)點接觸部)的高度得以增加。
接著，如圖4D所示，通過利用氮氣針對所得到的結(jié)構(gòu)執(zhí)行一個退火工藝50，從而使得包含于PE-TEOS層中的污染物質(zhì)，比如碳，擴散到外部。因此，可以輕易地實現(xiàn)半球形晶粒b的生長，并且這種生長不會被存在于PE-TEOS層中的污染物質(zhì)所中斷。
此時，退火工藝50在一個溫度大約為650至750℃的爐子中持續(xù)30至60分鐘，同時以10～20slm的速度向爐子中提供氮氣。
接著，如圖4E所示，一個硅層38被淀積在所述襯底的整個表面上。硅層38的形成方法如下在大約500至530℃的溫度下原位淀積一個摻有雜質(zhì)的非晶硅層和一個未摻雜的非晶硅層。此外，摻有雜質(zhì)的非晶硅層和未摻雜的非晶硅層以1∶4至1∶1的比例形成。在此，雜質(zhì)以1.5～2.5E21原子/cc的摻雜率被摻入非晶硅層內(nèi)。所述雜質(zhì)包括磷。
此后，一個光致抗蝕劑膜39被覆蓋在包括非晶硅層38的所述襯底的整個表面上。
接著，如圖4F所示，針對所述光致抗蝕劑膜和硅層執(zhí)行一個回蝕刻工藝，以便將電容器各個獨立地分離開，并且然后將剩余的光致抗蝕劑膜去除。附圖標記38a代表在回蝕刻工藝結(jié)束之后剩余的硅層。
接著，如圖4G所示，通過從剩余的非晶硅層生長出半球形晶粒b而形成電容器上的存儲節(jié)點電極S3。此后，在存儲節(jié)點電極S3上依次形成一個介電層40和一個用于板電極的多晶硅層41，由此制得電容器。
根據(jù)本發(fā)明的另外一個實施例，通過執(zhí)行一個利用氮氣的退火工藝，存在于PE-TEOS層中的污染物質(zhì)比如碳被擴散到外部。由此，通過下一個工藝輕易地生長出一種半球形晶粒。此外，由于所述存儲節(jié)點插塞在用于去除硬掩模的回蝕刻工藝中被部分地蝕刻掉，所以電容器的高度得以增加。
如前所述，當針對硬掩模執(zhí)行一個回蝕刻工藝時，由存儲節(jié)點接觸部顯露出來的存儲節(jié)點插塞被去除預(yù)定的厚度。因此，電容器的高度得以增加，從而使得該電容器的電容值也得以增大。
此外，根據(jù)本發(fā)明，在形成了接觸部之后，為了使得污染物質(zhì)比如碳擴散到外部，針對PE-TEOS層利用氮氣執(zhí)行一個退火工藝。因此，由于根據(jù)本發(fā)明這種污染物質(zhì)可以被去除，所以可以通過下一個工藝輕易地從存儲節(jié)點電極的表面上生長出半球形晶粒，由此增大了電容器的電容值，并且提高了生產(chǎn)率。
與此同時，根據(jù)本發(fā)明，用于增加電容器高度的PE-TEOS層相對于目標值被過度淀積7至10％的量，并且針對該PE-TEOS層通過利用氮氣執(zhí)行一個退火工藝，以便將污染物質(zhì)比如碳擴散到外部。接著，通過對已經(jīng)經(jīng)過了退火處理的所述PE-TEOS層進行蝕刻來執(zhí)行一個用于形成存儲節(jié)點接觸部的工藝。因此，通過下一個用于生長一種半球形晶粒的工藝，可以輕易地在存儲節(jié)點電極的表面上生長出來半球形晶粒，由此增大了電容器的電容值，并且提高了生產(chǎn)率。
盡管已經(jīng)為了例證目的對本發(fā)明的優(yōu)選實施例進行了描述，但是本技術(shù)領(lǐng)域中的技術(shù)人員將會明白的是，在不脫離由所附權(quán)利要求公開的本發(fā)明的保護范圍和精神實質(zhì)的條件下，可以進行多種修改、添加和替換。
權(quán)利要求
1.一種制造半導(dǎo)體器件中的電容器的方法，該方法包括下述步驟i)制備一具有存儲節(jié)點插塞的半導(dǎo)體襯底；ii)在所述半導(dǎo)體襯底上依次形成一TEOS層和一顯露出存儲節(jié)點接觸區(qū)域的硬掩模；iii)通過利用所述硬掩模對所述TEOS層進行蝕刻而形成一存儲節(jié)點接觸部，該存儲節(jié)點接觸部具有正和負圖案的側(cè)輪廓；iv)通過對所述硬掩模進行回蝕刻將該硬掩模去除，與此同時將所述存儲節(jié)點插塞的預(yù)定部分去除；v)針對所得到的結(jié)構(gòu)執(zhí)行一退火工藝；vi)在所述硅襯底上形成一硅層，所述硅襯底已經(jīng)經(jīng)過了退火處理；vii)將一光致抗蝕劑膜涂覆在包括所述硅層的所述半導(dǎo)體襯底的整個表面上；viii)通過對所述光致抗蝕劑膜和所述硅層進行回蝕刻來形成一電容器的存儲節(jié)點電極；ix)將剩余的光致抗蝕劑膜去除；以及x)在存儲節(jié)點電極結(jié)構(gòu)上依次形成一介電層和一用于板電極的硅層。
2.如權(quán)利要求1中所述的方法，其中所述TEOS層包括PE-TEOS層。
3.如權(quán)利要求1中所述的方法，其中所述TEOS層被制成厚度大約為1500至2500納米。
4.如權(quán)利要求1中所述的方法，其中所述硬掩模被制成厚度大約為250至500納米。
5.如權(quán)利要求1中所述的方法，其中所述退火工藝在溫度大約為650至750℃的爐子中持續(xù)30至60分鐘，同時以10至20slm的速度向爐子內(nèi)提供氮氣。
6.如權(quán)利要求1中所述的方法，其中在針對所述硅襯底進行退火工藝之后，在大約500至530℃的溫度下，通過在所述硅襯底上原位淀積一摻有雜質(zhì)的非晶硅層和一個未經(jīng)摻雜的非晶硅層來形成所述硅層。
7.如權(quán)利要求6中所述的方法，其中所述雜質(zhì)包括磷。
8.如權(quán)利要求6中所述的方法，其中所述摻有雜質(zhì)的非晶硅層和所述未經(jīng)摻雜的非晶硅層以1∶4至1∶1的比例形成。
9.如權(quán)利要求6中所述的方法，其中所述雜質(zhì)以1.5至2.5E21原子/cc的摻雜率被摻入所述非晶硅層內(nèi)。
10.一種制造半導(dǎo)體器件中的電容器的方法，該方法包括下述步驟i)制備一具有存儲節(jié)點插塞的半導(dǎo)體襯底；ii)在所述半導(dǎo)體襯底上淀積一TEOS層用于確保所述電容器的高度；iii)通過針對所述TEOS層執(zhí)行一退火工藝而使得包含于該TEOS層中的污染物質(zhì)擴散到外部；iv)在所述TEOS層上形成一顯露出存儲節(jié)點接觸區(qū)域的硬掩模，所述TEOS層已經(jīng)經(jīng)過了退火工藝；v)通過利用所述硬掩模對所述TEOS層進行蝕刻，形成一存儲節(jié)點接觸部，該存儲節(jié)點接觸部具有一正和負圖案的側(cè)輪廓；vi)通過對所述硬掩模進行回蝕刻將該硬掩模去除；vii)在所得到的結(jié)構(gòu)上形成一硅層；viii)將一光致抗蝕劑膜涂覆在包括所述硅層的所述半導(dǎo)體襯底的整個表面上；ix)通過對所述光致抗蝕劑膜和所述硅層進行回蝕刻來形成一電容器的存儲節(jié)點電極；x)將剩余的光致抗蝕劑膜去除；以及xi)在存儲節(jié)點電極結(jié)構(gòu)上依次形成一介電層和一用于板電極的硅層。
11.如權(quán)利要求10中所述的方法，其中所述TEOS層包括PE-TEOS層。
12.如權(quán)利要求10中所述的方法，其中所述TEOS層相對于目標值被過度淀積大約7～10％的量。
13.如權(quán)利要求10中所述的方法，其中所述TEOS層被制成厚度大約為1500至2500納米。
14.如權(quán)利要求10中所述的方法，其中所述硬掩模被制成厚度大約為250至500納米。
15.如權(quán)利要求10中所述的方法，其中所述退火工藝在溫度大約為650至750℃的爐子中持續(xù)30至60分鐘，同時以10至20slm的速度向爐子內(nèi)提供氮氣。
16.如權(quán)利要求10中所述的方法，其中所述硅層通過以下方式形成，即在針對所述硅襯底進行退火工藝之后，在大約500至530℃的溫度下，在所得到的結(jié)構(gòu)上原位淀積一摻有雜質(zhì)的非晶硅層和一未經(jīng)摻雜的非晶硅層。
17.如權(quán)利要求16中所述的方法，其中所述雜質(zhì)包括磷。
18.如權(quán)利要求16中所述的方法，其中所述摻有雜質(zhì)的非晶硅層和所述未經(jīng)摻雜的非晶硅層以1∶4至1∶1的比例形成。
19.如權(quán)利要求16中所述的方法，其中所述雜質(zhì)以1.5至2.5E21原子/cc的摻雜率被摻入所述非晶硅層內(nèi)。
20.如權(quán)利要求16中所述的方法，其中針對所述硬掩模執(zhí)行回蝕刻工藝，直至存儲節(jié)點插塞的預(yù)定部分被去除，由此增加電容器的高度。
21.如權(quán)利要求16中所述的方法，還包括下述步驟在去除剩余的光致抗蝕劑膜之后，通過利用MH4OH/H2O2/H2O與DHF(稀釋的氫氟酸)液體的混合物，針對包括所述電容器的所述存儲節(jié)點電極的襯底執(zhí)行一預(yù)處理清洗工藝。
22.一種制造半導(dǎo)體器件中的電容器的方法，該方法包括下述步驟i)制備一具有存儲節(jié)點插塞的半導(dǎo)體襯底；ii)在所述半導(dǎo)體襯底上淀積一PE-TEOS層；iii)在所述PE-TEOS層上形成一顯露出存儲節(jié)點接觸區(qū)域的硬掩模；iv)通過利用所述硬掩模對所述PE-TEOS層進行蝕刻而形成一存儲節(jié)點接觸部，該存儲節(jié)點接觸部具有一正和負圖案的側(cè)輪廓；v)通過對所述硬掩模進行回蝕刻將該硬掩模去除；vi)在所得到的結(jié)構(gòu)上形成一硅層；vii)將一光致抗蝕劑膜涂覆在包括所述硅層的所述半導(dǎo)體襯底的整個表面上；viii)通過對所述光致抗蝕劑膜和所述硅層進行回蝕刻來形成一電容器的存儲節(jié)點電極；ix)將剩余的光致抗蝕劑膜去除；x)在存儲節(jié)點電極結(jié)構(gòu)上依次形成一介電層和一用于板電極的硅層；以及xi)在步驟ii)與步驟iii)之間或者在步驟v)之后執(zhí)行一退火工藝。
全文摘要
本發(fā)明公開了一種制造半導(dǎo)體器件中的電容器的方法。該方法包括下述步驟提供一個具有存儲節(jié)點插塞的襯底；在襯底上形成一個PE－TEOS層和一個顯露出存儲節(jié)點接觸區(qū)域的硬掩模；通過對PE－TEOS層進行蝕刻而形成一個存儲節(jié)點接觸部，該存儲節(jié)點接觸部具有一個正和負圖案的側(cè)輪廓；通過對所述硬掩模進行回蝕刻將該硬掩模去除；針對所得到的結(jié)構(gòu)執(zhí)行一個退火工藝；在所述硅襯底上形成一個硅層，所述硅襯底已經(jīng)經(jīng)受了退火處理；將一個光致抗蝕劑膜覆蓋在所述襯底的整個表面上；通過對所述光致抗蝕劑膜和硅層進行回蝕刻來形成一個存儲節(jié)點電極；將剩余的光致抗蝕劑膜去除；以及在存儲節(jié)點電極結(jié)構(gòu)上形成一個介電層和一個硅層。
文檔編號H01L21/8242GK1612289SQ200410057808
公開日2005年5月4日 申請日期2004年8月18日 優(yōu)先權(quán)日2003年10月31日
發(fā)明者董且德, 韓一根 申請人:海力士半導(dǎo)體有限公司