專利名稱：低內阻抗導電層的芯片電阻器結構的制作方法
技術領域：
本發(fā)明涉及一種芯片電阻器的結構，特別是一種低內阻抗導電層的芯片電阻器結構。
背景技術：
芯片電阻器已廣泛使用在各種電子設備、儀器設備及通訊設備中。芯片電阻器大致分為厚膜芯片電阻器及薄膜芯片電阻器兩種型態(tài)，其中該厚膜芯片電阻器的電極及電阻層是藉由印刷(Printing)或燒成(Baking)的技術予以制作，而薄膜芯片電阻器的電極及電阻層是藉由濺鍍(Sputtering)的技術予以制作。
在典型的芯片電阻器制程中(參閱圖1所示)，其主要是在一基板1的下表面設有一對背面導電層21、22，以及在該基板1的上表面形成一對表面導電層31、32。在完成該背面導電層21、22及表面導電層31、32之后，予以燒成，再于該基板1的表面上印刷形成一電阻層4，并再予燒成。該電阻層4的兩端連接于表面導電層31、32。在完成該電阻層4的燒成之后，即在該電阻層4上再印刷形成一絕緣保護層5，并進行燒成。最后，再于該芯片電阻器的兩端部再形成一導電層61、一鎳層62、一錫層63。例如在中國臺灣發(fā)明專利公告編號第436820號中所揭露的片形電阻器及其制造方法中，即屬此類技術。
在上述傳統的結構設計中，其表面導電層與電阻層之間的接觸決定了該芯片電阻器的導電層內阻抗。理想而言，該導電層內阻抗應越低越好。然而，在采行上述的傳統結構時，其導電層內阻抗一般仍無法有效予以降低，致使產品耐功率承受度無法提升。此一缺失對于產業(yè)的利用及產制出的芯片電阻器品質而言，皆亟待改善。
發(fā)明內容
本發(fā)明所欲解決的技術問題是提供一種低內阻抗導電層的芯片電阻器結構，藉由改進該芯片電阻器的表面導電層與電阻層之間的接觸結構，而期能改善該芯片電阻器的導電層內阻抗。
本發(fā)明的要解決的另一技術問題是提供一種具有較高產品耐功率承受度的低內阻抗導電層的芯片電阻器結構，其透過該芯片電阻器的結構改進，而使該芯片電阻器于實際使用時，具有較高的產品耐功率承受度。
為此，本發(fā)明的技術解決方案是一種低內阻抗導電層的芯片電阻器結構，包括一基板；一對第一表面導電層，形成在該基板的表面上；一電阻層，形成在該基板及第一表面導電層的表面上，該電阻層的兩端分別電連接于該第一表面導電層；一對第二表面導電層，形成在該電阻層的兩側端表面上與第一表面導電層上，并分別對應于該第一表面導電層；一絕緣保護層，覆設在該電阻層及第二表面導電層上，藉由該第二表面導電層與對應的第一表面導電層以上下對應的方式接觸于該電阻層的兩側端表面及底面，使降低該芯片電阻器的導電層內阻抗。
本發(fā)明還提出一種低內阻抗導電層的芯片電阻器結構，包括有一基板、至少一對表面導電層、一形成在該基板及表面導電層上的電阻層，其中該表面導電層包括有一對形成在該基板的表面上的第一表面導電層、以及一對形成在該電阻層的兩側端表面上與第一表面導電層上的第二表面導電層，該第二表面導電層分別對應于該第一表面導電層，藉由該第二表面導電層與第一表面導電層以上下對應的方式接觸于該電阻層的兩側端表面及底面，使降低該芯片電阻器的導電層內阻抗。
本發(fā)明的特點和優(yōu)點是本發(fā)明的低內阻抗導電層的芯片電阻器結構，是在一基板上形成有一對第一表面導電層，一電阻層形成在該基板及第一表面導電層的表面上，該電阻層的兩端分別電連接于該第一表面導電層，一對第二表面導電層，形成在該電阻層的兩側端表面上與第一表面導電層上，并分別對應于該第一表面導電層，最后再以一絕緣保護層覆設在該電阻層及第二表面導電層上。藉由該第二表面導電層與對應的第一表面導電層以上下對應的方式接觸于該電阻層的兩側端表面及底面，使降低該芯片電阻器的導電層內阻抗。
本發(fā)明對照公知技術的功效相對于現有技術，本發(fā)明有效克服了芯片電阻器的傳統技術中，導電層內阻抗無法有效降低的缺失，使得該芯片電阻器在制作完成時，具有較高的導電層內阻抗，進而使該芯片電阻器的產品耐功率承受度得以提升。而在采用本發(fā)明的制程時，仍可達到量產化使用的有效制程。
圖1是顯示依據先前技術所完成的芯片電阻器的結構剖視圖；圖2是顯示本發(fā)明低內阻抗導電層的芯片電阻器的結構剖視圖；圖3是顯示本發(fā)明的制作流程圖；圖4A至圖4F是顯示本發(fā)明在制作低內阻抗導電層芯片電阻器時各制程的結構示意圖。
附圖標號說明1基板 62鎳層21、22背面導電層 63錫層31、32第一表面導電層 7絕緣保護層33、34第二表面導電層 81導電層4電阻層82鎳層5絕緣保護層83錫層61導電層
具體實施例方式
本發(fā)明所采用的具體方法及結構，將藉由以下的實施例及附圖作進一步的說明。
參閱圖2所示，其是顯示本發(fā)明低內阻抗導電層的芯片電阻器的結構剖視圖。其顯示本發(fā)明的芯片電阻器主要包括有一基板1，該基板1可為氧化鋁材料所制成。在該基板1的背面印刷形成一對背面導電層21、22，而在該基板1的上表面印刷形成一對第一表面導電層31、32。
在該基板1的表面且介于第一表面導電層31、32之間印刷形成有一電阻層4，電阻層4的兩端電連接于該第一表面導電層31、32。
在印刷形成該電阻層4之后，再于該電阻層4的兩側端表面上與第一表面導電層31、32上形成一對第二表面導電層33、34，分別對應于該第一表面導電層31、32。
最后，在該電阻層4及第二表面導電層33、34上形成一絕緣保護層7，該絕緣保護層7例如可為玻璃或樹脂等材料。最后，在該芯片電阻器的兩端部順序地形成一導電層81、一鎳層82、及一錫層83。
參閱圖3所示，其是顯示本發(fā)明的制作流程圖，而圖4A至圖4F是顯示本發(fā)明在制作芯片電阻器時的結構示意圖。茲同時配合圖3及圖4A至圖4F，對本發(fā)明的制程及結構作進一步的說明。
本發(fā)明的制程是首先于步驟101中，制備出一氧化鋁基板1，再于步驟102中，在該基板1的背表面印刷形成一對背面導電層21、22(如圖4A所示)，之后于步驟103中，在該基板1的上表面印刷形成一對表面導電層31、32(如圖4B所示)。
在完成該背面導電層21、22及表面導電層31、32之后，于步驟104中予以燒成，再于步驟105中，于該基板1的表面上印刷形成一電阻層4，并予燒成(如圖4C所示)。
完成該電阻層4之后，即于步驟106中，于該電阻層4的兩側端表面上與第一表面導電層31、32上形成一對第二表面導電層33、34，分別對應于該第一表面導電層31、32。
藉由上述第二表面導電層33、34與對應的第一表面導電層31、32以上下對應的方式接觸于該電阻層4的兩側端表面及底面，使得導電層內阻抗大大地降低，進而可達到提升產品耐功率承受度的效果。
完成該第二表面導電層33、34之后，接著在步驟107中，于該電阻層4的表面形成一絕緣保護層7，并予以燒成(如所4E示)。
在完成上述制程后，再于步驟108中，在該芯片電阻器的兩端部順序地形成一導電層81、一鎳層82、及一錫層83(如圖4F所示)，如此即完成該芯片電阻器的制作。
藉由上述的本發(fā)明實施例可知，透過本發(fā)明的結構改進，確可達到降低導電層內阻抗、提升產品耐功率承受度、可量產化使用等效果，故本發(fā)明極具產業(yè)上的利用價值。
雖然本發(fā)明已以具體實施例揭示，但其并非用以限定本發(fā)明，任何本領域的技術人員，在不脫離本發(fā)明的構思和范圍的前提下所作出的等同組件的置換，或依本發(fā)明專利保護范圍所作的等同變化與修飾，皆應仍屬本專利涵蓋之范疇。
權利要求
1.一種低內阻抗導電層的芯片電阻器結構，其特征在于，所述芯片電阻器結構包括一基板；一對第一表面導電層，形成在該基板的表面上；一電阻層，形成在該基板及第一表面導電層的表面上，該電阻層的兩端分別電連接于該第一表面導電層；一對第二表面導電層，形成在該電阻層的兩側端表面上與第一表面導電層上，并分別對應于該第一表面導電層；一絕緣保護層，覆設在該電阻層及第二表面導電層上，藉由該第二表面導電層與對應的第一表面導電層以上下對應的方式接觸于該電阻層的兩側端表面及底面，使降低該芯片電阻器的導電層內阻抗。
2.如權利要求1所述的低內阻抗導電層的芯片電阻器結構，其特征在于，所述基板的底面更形成有一對背面導電層。
3.如權利要求1所述的低內阻抗導電層的芯片電阻器結構，其特征在于，所述基板為氧化鋁基板。
4.如權利要求1所述的低內阻抗導電層的芯片電阻器結構，其特征在于，所述芯片電阻器的兩端部更包括順序形成的一導電層、一鎳層及一錫層。
5.一種低內阻抗導電層的芯片電阻器結構，所述芯片電阻器結構包括有一基板、至少一對表面導電層、一形成在該基板及表面導電層上的電阻層，其特征在于該表面導電層包括有一對形成在該基板的表面上的第一表面導電層、以及一對形成在該電阻層的兩側端表面上與第一表面導電層上的第二表面導電層，該第二表面導電層分別對應于該第一表面導電層，藉由該第二表面導電層與第一表面導電層以上下對應的方式接觸于該電阻層的兩側端表面及底面，使降低該芯片電阻器的導電層內阻抗。
6.如權利要求5所述的低內阻抗導電層的芯片電阻器結構，其特征在于，所述基板的底面更形成有一對背面導電層。
7.如權利要求5所述的低內阻抗導電層的芯片電阻器結構，其特征在于，所述基板是為氧化鋁基板。
8.如權利要求5所述的低內阻抗導電層的芯片電阻器結構，其特征在于，所述電阻層及第二表面導電層上更覆設有一絕緣保護層。
9.如權利要求8所述的低內阻抗導電層的芯片電阻器結構，其特征在于，所述芯片電阻器的兩端部更包括順序形成的一導電層、一鎳層、及一錫層。
全文摘要
一種低內阻抗導電層的芯片電阻器結構，是在一基板上形成有一對第一表面導電層，一電阻層形成在該基板及第一表面導電層的表面上，該電阻層的兩端是分別電連接于該第一表面導電層，一對第二表面導電層，形成在該電阻層的兩側端表面上與第一表面導電層上，并分別對應于該第一表面導電層，最后再以一絕緣保護層覆設在該電阻層及第二表面導電層上。藉由該第二表面導電層與對應的第一表面導電層以上下對應的方式接觸于該電阻層的兩側端表面及底面，使降低該芯片電阻器的導電層內阻抗。
文檔編號H01C7/00GK1728293SQ200410070779
公開日2006年2月1日 申請日期2004年7月26日 優(yōu)先權日2004年7月26日
發(fā)明者徐松宏, 周東毅, 甄文均 申請人:信昌電子陶瓷股份有限公司