專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及具有凸起電極的半導體器件及其制造方法。
背景技術：
在現(xiàn)有技術中，一般地，凸起電極形成在沒有形成半導體元件的芯片的周邊的位置上。例如，利用TAB(Tape Automated Bonding帶式自動焊接)技術通過熱壓接安裝芯片。在TAB中，在熱壓接處理時，由于經(jīng)由凸起電極施加到芯片上的應力，有可能在凸起電極的正下方附近將芯片破壞。從而，例如，如圖10所示，一般地，安裝用凸起電極8以配置在芯片周邊的方式形成，在半導體元件的形成區(qū)域(有源面)10上不形成凸起電極。但是，當在芯片周邊上形成凸起電極時，存在著芯片的面積等會增大，不能適應于芯片的小型化的問題。
因此，為了防止這種芯片的破壞，設置用于緩和在安裝時施加的熱和沖擊負荷引起的熱應力和沖擊應力的緩沖件的半導體器件是已知的(特開平5-55228號公報及特開平6-151436號公報)。這里，特開平5-55228號公報的凸起電極的結構示于圖12。
首先，有形成鋁布線(電極)22的硅基板21。在其上形成保護電極用的氮化硅膜(絕緣保護層)23。在氮化硅膜23上，以達到鋁布線22的方式形成開孔部26。在氮化硅膜23上，形成作為緩沖層的聚酰亞胺膜25。在聚酰亞胺膜25上以達到鋁布線22的方式形成開孔部27。形成在聚酰亞胺膜25上的開孔部27，形成在形成于氮化硅膜23上的開孔部26的內側。從而，開孔部26的側面被聚酰亞胺膜25覆蓋。在聚酰亞胺膜25、開孔部27的側面及鋁布線22上，形成作為襯底電極的鈦膜24。在鈦膜24上形成銅膜30。在銅膜30上形成鍍銅膜28。在鍍銅膜28上，形成鍍金膜29。
以該鍍金膜29及鍍銅膜28形成的凸起電極31，在利用熱壓接等進行安裝時，施加安裝負荷，但經(jīng)由鈦膜24連接的凸起電極31的下面，以聚酰亞胺膜25作為緩沖層，可以緩和在安裝時施加的應力。其結果是，可以防止作為絕緣保護膜的氮化硅膜23的破壞，可以降低芯片的蛻化。
此外，在特開平6-151436號公報中，在與特開平5-55228號公報同樣的蘑菇狀的凸起電極中，是一種在其傘狀部分的空洞部分上形成作為緩沖膜的聚酰亞胺的結構。這種凸起電極的結構的效果，也和特開平5-55228號公報同樣，可以防止電極的保護絕緣膜的破壞。
不過，在特開平5-55228號公報及特開平6-151436號公報中，盡管通過具有緩沖膜可以緩和由熱壓接引起的安裝等的沖擊負荷，但由于蘑菇狀的頸部部分比較粗，所以，元件有被破壞的危險性。在凸起電極上頸部部分的材質是銅等具有一定程度的硬度的材料時，安裝時的沖擊負荷很容易傳遞給元件。
此外，在特開平5-55228號公報的制造方法中，在作為緩沖膜的聚酰亞胺膜25和保護電極的氮化硅膜23上形成開孔部26或開孔部27時，必須額外采用光致抗蝕劑膜的形成工序。

發(fā)明內容
本發(fā)明的目的是，提供一種即使將凸起電極配置在芯片的有源面上，在利用熱壓接等壓接安裝時，也可以有效地抑制存在于有源面下部的半導體元件的破壞的半導體器件及其制造方法。
為了解決上述課題，本發(fā)明的要點是，它包括具有電極的半導體基板，保護前述電極的保護絕緣層，形成在前述保護絕緣層上的緩沖層，以貫通前述保護絕緣層及前述緩沖層的方式設置在前述電極上的孔部，在前述緩沖層的表面、前述孔部的內面及前述電極的表面上形成的襯底電極，用導電性材料埋入前述孔部而形成的導通層，形成在前述襯底電極上及前述導通層上的凸起電極，其中，前述導電性材料是比前述凸起電極柔軟的材料。
根據(jù)這種結構，通過用比凸起電極柔軟的材料形成凸起電極和半導體基板的電極間的導通層，利用該柔軟的導通層和形成在保護層上的緩沖層的協(xié)同效果，可以緩和安裝時的沖擊負荷。從而，即使在凸起電極的正下方形成半導體元件等，也可以有效地抑制該半導體元件的破壞。
此外，本發(fā)明的要點是，它包括具有電極的半導體基板，保護前述電極的保護絕緣層，形成在前述保護絕緣層上的緩沖層，以貫通前述保護絕緣層及前述緩沖層的方式設置在前述電極上的孔部，在前述緩沖層的表面、前述孔部的內面及前述電極的表面上形成的襯底電極，用導電性材料埋入前述孔部而形成的導通層，形成在前述襯底電極上及前述導通層上的凸起電極，其中，前述孔部的底面的面積，與和前述襯底電極及前述導通層連接的前述凸起電極的面積的比率(凸起電極的面積/孔部的底面的面積)在5以上(這里的以上是指大于等于的意思，即包括端點，下文相同)、100以下(這里的以下是指小于等于的意思，即包括端點，下文相同)。
根據(jù)這種結構，由于通過使和襯底電極接觸的凸起電極的面積大于孔部的底面的面積，可以增大凸起電極的下表面與緩沖層的接觸面積，所以，增大緩和安裝時的沖擊負荷的效果。從而，即使在凸起電極的正下方形成半導體元件等，也可以抑制該半導體元件的破壞。此外，在通過鍍敷等形成凸起電極的情況下，有時在凸起電極的表面上，在與孔部對應的部位上，形成對應于孔的尺寸的凹部，但這種凹部所占據(jù)的凸起電極表面的比率很小。從而，提高凸起電極表面的平坦性，加大在安裝中熱壓接時的接合面積，提高接合強度。此外，通過借助凸起電極的平坦性增大接合面積，可以相對地降低熱壓接的壓力，這樣可以降低施加在芯片上的沖擊。
此外，本發(fā)明的要點是，它包括具有電極的半導體基板，保護前述電極的保護絕緣層，形成在前述保護絕緣層上的緩沖層，以貫通前述保護絕緣層及前述緩沖層的方式設置在前述電極上的孔部，在前述緩沖層的表面、前述孔部的內面及前述電極的表面上形成的襯底電極，用導電性材料埋入前述孔部而形成的導通層，形成在前述襯底電極上及前述導通層上的凸起電極，其中，前述緩沖層的厚度相對于前述孔部的直徑之比(緩沖層的厚度/孔部的直徑)在1以上、3以下。
根據(jù)這種結構，當緩沖層的厚度相對于前述孔部的直徑之比在1以上，即，緩沖層的層厚比孔部的底面的長度大時，緩沖層可以充分的緩和安裝時的沖擊負荷。此外，當緩沖層的厚度相對于前述孔部的直徑之比增大時，導通層相對地變得細長。例如在以金屬作為導通層的導電性材料的情況下，通過將材料的形狀變成細長的，可以提高其延展性。從而，不僅能夠耐受沖擊應力，而且增強吸收應力的效果。此外，如果緩沖層的厚度相對于前述孔部的直徑之比在3以下的話，例如，在用濺射法形成孔部的內面的襯底電極時，具有穩(wěn)定形成該襯底電極的工序的效果。
此外，本發(fā)明的要點是，在上述發(fā)明中，前述孔部及前述導通層，形成在前述凸起電極的大致中央。
根據(jù)這種結構，導通層基本上不會不均勻地承受安裝時的熱壓接等引起的凸起電極的安裝負荷，能夠基本上沿著軸向方向承受負荷。從而，可以進一步提高對安裝負荷的承受能力，可以穩(wěn)定地進行安裝。
此外，本發(fā)明的要點是，在上述發(fā)明中，前述緩沖層是感光性聚酰亞胺。
根據(jù)這種結構，在形成導通層的工序中，由于可以將由感光性聚酰亞胺構成的緩沖層作為光掩模使用，所以，可以減少光刻工序。從而，具有能夠抑制制造成本的優(yōu)點。
此外，本發(fā)明的要點是，在上述發(fā)明中，埋入前述導通層內的前述導電性材料，用和前述凸起電極相同的材料形成。
根據(jù)這種結構，由于可以同時形成導通層和凸起電極，所以可以減少制造工序。
此外，本發(fā)明的要點是，前述導電性材料是比前述凸起電極材料柔軟的材料。
根據(jù)這種結構，通過令導通層的導電性材料是比凸起電極柔軟的材料，可以吸收安裝時的應力。
此外，本發(fā)明的要點是，在上述發(fā)明中，前述凸起電極用金或金合金形成。
根據(jù)這種結構，由于金或金合金是柔軟性優(yōu)異的材料，所以，在令導通層和導電材料及凸起電極是相同材料的情況下，可以有效地吸收安裝時的應力。此外，由于它們是化學穩(wěn)定的物質，所以具有耐環(huán)境性優(yōu)異的優(yōu)點。
此外，本發(fā)明的要點是，它包括在具有電極的半導體基板上形成保護電極用的保護絕緣層的工序，在前述保護絕緣層上形成緩沖層的工序，在前述電極上形成將前述保護絕緣層和前述緩沖層開孔的孔部的工序，在前述緩沖層表面、前述孔部的內面及前述電極上形成襯底電極層的工序，在前述襯底電極層上形成用于決定形成凸起電極區(qū)域的圖形掩模的工序，利用鍍敷法在前述凸起電極形成區(qū)域及前述孔部的內面上同時形成凸起電極及導通層的工序，除去前述襯底電極層的多余部分形成襯底電極的工序。
根據(jù)這種方法，由于用相同的材料同時形成導通層和凸起電極，所以，可以簡化制造工序。從而可以降低制造成本。
此外，本發(fā)明的要點是，它包括在具有電極的半導體基板上形成保護電極用的保護絕緣層的工序，作為緩沖層在前述保護絕緣層上形成感光性聚酰亞胺層的工序，利用光刻法在前述感光性聚酰亞胺層上形成孔部的工序，以前述感光性聚酰亞胺層作為掩模除去前述保護絕緣層形成孔部的工序，在前述緩沖層表面、前述孔部的內面及前述電極上形成襯底電極層的工序，在前述襯底電極層上形成用于決定形成凸起電極區(qū)域的圖形掩模的工序，利用鍍敷法在前述凸起電極形成區(qū)域及前述孔部的內面上同時形成電極及導通層的工序，除去前述襯底電極層的多余部分形成襯底電極的工序。
根據(jù)這種方法，通過將感光性聚酰亞胺制成緩沖層，可以利用感光性聚酰亞胺的光刻工序的曝光及顯影工序，進行緩沖層的開孔。進而，將這種感光性聚酰亞胺作為掩模，可以用蝕刻等工序進行保護絕緣層的開孔。此外，由于用相同的材料同時形成導通層和凸起電極，所以，可以進一步簡化制造工序。
此外，本發(fā)明的要點是，它包括在具有電極的半導體基板上形成保護電極用的保護絕緣層的工序，在前述保護絕緣層上形成緩沖層的工序，將前述電極上的前述保護絕緣層和前述緩沖層開孔形成孔部的工序，在前述緩沖層表面、前述孔部的內面及前述電極上形成襯底電極層的工序，在前述襯底電極層形成后的前述孔部的內部埋入比凸起電極材料柔軟的導電性材料形成導通層的工序，在前述襯底電極層上形成用于決定形成凸起電極區(qū)域的圖形掩模的工序，在前述襯底電極層上及前述導通層上形成凸起電極的工序，除去前述襯底電極層的多余部分形成襯底電極的工序。
根據(jù)這種方法，通過利用比凸起電極柔軟的材料形成導電性材料，可以有效地吸收安裝時的應力。
此外，本發(fā)明的要點是，在上述發(fā)明中，前述導電性材料是導電性樹脂。
根據(jù)這種方法，由于導電性材料是導電性樹脂，所以，導電性材料，例如與金屬相比，具有進一步提高應力緩和性的效果。
此外，本發(fā)明的要點是，在上述發(fā)明中，用感光性聚酰亞胺形成前述緩沖層，在前述孔部形成工序中，利用光刻法在前述感光性聚酰亞胺上形成孔部，同時，將形成該孔部的感光性聚酰亞胺作為圖形掩模，在前述保護層上形成前述孔部。
根據(jù)這種方法，通過用感光性聚酰亞胺制成緩沖層，可以利用感光性聚酰亞胺的光刻工序的曝光、顯影工序進行緩沖層的開孔。進而，由于將該感光性聚酰亞胺作為掩模，可以利用蝕刻工序進行保護絕緣膜的開孔，所以，可以簡化制造工序。


圖1A～圖1D是分別表示第一種實施方式中的半導體器件的制造工序的示意剖面圖。
圖2A～圖2C是分別表示第一種實施方式中的半導體器件的制造工序的示意剖面圖。
圖3A～圖3B是分別表示第一種實施方式中的半導體器件的制造工序的示意剖面圖。
圖4是分別表示第一種實施方式中的半導體器件的制造工序的示意剖面圖。
圖5A～圖5C是分別表示第二種實施方式中的半導體器件的制造工序的示意剖面圖。
圖6A～圖6C是分別表示第二種實施方式中的半導體器件的制造工序的示意剖面圖。
圖7A～圖7C是分別表示本發(fā)明的半導體器件變形例的示意剖面圖。
圖8是表示形成在本實施方式中的半導體器件上的凸起電極的配置的示意平面圖。
圖9是表示本實施方式中的凸起電極表面的凹凸的示意平面圖。
圖10是表示形成在現(xiàn)有的半導體器件上的凸起電極的配置的示意平面圖。
圖11是表示現(xiàn)有的凸起電極表面的凹凸的示意平面圖。
圖12是表示現(xiàn)有的凸起電極結構的示意剖面圖。
具體實施例方式
(第一種實施方式)下面，用圖1～圖4，及圖8～圖9說明本發(fā)明的第一種實施方式。
圖1A是形成有電極的半導體基板的剖面圖。在半導體基板1內，形成晶體管等半導體元件(圖中未示出)及與該半導體元件電連接的電布線1b。此外，在半導體基板1的表面上，形成電極1a。電極1a的形狀為正方形，一邊的長度約為50～100μm。電極1a用鋁形成。
圖1B是說明在半導體基板1上形成保護電極1a用的保護絕緣層的形成工序的剖面圖。對于保護絕緣層2，采用氮化硅。保護絕緣層(氮化硅層)2，用CVD(Chemical Vapor Depositon化學氣相沉積)法形成，其層厚約為100nm。此外，作為保護絕緣層的氮化硅層2，起著防止由于空氣中的水分引起的氧化等造成電極1a的惡化的作用。這里，在本實施方式中，對于保護絕緣層使用氮化硅層2，但只要是具有絕緣性和耐濕性的材料即可。具體地說，可以使用氧化硅，氧氮化硅，其它樹脂等有機材料。
圖1C是說明緩沖層的工序的剖面圖。在本實施方式中，作為緩沖層3使用感光性聚酰亞胺。緩沖層(感光性聚酰亞胺層)3的形成，利用旋轉涂布法進行。旋轉涂布后，進行預烘干，使聚酰亞胺層3的溶劑成分部分揮發(fā)，使聚酰亞胺層3穩(wěn)定化。預烘干在150℃以下的規(guī)定條件下進行。這時的聚酰亞胺層3的膜厚，為15μm左右。
圖1D是說明作為緩沖層的聚酰亞胺層3的孔部4的形成工序的剖面圖。孔部4，可以光刻法形成。將預烘干完畢的聚酰亞胺層3曝光，接著進行顯影，利用規(guī)定的掩模形成圖形。其次，為了使聚酰亞胺層3穩(wěn)定，進行后烘烤。這時的聚酰亞胺層3的最終膜厚約為10μm，孔部4的開孔直徑約5μm。此外，孔部4基本上形成在電極1a的中央。
圖2A是說明對氮化硅層2形成孔部的工序的剖面圖。氮化硅層2的開孔，利用干法蝕刻進行。這時，通過使用聚酰亞胺層3作為干法蝕刻的掩模，將氮化硅層2開孔。此外，由于利用干法蝕刻聚酰亞胺層3也受到部分損壞，所以減少層厚，所以，預先估計到其減少的量，進行層厚的設定。
這里，為了進行比較，對不使用感光性聚酰亞胺時的工序進行說明。首先，通過旋轉涂布法等，形成聚酰亞胺層3。在進行后烘烤使聚酰亞胺層3穩(wěn)定后，在聚酰亞胺層3上利用旋轉涂布法形成光致抗蝕劑(圖中未示出)。然后，利用光刻法，將光致抗蝕劑形成規(guī)定的圖形。其次，利用干法蝕刻，將聚酰亞胺層3蝕刻，形成孔部4。其次，在氮化硅層2上，利用干法蝕刻形成孔部4。在形成孔部4之后，利用灰化法等除去光致抗蝕劑。
即，在不使用感光性聚酰亞胺的情況下，要額外加入光致抗蝕劑的形成工序及光致抗蝕劑除去工序。并且，由于光致抗蝕劑、聚酰亞胺都是樹脂材料，所以與無機材料相比兩者都是多孔質材料，在光致抗蝕劑和聚酰亞胺層3的界面附近，變成兩種材料相互交錯的狀態(tài)。進而，用干法蝕刻除去聚酰亞胺層3之后的光致抗蝕劑，由于等離子體的損壞會發(fā)生相當大的變性。從而，光致抗蝕劑的除去更加困難。此外，在用灰化法除去抗蝕劑的情況下，很難看清楚完成抗蝕劑的除去。此外，一般地，在利用灰化法除去有機膜時，會發(fā)生浮渣。由于很難除去聚酰亞胺和光致抗蝕劑混雜存在時的浮渣，所以，必須采取強化清洗工序等對策。從而，如本實施方式那樣，為了形成聚酰亞胺層3，最好采用感光性聚酰亞胺。此外，在本實施方式中，將孔部4的開孔直徑與孔部4的深度的比率(孔部4的開孔直徑/孔部4的深度)(下面稱之為縱橫尺寸比)控制在1～2。
圖2B是說明襯底電極層5的形成工序的剖面圖。襯底電極層5的形成利用濺射法進行。襯底電極層5形成在聚酰亞胺層3、孔部4的內面上。襯底電極層5，具有利用鍍敷法等形成凸起電極8用的電極的作用，以及防止設置在半導體基板1上的用鋁形成的電極1a與凸起電極8的合金化的作用。襯底電極5與凸起電極8的合金化，例如，會使引起電阻增大及電極物質的強度的脆化等問題的可能性增大。在本實施方式中，襯底電極5的材質，采用Ti-W。此外，襯底電極層5的最外部的表面，也可以形成用于凸起電極8的金屬。
圖2C是說明凸起電極8的形成用的光致抗蝕劑6的形成工序的剖面圖。首先，利用旋轉涂布法在整個半導體基板1的表面上形成光致抗蝕劑6。其次進行曝光及顯影，除去包含孔部4的區(qū)域的光致抗蝕劑6。除去光致抗蝕劑6的部分成為凸起電極形成區(qū)域5a。凸起電極8的形成區(qū)域的面積，包含孔部4的面積在內，大約1600μm2。
圖3A是說明凸起電極形成的工序的剖面圖。凸起電極8的材質為金。凸起電極8利用電鍍法形成。此外，在本實施方式中，利用電解法與凸起電極8同時形成在孔部4中形成的導通層7。從而，導通層7的導電性材料用金形成。這里，在本實施方式中的凸起電極8的厚度為15～30μm左右。此外，凸起電極8的表面面積大約為2500μm2。
凸起電極8的表面面積，由光致抗蝕劑6的厚度及凸起電極8的厚度決定。首先，按照光致抗蝕劑6的圖形的形狀，將金堆積到光致抗蝕劑6的厚度。當超過光致抗蝕劑6的厚度時，金也在光致抗蝕劑6的表面?zhèn)壬仙L。該生長一直持續(xù)到凸起電極8的厚度達到規(guī)定的值為止。在生長結束的時刻，變成凸起電極8的底面部的一部分登上光致抗蝕劑6上的階梯差形狀。
此外，凸起電極8用電鍍法的形成，通過在襯底電極層5上均勻地生長來進行。從而，在凸起電極8的形成結束的時刻，凸起電極8的表面的形狀，反映襯底電極層5的凹凸。
圖9及圖11是表示凸起電極8的表面狀態(tài)的示意平面圖。圖9表示本實施方式的凸起電極8的表面狀態(tài)。圖11表示現(xiàn)有技術中的凸起電極8的表面狀態(tài)。在圖11所示的現(xiàn)有技術例中，凸起電極8的表面凹部11具有從中心部直到周邊部的很寬的面積，凸起電極8的表面的凸出部12的面積，被限定在凸起電極8的周邊部的一部分上。另一方面，在本實施方式中，凸起電極8的表面凹部11，被限定在中央的一部分上，凸起電極8的表面凸出部12具有很寬的面積。該差別是由孔部4的開口面積與凸起電極8的表面面積的比率產(chǎn)生的。即，由于凸起電極8，利用電鍍法，金屬沿著襯底電極層5生長，所以，孔部4的開孔面積部分，以比聚酰亞胺層3凹入的狀態(tài)生長。從而，在生成結束的時刻，孔部4上的凹部不被完全緩和，凹凸殘留在凸起電極8的表面上。
圖3B是說明除去光致抗蝕劑6的工序的剖面圖。當除去光致抗蝕劑6時，凸起電極8，凸起電極8的形成區(qū)域的大小和和除去光致抗蝕劑6的部分的直徑和形成在光致抗蝕劑6上的凸起電極8的大小，根據(jù)其大小的不同產(chǎn)生階梯差。將具有這種形狀的凸起電極8稱作蘑菇狀凸起。在蘑菇狀凸起中，恰好構成傘狀的部分，形成相當于光致抗蝕劑6的厚度的空洞。從而，當由于熱壓接等進行安裝時施加沖擊時，每個蘑菇狀凸起的傘狀部分，下沉相當于該空洞的高度，將壓接應力釋放。當將壓接應力釋放時，芯片與安裝基板等接合時的壓接強度會降低，容易引起接合不良。從而，最好是把將要成為蘑菇狀凸起上的傘狀部分縮小。在本實施方式中，通過調整光致抗蝕劑6的厚度和凸起電極8的厚度，將其控制在規(guī)定的大小。
圖4是說明襯底電極15的形成工序的剖面圖。首先，利用旋轉涂布法在半導體基板1的整個表面上形成光致抗蝕劑(圖中未示出)。其次，進行曝光和顯影，進行光致抗蝕劑的圖形的形成。其次，利用濕式蝕刻法，根據(jù)光致抗蝕劑的圖形除去襯底電極層的一部分，形成襯底電極15。最后，通過除去光致抗蝕劑，完成本實施方式的凸起電極8。此外，為了除去襯底電極層的一部分，代替濕式蝕刻法，也可以采用干式蝕刻法等方法。在利用濕式蝕刻法除去困難的金屬或合金的情況下，是一種有效的手段。
圖8是表示在本實施方式中制作的凸起電極8的配置平面圖。在本實施方式中，凸起電極8形成在半導體元件的形成區(qū)域10上。在圖10所示的現(xiàn)有技術例中，凸起電極8只形成在芯片周邊部上，但在本實施方式中，不僅形成在芯片的周邊部上，也形成在半導體元件的形成區(qū)域10上。
這里，對緩沖層(聚酰亞胺層)3的厚度與孔部4的直徑之比(緩沖層3的厚度/孔部4的直徑)(下面稱之為縱橫尺寸比)進行研究。首先，考慮縱橫尺寸比小時，聚酰亞胺層3的厚度薄時的情況。在這種情況下，聚酰亞胺層3不能充分起到作為緩沖層的作用，由安裝時的熱壓接引起的沖擊，破壞半導體元件或者芯片的危險性很高。下面再考慮孔部4的開孔面積大時的情況。在這種情況下，由于由安裝時的熱壓接產(chǎn)生的沖擊，與聚酰亞胺層3相比，直接施加到凸起電極8的正下方的比率增加，所以，產(chǎn)生破壞半導體元件或芯片的危險性。另一方面，在縱橫尺寸比大的情況下，首先，具有不能用濺射法形成襯底電極層5的危險性。即，襯底電極材料不能達到孔部4的底面及內面的可能性增高。此外，考慮在縱橫尺寸比大時，孔部4的開孔面積不過分小時的情況。在這種情況下，形成在孔部4內的導通層7有被襯底電極層5埋入的可能性。由于襯底電極5的材料，一般地不是柔軟物質，所以，不僅由于安裝時熱壓接引起的沖擊破壞導通層7本身的可能性很高，而且，沖擊也不能被緩和，有破壞半導體元件等的危險性。從而，孔部4的縱橫尺寸比的范圍為1～3，優(yōu)選地為1.5～3，更優(yōu)選地為2～3。
其次，對凸起電極8的面積和孔部4的底壁的面積的關系進行研究。在凸起電極8的面積和孔部4的面積的比率小的情況下，可以認為，凸起電極8的下部與聚酰亞胺層3的接觸面積變小。在這種情況下，聚酰亞胺層3不能充分緩和由安裝時熱壓接產(chǎn)生的沖擊，施加在凸起電極8的正下方的沖擊應力的比率增大，破壞半導體元件或芯片的危險性很大。另一方面，當凸起電極8的面積與孔部4的面積的比率大時，由安裝時的熱壓接產(chǎn)生的沖擊引起的應力，易于集中在凸起電極8和導通層7的接合部分上。其結果是，凸起電極8和導通層7斷線的可能性很高。特別是，在導通層7是細長形狀的情況下，斷線的可能性更高，從而，凸起電極8與孔部4的底面的面積的比率的范圍為5～100，優(yōu)選地為10～100，更優(yōu)選地為15～100。
本發(fā)明的第一種實施方式的效果，如下所述。
(1)由于通過令與襯底電極15接觸的凸起電極8的面積大于孔部4的底面的面積，增大凸起電極8的下表面與聚酰亞胺層3的接觸面積，所以，可以增大緩和安裝時的沖擊負荷的效果。從而，即使在凸起電極8的正下方形成半導體元件，也可以防止該半導體元件的破壞。
(2)通過使與襯底電極15接觸的凸起電極8的面積大于孔部4的底面面積，如圖8所示，提高凸起電極8的表面的平坦性。其結果是，在安裝中熱壓接時的接合面積增大，提高接合強度。此外，可以降低熱壓接的壓力，可以降低施加到芯片上的沖擊。
(3)當令孔部4的縱橫尺寸比在1以上，即，聚酰亞胺層3的厚度比孔部4的底面長時，聚酰亞胺層3可以充分緩和安裝時的沖擊負荷。此外，當增大孔部4的縱橫尺寸比時，導通層7相對地變得細長。導通層7在本實施方式中為金，通過將形狀制成細長狀，其延展性增高。從而，不僅能夠耐受沖擊應力，而且可以吸收應力。
(4)通過將導通層7形成在凸起電極8的中央，不會不均勻地承受由安裝時的熱壓接等引起的凸起電極8的安裝負荷。從而，可以進一步提高對安裝負荷的承受能力，可以進行穩(wěn)定的安裝。
(5)提高利用感光性聚酰亞胺作為緩沖層3，在用于形成孔部的工序中，可以減少光刻工序。從而，可以抑制制造成本。
(6)由于可以利用電鍍法同時形成導通層7和凸起電極8，所以，有利于抑制制造成本。
(7)通過利用金制造凸起電極8，可以用凸起電極8吸收安裝時的應力。此外，由于它是化學上穩(wěn)定的物質，所以，具有耐環(huán)境性優(yōu)異的優(yōu)點。
(8)由于凸起電極8具有緩和安裝時的沖擊負荷的效果大的結構，所以，可以在半導體元件形成區(qū)域上形成凸起電極8。其結果是，可以擴大凸起電極8的配置位置等的布局設計自由度。從而，由于凸起電極8的形成位置可以自由配置，所以，可以將凸起電極形成在芯片的有源面上，可以縮小芯片的面積。
(9)通過可以靠近半導體元件形成凸起電極8，可以縮短連接凸起電極8和半導體元件的布線。通過縮短布線，可以減少半導體元件與凸起電極8的電通信速度的延遲，獲得所希望的響應特性。
(第二種實施方式)其次，利用圖5及圖6說明本發(fā)明的第二種實施方式。一直到襯底電極層5的形成工序，都和第一種實施方式的圖1A～圖1D和圖2A～圖2B相同。
圖5A是說明導電性樹脂層的形成工序的剖面圖。導電性樹脂9，呈將環(huán)氧樹脂、硅酮樹脂或者酚醛樹脂及丙烯酸系樹脂等作為粘結劑溶解在有機溶劑中，進而在該有機溶劑中分散導電性粒子制成的糊狀的狀態(tài)。對于導電性粒子的材料，可以使用金、銀、銅、焊錫、另外，可以根據(jù)用途使用各種金屬粉體。首先，利用旋轉涂布法將導電性樹脂9的糊劑形成在半導體基板1的整個表面上。這時，通過熱處理使導電性樹脂9的糊劑固化。熱處理溫度從室溫到200℃左右之間，在規(guī)定的條件下進行。這里，埋入孔部4的導電性樹脂9，起著導通層7的作用。作為導電性樹脂9，例如，使用將金屬填料分散到環(huán)氧樹脂中等材料。此外，導電性樹脂9，也可以代替旋轉涂布法，利用絲網(wǎng)印刷或噴墨法等形成。
圖5B是說明導電性樹脂的除去工序的剖面圖。將襯底電極層5作為蝕刻停止層，利用干法蝕刻法除去導電性樹脂層9。然后，為了清洗襯底電極層5的表面進行清洗。
圖5C是說明凸起電極8的區(qū)域形成用的光致抗蝕劑形成工序的剖面圖。該工序，與第一種實施方式的圖2C所示的工序相同。首先，利用旋轉涂布法在半導體基板1的整個表面上形成光致抗蝕劑6。其次，進行曝光和顯影，除去包括孔部4的區(qū)域的光致抗蝕劑6。除去光致抗蝕劑6的部分成為凸起電極形成區(qū)域5a。凸起電極8的形成區(qū)域的面積，包含孔部4的面積在內，約為1600μm2。
圖6A是說明凸起電極8的形成工序的剖面圖。該工序和第一種實施方式的圖3A相同。與第一種實施方式的差異是，在本實施方式中，導通層7已經(jīng)通過埋入導電性樹脂9形成。在本實施方式的情況下，由于通過電鍍形成金的部分基本上是平坦的，所以，凸起電極8形成后的該電極表面，與第一種實施方式時的情況相比，平坦性更高。
圖6B是說明除去光致抗蝕劑工序的剖面圖。該工序和第一種實施方式的圖3B相同。即，通過除去光致抗蝕劑6，凸起電極8的形狀產(chǎn)生階梯差，成為蘑菇形的形狀。
圖6C是說明除去部分襯底電極層、形成凸起電極8的工序的剖面圖。該工序與第一種實施方式的圖4相同。首先，利用旋轉涂布法在半導體基板1的整個表面上形成光致抗蝕劑(圖中未示出)。其次，進行曝光及顯影，進行光致抗蝕劑的圖形的形成。其次，利用濕式蝕刻根據(jù)光致抗蝕劑的圖形除去襯底電極層的一部分，形成襯底電極15。最后，通過除去光致抗蝕劑，完成本實施方式中的凸起電極8。此外，為了除去襯底電極層的一部分，可以代替濕式蝕刻法，使用干法蝕刻法等方法。本發(fā)明的第二種實施方式的效果如下所述。
(1)通過用比凸起電極8柔軟的導電性樹脂9形成凸起電極8與半導體基板1的電極1a之間的導通層7，可以利用和形成在氮化硅層2上的聚酰亞胺層3的協(xié)同效果緩和安裝時的沖擊負荷。從而，即使在凸起電極8的正下方形成半導體元件等，也可以防止該半導體元件的破壞。
(2)在凸起電極8形成前，通過將導電性樹脂9埋入孔部4內形成導通層7，用電鍍法形成凸起電極8的部分變得平坦。從而，最終提高凸起電極8的電極表面的平坦性。其結果是，安裝時熱壓接的接合面積增大，提高接合強度。此外，可以降低熱壓接的壓力，可以減少施加到芯片上的沖擊。
(變形例)本發(fā)明并不局限于上述實施方式，也可以進行如下的變形。
在本實施方式中，對于襯底電極15使用Ti-W，但也可以使用Ti-Pd-Au，Ti-Cu，Cr-Cu等。Ti及Cr是一種與作為半導體電極材料的Al的附著強度高的材料。另一方面，Pd、Pt、Cu、W等是與凸起電極材料的附著強度高的材料。它們起著防止襯底電極15的材料作為阻擋層金屬與凸起電極材料和半導體電極材料的合金化引起的脆性破壞的作用。
此外，在本實施方式中，對于保護絕緣層使用氮化硅層，但也可以使用氧化硅，氧氮化硅或者具有耐濕性的絕緣膜。此外，如果緩沖膜具有耐濕性的話，也可以不形成保護絕緣膜。
此外，在本實施方式中，對于凸起電極8使用金，但也可以使用Au-Sn等的金合金。此外，也可以使用銅及銅合金以及銀及合金等。
此外，在本實施方式中，作為緩沖層3，使用感光性聚酰亞胺，但也可以使用通常的聚酰亞胺，硅酮樹脂，環(huán)氧樹脂或者酚醛樹脂。
此外，也可以將本實施方式進行以下的變形。本發(fā)明的實施方式的變形例示于圖7A～圖7C。圖7A表示將導通層7的形狀制成錐形(梯形)的半導體器件。通過將導通層7制成錐形，凸起電極8與導通層7接觸的頸部的部分的角度成為鈍角。因此，減少由安裝時的熱壓接引起的施加到導通層7的頸部的部分上的應力的集中。從而，減少凸起電極8和導通層7的斷線故障。
圖7B表示將導通層7制成倒錐形的半導體器件。通過將導通層7制成倒錐形，增大半導體基板1的電極1a與襯底電極15及經(jīng)由襯底電極15的導通層7的接觸面積。從而，提高電極1a與襯底電極15的緊密性，可以防止由安裝時的沖擊引起的電極剝離等造成的斷線故障。借此，提高安裝工序的可靠性。
圖7C表示在一個凸起電極8上形成多個導通層7的半導體器件。通過在一個凸起電極8上形成多個導通層7，可以減少由安裝時的沖擊負荷引起的凸起電極8與導通層7的斷線。即，即使凸起電極8與導通層7斷掉一根線，如果剩余的導通層7沒有斷線的話，凸起電極8仍然起作用。
此外，由上述實施方式得出的技術思想如下所述。
(1)一種半導體器件，它包括具有電極的半導體基板，保護前述電極的保護絕緣層，形成在前述保護絕緣層上的緩沖層，以貫通前述保護絕緣層及前述緩沖層的方式設置在前述電極上的多個孔部，在前述緩沖層的表面、前述孔部的內面及前述電極的表面上形成的襯底電極，用導電性材料埋入前述孔部而形成的導通層，形成在前述襯底電極上及前述導通層上的凸起電極，其中，前述導電性材料是比前述凸起電極柔軟的材料。
根據(jù)該構成，通過備有多個孔部即導通層而可以減少安裝時的沖擊負荷引起的凸起電極與道通層之間的斷線。即，即使凸起電極與導通層斷掉一根線，如果剩余的導通層沒有斷線的話，凸起電極仍然起作用。因此具有提高安裝時的可靠性。
(2)一種半導體器件，它包括具有電極的半導體基板，保護前述電極的保護絕緣層，形成在前述保護絕緣層上的緩沖層，以貫通前述保護絕緣層及前述緩沖層的方式設置在前述電極上的錐形孔部，在前述緩沖層的表面、前述孔部的內面及前述電極的表面上形成的襯底電極，用導電性材料埋入前述孔部而形成的導通層，形成在前述襯底電極上及前述導通層上的凸起電極，其中，前述導電性材料是比前述凸起電極柔軟的材料。
根據(jù)該構成，通過將孔部制成錐形，當然道通層也變?yōu)殄F狀，凸起電極與導通層接觸的頸部的部分的角度成為鈍角。因此，減少由安裝時的熱壓接引起的施加到導通層的頸部的部分上的應力的集中。從而，減少凸起電極和導通層的斷線故障。
(3)一種半導體器件，它包括具有電極的半導體基板，保護前述電極的保護絕緣層，形成在前述保護絕緣層上的緩沖層，以貫通前述保護絕緣層及前述緩沖層的方式設置在前述電極上的倒錐形孔部，在前述緩沖層的表面、前述孔部的內面及前述電極的表面上形成的襯底電極，用導電性材料埋入前述孔部而形成的導通層，形成在前述襯底電極上及前述導通層上的凸起電極，其中，前述導電性材料是比前述凸起電極柔軟的材料。
根據(jù)這種結構，可以加大半導體基板的電極與襯底電極以及經(jīng)由襯底電極的導通層的接觸面積。從而，提高半導體電極與襯底電極的緊密性，可以防止由安裝時的沖擊等引起的電極的剝離造成斷線故障。從而，提高安裝工序的可靠性。
權利要求
1.一種半導體器件，包括具有電極的半導體基板，保護前述電極的保護絕緣層，形成在前述保護絕緣層上的緩沖層，以貫通前述保護絕緣層及前述緩沖層的方式設置在前述電極上的孔部，在前述緩沖層的表面、前述孔部的內面及前述電極的表面上形成的襯底電極，用導電性材料埋入前述孔部而形成的導通層，形成在前述襯底電極上及前述導通層上的凸起電極，其中，前述導電性材料是比前述凸起電極柔軟的材料。
2.一種半導體器件，包括具有電極的半導體基板，保護前述電極的保護絕緣層，形成在前述保護絕緣層上的緩沖層，以貫通前述保護絕緣層及前述緩沖層的方式設置在前述電極上的孔部，在前述緩沖層的表面、前述孔部的內面及前述電極的表面上形成的襯底電極，用導電性材料埋入前述孔部而形成的導通層，形成在前述襯底電極上及前述導通層上的凸起電極，其中，前述孔部的底面的面積，與和前述襯底電極及前述導通層連接的前述凸起電極的面積的比率在5以上、100以下。
3.一種半導體器件，包括具有電極的半導體基板，保護前述電極的保護絕緣層，形成在前述保護絕緣層上的緩沖層，以貫通前述保護絕緣層及前述緩沖層的方式設置在前述電極上的孔部，在前述緩沖層的表面、前述孔部的內面及前述電極的表面上形成的襯底電極，用導電性材料埋入前述孔部而形成的導通層，形成在前述襯底電極上及前述導通層上的凸起電極，其中，前述緩沖層的厚度相對于前述孔部的直徑之比在1以上、3以下。
4.如權利要求1至3中任一項所述的半導體器件，其中，前述孔部及前述導通層，形成在前述凸起電極的大致中央。
5.如權利要求1至3中任一項所述的半導體器件，其中，前述緩沖層是感光性聚酰亞胺。
6.如權利要求2至3中任一項所述的半導體器件，其中，埋入前述導通層內的前述導電性材料，與前述凸起電極的材料相同。
7.如權利要求2至3中任一項所述的半導體器件，其中，前述導電性材料是比前述凸起電極材料柔軟的材料。
8.如權利要求1至3中任一項所述的半導體器件，其中，前述凸起電極用金或金合金形成。
9.一種半導體器件的制造方法，包括在具有電極的半導體基板上形成保護電極用的保護絕緣層的工序，在前述保護絕緣層上形成緩沖層的工序，在前述電極上形成將前述保護絕緣層和前述緩沖層開孔的孔部的工序，在前述緩沖層表面、前述孔部的內面及前述電極上形成襯底電極層的工序，在前述襯底電極層上形成決定用于形成凸起電極的區(qū)域的圖形掩模的工序，利用鍍敷法在前述凸起電極形成區(qū)域及前述孔部的內面上同時形成凸起電極及導通層的工序，除去前述襯底電極層的多余部分形成襯底電極的工序。
10.一種半導體器件的制造方法，包括在具有電極的半導體基板上形成保護電極用的保護絕緣層的工序，在前述保護絕緣層上形成作為緩沖層的感光性聚酰亞胺層的工序，利用光刻法在前述感光性聚酰亞胺層上形成孔部的工序，以前述感光性聚酰亞胺層作為掩模除去前述保護絕緣層而形成孔部的工序，在前述緩沖層表面、前述孔部的內面及前述電極上形成襯底電極層的工序，在前述襯底電極層上形成決定用于形成凸起電極的凸起電極形成區(qū)域的圖形掩模的工序，利用鍍敷法在前述凸起電極形成區(qū)域及前述孔部的內面上同時形成凸起電極及導通層的工序，除去前述襯底電極層的多余部分而形成襯底電極的工序。
11.一種半導體器件的制造方法，包括在具有電極的半導體基板上形成保護電極用的保護絕緣層的工序，在前述保護絕緣層上形成緩沖層的工序，將前述電極上的前述保護絕緣層和前述緩沖層開孔而形成孔部的工序，在前述緩沖層表面、前述孔部的內面及前述電極上形成襯底電極層的工序，在形成前述襯底電極層后的前述孔部的內部埋入比凸起電極材料柔軟的導電性材料而形成導通層的工序，在前述襯底電極層上形成決定用于形成凸起電極的區(qū)域的圖形掩模的工序，在前述襯底電極層上及前述導通層上形成凸起電極的工序，除去前述襯底電極層的多余部分而形成襯底電極的工序。
12.如權利要求11所述的半導體器件的制造方法，其中，前述導電性材料是導電性樹脂。
13.如權利要求11或12所述的半導體器件的制造方法，其中，用感光性聚酰亞胺形成前述緩沖層，在前述孔部形成工序中，利用光刻法在前述感光性聚酰亞胺上形成孔部，同時，將形成有該孔部的感光性聚酰亞胺作為圖形掩模，在前述保護絕緣層上形成前述孔部。
全文摘要
本發(fā)明提供一種備有在利用熱壓接等進行安裝時、不會破壞有源面下部的半導體元件的凸起電極的半導體器件及其制造方法。當與襯底電極(5)接觸的凸起電極(8)的面積比孔部(4)的底面的面積相對地大時，凸起電極(8)的下表面與聚酰亞胺層(3)的接觸面積增大。其結果是，聚酰亞胺層(3)緩和安裝時的沖擊負荷的效果增大。此外，通過對于導通層(7)使用與凸起電極(8)相同或者具有比其具有更大柔軟性的材料，能夠緩和安裝時的沖擊負荷。從而，可以更有效地抑制凸起電極(8)的正下方的半導體元件等的破壞。
文檔編號H01L21/28GK1606156SQ20041008499
公開日2005年4月13日 申請日期2004年10月9日 優(yōu)先權日2003年10月9日
發(fā)明者進藤昭則 申請人:精工愛普生株式會社