專利名稱：可編程電阻器元件及其形成方法與程序化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片內(nèi)的熔絲元件，特別是涉及一種在電性上可編程且具有多重電阻值的多晶硅熔絲。
背景技術(shù)：
在集成電路技術(shù)中有許多方法可用來(lái)提供制造上的靈活性，這些技術(shù)的特點(diǎn)是可以使一般的電路設(shè)計(jì)更易裝配至特定應(yīng)用中，或是在制程中對(duì)參數(shù)的影響很小或根本不影響參數(shù)。其中一種配置(configuration)的方法就是在芯片內(nèi)使用可編程熔絲(programmable fuses)，該熔絲是一種可用在斷路(open circuit)中的導(dǎo)體元件。當(dāng)該元件是導(dǎo)體時(shí)，電路就會(huì)根據(jù)第一配置操作；當(dāng)該元件是斷路時(shí)，電路就會(huì)根據(jù)第二配置操作。在傳統(tǒng)的現(xiàn)有技術(shù)中，晶片內(nèi)的熔絲只是一條簡(jiǎn)單的金屬線，該金屬線可利用激光切割而形成斷路；此類型的熔絲非常有用，但其需要外部的激光切割源。
另一種形成可編程熔絲的方法是使用多晶硅線，利用經(jīng)過(guò)多晶硅線且超過(guò)其電流密度承受度而將熔絲燒斷形成斷路。但這種熔絲有一個(gè)限制，就是只能用在二元元件中，即不是導(dǎo)線就是斷路的0或1狀態(tài)，對(duì)于形成多重態(tài)的可編程熔絲元件而言，該技術(shù)具有高度優(yōu)勢(shì)。
有許多現(xiàn)有技術(shù)的發(fā)明與晶片內(nèi)的熔絲有關(guān)Carroll等人的美國(guó)專利6,356,496 B1描述了一種形成多晶硅電阻器的方法，該電阻器可以通過(guò)燒斷熔絲來(lái)調(diào)整電阻值；Tsui等人的美國(guó)專利6,242,790 B1描述了一種利用多晶硅電阻器/熔絲所制成的多種電阻；Sundaraman等人的美國(guó)專利6,175,261 B1則公開(kāi)了一種芯片內(nèi)熔絲電路。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種有效率且非常易于制造的集成電路元件。
本發(fā)明的另一目的在于提供一種形成可用于多重態(tài)的可編程多晶硅熔絲元件的方法。
本發(fā)明的另一目的在于提供一種形成可編程多晶硅熔絲元件，且對(duì)CMOS制程影響最小的方法。
本發(fā)明的另一目的在于提供一種形成可編程多晶硅熔絲元件的方法，其中該元件的狀態(tài)根據(jù)多晶硅電阻器的并聯(lián)組態(tài)而有所不同。
本發(fā)明的另一目的在于提供一種形成可編程多晶硅熔絲元件的方法，其中該元件可根據(jù)斷路晶體管的數(shù)目來(lái)顯現(xiàn)出兩種以上的狀態(tài)。
本發(fā)明的另一目的在于提供一種形成可編程多晶硅熔絲元件的方法，其中該任何電阻器的相對(duì)電阻值是通過(guò)選擇性形成金屬硅化物來(lái)控制的。
本發(fā)明的另一目的在于提供一種形成可編程多晶硅熔絲元件的方法，其中該任何電阻器的相對(duì)電阻值是通過(guò)選擇性摻雜電阻器來(lái)控制的。
本發(fā)明的另一目的在于提供一種利用晶片內(nèi)電流源來(lái)程序化該可編程多晶硅熔絲元件的方法。
本發(fā)明的另一目的在于提供一種程序化該可編程多晶硅熔絲元件的方法，該方法利用多重脈沖電流將電阻器程序化至多于兩種的狀態(tài)。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種在集成電路元件中形成可編程電阻器元件的方法，該方法包括在基底上沉積半導(dǎo)體層，再將該半導(dǎo)體層圖形化以形成多條線路，這些線路在第一端點(diǎn)與第二端點(diǎn)間電性并聯(lián)，且可通過(guò)從第一端點(diǎn)流至第二端點(diǎn)的電流而將任一線路燒斷，將金屬半導(dǎo)體合金選擇性地形成于第一群線路上但不形成于第二群線路上。
本發(fā)明所述的在集成電路元件中形成可編程電阻器元件的方法，所述半導(dǎo)體層包括硅或多晶硅。
本發(fā)明所述的在集成電路元件中形成可編程電阻器元件的方法，所述金屬半導(dǎo)體合金包括金屬硅化物。
本發(fā)明所述的在集成電路元件中形成可編程電阻器元件的方法，所述選擇性形成一個(gè)金屬半導(dǎo)體合金的步驟包括在所述多條線路上形成一個(gè)遮蔽層，其中所述遮蔽層覆蓋所述第二群線路但露出所述第一群線路；在所述遮蔽層與所述多條線路上沉積一個(gè)金屬層，其中所述金屬層與所述第一群線路接觸；對(duì)所述金屬層進(jìn)行退火處理以形成所述金屬半導(dǎo)體合金于所述第一群線路上；以及移除未反應(yīng)的所述金屬層。
本發(fā)明所述的在集成電路元件中形成可編程電阻器元件的方法，還包括在選擇性形成一個(gè)金屬半導(dǎo)體合金之前選擇性摻雜所述多條線路。
本發(fā)明所述的在集成電路元件中形成可編程電阻器元件的方法，所述第一群線路被摻雜且所述第二群線路未被摻雜。
本發(fā)明所述的在集成電路元件中形成可編程電阻器元件的方法，所述第一群包括一個(gè)單一線路，所述第二群包括一條以上的線路，且所述單一線路包括在所有所述線路中的最小電阻值。
為了實(shí)現(xiàn)上述目的，本發(fā)明還提供一種在集成電路元件中的可編程晶體管元件，該元件包括多條線路，該線路位于基底的半導(dǎo)體層上，這些線路在第一端點(diǎn)與第二端點(diǎn)間電性并聯(lián)，且可通過(guò)從第一端點(diǎn)流至第二端點(diǎn)的電流而將任一線路燒斷，金屬半導(dǎo)體合金位于第一群線路上但不位于第二群線路上。
本發(fā)明所述的在集成電路元件中的可編程電阻器元件，所述半導(dǎo)體層包括硅或多晶硅。
本發(fā)明所述的在集成電路元件中的可編程電阻器元件，所述金屬半導(dǎo)體合金包括金屬硅化物。
本發(fā)明所述的在集成電路元件中的可編程電阻器元件，所述多條線路被摻雜。
本發(fā)明所述的在集成電路元件中的可編程電阻器元件，所述第一群線路被摻雜且所述第二群線路未被摻雜。
本發(fā)明所述的在集成電路元件中的可編程電阻器元件，所述第一群包括一個(gè)單一線路，所述第二群包括一條以上的線路，且所述單一線路包括在所有所述線路中的最小電阻值。
為了實(shí)現(xiàn)上述目的，本發(fā)明還提供一種程序化可編程電阻器元件的方法，該元件包括多條線路，該線路位于基底的半導(dǎo)體層上，這些線路在第一端點(diǎn)與第二端點(diǎn)間電性并聯(lián)，且可通過(guò)從第一端點(diǎn)流至第二端點(diǎn)的電流而將任一線路燒斷，金屬半導(dǎo)體合金位于第一群線路上但不位于第二群線路上；該方法包括迫使一個(gè)程序化電流(programming current)由第一端點(diǎn)流至第二端點(diǎn)，且該程序化電流會(huì)使在第一群的第一線路燒斷，以使元件形成第二電阻值，最后再將該程序化電流移除。
本發(fā)明所述的程序化可編程電阻器元件的方法，所述半導(dǎo)體層包括硅或多晶硅。
本發(fā)明所述的程序化可編程電阻器元件的方法，所述金屬半導(dǎo)體合金包括金屬硅化物。
本發(fā)明所述的程序化可編程電阻器元件的方法，所述多條線路被摻雜。
本發(fā)明所述的程序化可編程電阻器元件的方法，所述第一群線路被摻雜且所述第二群線路未被摻雜。
本發(fā)明所述的程序化可編程電阻器元件的方法，所述第一群包括一個(gè)單一線路，所述第二群包括一條以上的線路，且所述單一線路包括在所有所述線路中的最小電阻值。
本發(fā)明所述的程序化可編程電阻器元件的方法，還包括從所述第一端點(diǎn)至所述第二端點(diǎn)強(qiáng)加第二程序化電流，其中所述第二程序化電流會(huì)使在所述第二群中的線路燒斷，以使所述元件在所述第一端點(diǎn)與所述第二端點(diǎn)間包括第三電阻值；以及移除所述第二程序化電流。
利用本發(fā)明可以得到一種既具有效率又容易制造的集成電路元件，以及一種具有多重狀態(tài)的可編程多晶硅熔絲元件的形成方法，該形成方法對(duì)標(biāo)準(zhǔn)CMOS制程的影響最小。該方法可利用多晶硅電阻器的并聯(lián)組合決定元件的狀態(tài)；可根據(jù)電阻器被燒斷的數(shù)目來(lái)使元件表現(xiàn)出兩種以上的狀態(tài)；可通過(guò)金屬硅化物的形成與否來(lái)控制電阻線的相對(duì)電阻值；還可通過(guò)電阻器的摻雜與否來(lái)控制電阻線的相對(duì)電阻值。本發(fā)明還可以得到一種利用芯片內(nèi)電流源來(lái)程序化可編程多晶硅熔絲元件的方法，該程序化可編程多晶硅熔絲元件的方法是利用電流的多重脈沖來(lái)使元件程序化至兩種以上的狀態(tài)。


圖1是本發(fā)明的第一較佳實(shí)施例，顯示一個(gè)可編程電阻器元件的俯視圖。
圖2至圖6是本發(fā)明的第二較佳實(shí)施例，顯示形成可編程電阻器元件的方法。
圖7至圖8是本發(fā)明的第三較佳實(shí)施例，顯示程序化可編程電阻器元件的方法。
具體實(shí)施例方式
本發(fā)明的較佳實(shí)施例公開(kāi)一種形成可編程熔絲元件的方法，該元件將在后面描述。本發(fā)明也公開(kāi)一種程序化該元件，使之具有多于兩種狀態(tài)的方法。本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的范疇內(nèi)，應(yīng)能利用和延伸利用本發(fā)明。
圖1是本發(fā)明的第一較佳實(shí)施例。本發(fā)明的許多重要特征將在后面揭示和討論。圖1是一種可編程熔絲元件的俯視圖，該元件包括多條線路R1 18a、R2 18b、R3 18c與R4 18d。該線路的重要特征包括位于基底上的半導(dǎo)體層18，且線路18a、18b、18c與18d在第一端點(diǎn)TA與第二端點(diǎn)TB間電性并聯(lián)，且可通過(guò)從第一端點(diǎn)TA流至第二端點(diǎn)TB的電流將任一線路18a、18b、18c與18d燒斷(blow open)。
另一個(gè)重要特征是金屬半導(dǎo)體合金的形成與否，該金屬半導(dǎo)體合金位于第一群線路(例如R1 18a)上，但并不位于第二群線路(例如R2 18b、R3 18c與R4 18d)上。該金屬半導(dǎo)體合金是利用金屬半導(dǎo)體掩膜30選擇性地形成于第一群線路R118a上，且不形成于第二群線路R2 18b、R3 18c與R4 18d上。通過(guò)金屬半導(dǎo)體合金在線路上的形成與否，可以使線路的電阻值產(chǎn)生重大差異，例如線路R1 18a上形成金屬半導(dǎo)體合金，則會(huì)使其具有一個(gè)非常低的電阻值，即使線路R1 18a是最窄的線路，金屬半導(dǎo)體合金也會(huì)使線路R1 18a具有最小的電阻值，當(dāng)元件受超過(guò)最小程序化值的電流脈沖時(shí)，由于金屬半導(dǎo)體合金的存在，會(huì)使線路R1 18a的最窄部分最先被燒斷。
另一個(gè)重要特征是線路的摻雜與否，這會(huì)使線路的電阻產(chǎn)生重大差異，例如線路R1 18a、R2 18b與R3 18c被摻雜，線路R4 18d未摻雜，則未摻雜線路R418d就會(huì)具有比摻雜線路R1 18a、R2 18b與R3 18c更高的電阻值。另一重要特征就是線寬，線路R1 18a、R2 18b、R3 18c與R4 18d的線寬可各不相同，以具有不同的電阻值。
圖2至圖6是一系列剖面圖，說(shuō)明本發(fā)明形成可編程熔絲元件的較佳方法，也顯示和描述了許多本發(fā)明的重要關(guān)鍵特征。如圖2所示，第一較佳特征基底10可包括任何半導(dǎo)體材料或SOI(silicon on insulator，絕緣體上長(zhǎng)多晶硅膜)材料，且該基底10較佳包括硅。如圖2所示，絕緣層14形成于基底10上，該絕緣層14為淺溝隔離14，此外，硅的局部氧化(LOCOS)也可作為一個(gè)非主動(dòng)區(qū)。
另一重要特征是半導(dǎo)體層18形成于基底10上，且較佳形成于絕緣層14上，而所有已知的半導(dǎo)體材料都可以用來(lái)形成半導(dǎo)體層18，且該半導(dǎo)體層18較佳包括硅，更佳包括多晶硅。例如，在絕緣層14上形成500至2500埃的多晶硅層18，而在一個(gè)較佳例子中，多晶硅層18包括使用與集成電路元件CMOS晶體管柵極相同的多晶硅層。利用本發(fā)明的形成方法可以對(duì)標(biāo)準(zhǔn)制程作最小的改變，所以幾乎不影響原來(lái)的制程，例如多晶硅層18仍可利用化學(xué)氣相沉積(CVD)制程沉積。
半導(dǎo)體層18可以用本征(intrinsic)層或摻雜層來(lái)形成，若半導(dǎo)體層18是利用本征層形成，則半導(dǎo)體層18具有非常低的摻雜離子濃度；若半導(dǎo)體層18是利用摻雜層形成，則摻雜離子的濃度高得足以使半導(dǎo)體層18形成n型或p型半導(dǎo)體層，而該摻雜離子可以為磷、硼或砷。當(dāng)使用多晶硅作為半導(dǎo)體層18時(shí)，該多晶硅層可被單獨(dú)沉積或與摻雜制程同時(shí)進(jìn)行。此外，在多晶硅層沉積之后，還可以順應(yīng)式地被摻雜至所需的起始濃度。
如圖3所示，圖形化半導(dǎo)體層18以形成多條線路R1 18a、R2 18b、R3 18c與R4 18d。該圖形化可利用任何已知的方法來(lái)執(zhí)行，例如，將一個(gè)光感層(圖中未示)沉積在半導(dǎo)體層18上，再利用光線經(jīng)由掩膜版曝光然后顯影，此光感層就會(huì)根據(jù)掩膜版的圖形對(duì)半導(dǎo)體層18進(jìn)行曝光，然后以該膜作為晶片上的掩膜，刻蝕并移除半導(dǎo)體層18，然后再剝除該光感層。所形成的線路R1 18a、R2 18b、R3 18c與R4 18d可具有相同線寬，更佳情況是根據(jù)所需的相對(duì)電阻值來(lái)形成每條線路的線寬，例如需要最大電阻的線路可以作得最細(xì)，而作得較寬的線路(例如線路R4 18d)則可以承載較大電流密度而不易被燒斷(blownopen)，所以線寬可針對(duì)線路的燒斷與否來(lái)作最佳調(diào)整，這樣，形成了四條線路R1 18a、R2 18b、R3 18c與R4 18d。在實(shí)際應(yīng)用中，元件可包括兩條或兩條以上的線路。
圖4用來(lái)說(shuō)明本發(fā)明的另一個(gè)重要特征。如上所述，線路R1 18a、R2 18b、R3 18c與R4 18d可被選擇性摻雜以制造出最佳電阻值的電路。在此例中，離子26被注入線路R1 18a、R218b與R3 18c中以降低這些線路的電阻值，其中摻雜掩膜22用來(lái)覆蓋線路R4 18d，以防止離子26注入至線路18d中。在此方式中，摻雜的線路群R1 18a、R2 18b與R3 18c具有比未摻雜線路群R4 18d更小的電阻值。
圖5用來(lái)說(shuō)明本發(fā)明的重要特征，形成第二遮蔽層30以覆蓋第二群線路且將第一群線路露出。如圖所示，第一群線路包括R1 18a，第二群線路包括R2 18b、R3 18c與R4 18d；第二遮蔽層30較佳包括光感層或光刻膠層，且如上所述可被圖形化；然后在第二遮蔽層30與露出的線路R1 18a上形成金屬層34，該金屬層34較佳包括可與半導(dǎo)體層18反應(yīng)的金屬，以形成金屬半導(dǎo)體合金，若該半導(dǎo)體層18包括硅或多晶硅，則該金屬層34較佳包括銅、鈦、鎳或鉑；該金屬層34可通過(guò)物理或化學(xué)氣相沉積以形成約為10至300埃的厚度。
接下來(lái)，對(duì)金屬層34與半導(dǎo)體層18進(jìn)行退火處理以催化線路R1 18a上的金屬半導(dǎo)體合金的形成。例如，可將集成電路元件加熱至約300至800℃。如圖6所示，金屬半導(dǎo)體合金層38只形成于線路R1 18a上。在一個(gè)較佳例子中，當(dāng)半導(dǎo)體層18為硅或多晶硅時(shí)，則金屬半導(dǎo)體合金層38包括金屬硅化物，例如TiSi2、CoSi2、NiSi或PtSix。該金屬半導(dǎo)體合金層3 8較佳形成約10至300埃的厚度；在經(jīng)過(guò)退火處理后，可接著將未反應(yīng)的金屬層34移除。
請(qǐng)?jiān)俅螀㈤唸D1，根據(jù)在較佳實(shí)施例中所提到的形成方法，在線路R1 18a、R2 18b、R3 18c與R4 18d中，只有線路R1 18a上有金屬半導(dǎo)體合金，線路R1 18a、R2 18b與R3 18c被摻雜，而線路R4 18d既沒(méi)有被摻雜也不具有金屬半導(dǎo)體合金。
在最初狀態(tài)中，元件的電阻值為線路R1至R4的并聯(lián)組合，該元件的第一電阻表示元件的第一儲(chǔ)存態(tài)，該全部線路都連接的第一狀態(tài)是元件的最小電阻。
圖7用來(lái)說(shuō)明元件的第一程序化的執(zhí)行。首先將第一程序化電流IP1從端點(diǎn)TA強(qiáng)加至TB上，且該第一程序化電流IP1已經(jīng)大到足以使元件中最脆弱的線路被燒斷。在此例中，最脆弱的線路為R1 18a，原因如下首先，線路R1 18a上具有金屬半導(dǎo)體合金，此金屬半導(dǎo)體合金物會(huì)大幅降低線路的電阻率；第二，線路R1已摻雜；第三，線路R1為最細(xì)的線，因此，大部分程序化電流會(huì)傳導(dǎo)至線路R1中，當(dāng)超過(guò)金屬半導(dǎo)體合金的耐熱度時(shí)，該線路就會(huì)被燒斷。第一程序化電流IP1主要是一個(gè)脈沖，此脈沖大到足以將最脆弱的線路R1燒斷而不損害到其它的線路(R2至R4)。
在經(jīng)過(guò)第一程序化脈沖處理后，元件被程序化至第二狀態(tài)。在第二狀態(tài)中，最脆弱的線路R1已被燒斷，而線路R2至R4依然連接，所以，元件的電阻值會(huì)由于少了線路R1而變高，此第二電阻值為可編程電阻器元件的第二狀態(tài)。
現(xiàn)在請(qǐng)參閱圖8，重復(fù)利用上述程序化方法即可將元件由第二狀態(tài)程序化至第三狀態(tài)。將第二程序化電流IP2從端點(diǎn)TA強(qiáng)加至TB上，該第二程序化電流IP2與其持續(xù)的時(shí)間已大到足以將下一個(gè)最脆弱的線路R2燒斷。在此例中，線路R2為摻雜線，且該線是未被燒斷的現(xiàn)有線路中最細(xì)的一條，所以其熱承受度最小。在線路R2被燒斷后，該元件進(jìn)入到第三狀態(tài)，與該第三狀態(tài)相對(duì)應(yīng)的第三電阻是線路R3與R4的并聯(lián)組合?？梢栽僦貜?fù)利用上述步驟將線路R3 18c燒斷，使元件程序化至第四狀態(tài)，而此第四狀態(tài)的電阻只為線路R4的電阻。
以上顯示的是本發(fā)明的獨(dú)特組合創(chuàng)造出一種有利元件的方法，該元件利用多條線路的并聯(lián)組合、金屬半導(dǎo)體合金的形成與否以及線路的摻雜與否來(lái)決定其電阻值，而利用該技術(shù)所形成的元件對(duì)模擬電路的可編程或可修整電阻特別有用，且可用于內(nèi)置式自測(cè)(built-in self-test，BIST)或自測(cè)與自我修復(fù)(built-in self-repair，BISR)的結(jié)合中。此熔絲預(yù)計(jì)將可在集成電路元件中成為主流技術(shù)，多重邏輯層次可通過(guò)重復(fù)程序化脈沖做程序化的動(dòng)作。本發(fā)明的多晶硅熔絲結(jié)構(gòu)包括具有氮、磷或本征摻雜質(zhì)的組合和/或硅化物或非硅化物區(qū)的條狀結(jié)構(gòu)，該獨(dú)特結(jié)構(gòu)與只利用多種長(zhǎng)度或?qū)挾榷嗑Ч钘l所形成的晶體管的結(jié)構(gòu)不同。
所形成的可編程電阻器元件特別適合作為集成電路元件中的芯片識(shí)別器(identifier)，可利用單一可編程電阻器或該可編程電阻器的組合來(lái)形成集成電路元件中的獨(dú)特識(shí)別器。
以下對(duì)本發(fā)明的優(yōu)點(diǎn)加以總結(jié)利用本發(fā)明可以得到一種既具有效率又容易制造的集成電路元件，以及一種具有多重狀態(tài)的可編程多晶硅熔絲元件的形成方法，該形成方法對(duì)標(biāo)準(zhǔn)CMOS制程的影響最小。該方法可利用多晶硅電阻器的并聯(lián)組合決定元件的狀態(tài)；可根據(jù)電阻器被燒斷的數(shù)目來(lái)使元件表現(xiàn)出兩種以上的狀態(tài)；可通過(guò)金屬硅化物的形成與否來(lái)控制電阻線的相對(duì)電阻值；還可通過(guò)電阻器的摻雜與否來(lái)控制電阻線的相對(duì)電阻值。本發(fā)明還可以得到一種利用芯片內(nèi)電流源來(lái)程序化可編程多晶硅熔絲元件的方法，該程序化可編程多晶硅熔絲元件的方法是利用電流的多重脈沖來(lái)使元件程序化至兩種以上的狀態(tài)。
如較佳實(shí)施例所示，本發(fā)明提供了一種比現(xiàn)有技術(shù)效率更高且更易于制造的技術(shù)。
雖然本發(fā)明已通過(guò)較佳實(shí)施例說(shuō)明如上，但該較佳實(shí)施例并非用以限定本發(fā)明。本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)有能力對(duì)該較佳實(shí)施例做出各種更改和補(bǔ)充，因此本發(fā)明的保護(hù)范圍以權(quán)利要求書的范圍為準(zhǔn)。
附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下10基底38金屬半導(dǎo)體合金層14絕緣層 IP1第一程序化電流18半導(dǎo)體層IP2第二程序化電流22摻雜掩膜R1 18a、R2 18b線路26離子注入R3 18c、R4 18d線路30第二遮蔽層 TA第一端點(diǎn)34金屬層 TB第二端點(diǎn)
權(quán)利要求
1.一種在集成電路元件中形成可編程電阻器元件的方法，其特征在于包括在一個(gè)基底上形成一個(gè)半導(dǎo)體層；圖形化所述半導(dǎo)體層以形成多條線路，其中所述線路在第一端點(diǎn)與第二端點(diǎn)間電性并聯(lián)，且其中任一所述線路可通過(guò)從所述第一端點(diǎn)至所述第二端點(diǎn)強(qiáng)加一個(gè)電流而被燒斷；以及選擇性形成一個(gè)金屬半導(dǎo)體合金于所述線路中的第一群上，但不位于所述線路中的第二群上。
2.根據(jù)權(quán)利要求1所述的在集成電路元件中形成可編程電阻器元件的方法，其特征在于所述半導(dǎo)體層包括硅或多晶硅。
3.根據(jù)權(quán)利要求1所述的在集成電路元件中形成可編程電阻器元件的方法，其特征在于所述金屬半導(dǎo)體合金包括金屬硅化物。
4.根據(jù)權(quán)利要求1所述的在集成電路元件中形成可編程電阻器元件的方法，其特征在于所述選擇性形成一個(gè)金屬半導(dǎo)體合金的步驟包括在所述多條線路上形成一個(gè)遮蔽層，其中所述遮蔽層覆蓋所述第二群線路但露出所述第一群線路；在所述遮蔽層與所述多條線路上沉積一個(gè)金屬層，其中所述金屬層與所述第一群線路接觸；對(duì)所述金屬層進(jìn)行退火處理以形成所述金屬半導(dǎo)體合金于所述第一群線路上；以及移除未反應(yīng)的所述金屬層。
5.根據(jù)權(quán)利要求1所述的在集成電路元件中形成可編程電阻器元件的方法，其特征在于還包括在選擇性形成一個(gè)金屬半導(dǎo)體合金之前選擇性摻雜所述多條線路。
6.根據(jù)權(quán)利要求1所述的在集成電路元件中形成可編程電阻器元件的方法，其特征在于所述第一群線路被摻雜且所述第二群線路未被摻雜。
7.根據(jù)權(quán)利要求1所述的在集成電路元件中形成可編程電阻器元件的方法，其特征在于所述第一群包括一個(gè)單一線路，所述第二群包括一條以上的線路，且所述單一線路包括在所有所述線路中的最小電阻值。
8.一種在集成電路元件中的可編程電阻器元件，其特征在于包括多條線路包括一個(gè)半導(dǎo)體層位于一個(gè)基底上，其中所述線路在第一端點(diǎn)與第二端點(diǎn)間電性并聯(lián)，且任何所述線路可通過(guò)從所述第一端點(diǎn)至所述第二端點(diǎn)強(qiáng)加一個(gè)電流而被燒斷；以及位于第一群所述線路上但不位于第二群所述線路上的一個(gè)金屬半導(dǎo)體合金。
9.根據(jù)權(quán)利要求8所述的在集成電路元件中的可編程電阻器元件，其特征在于所述半導(dǎo)體層包括硅或多晶硅。
10.根據(jù)權(quán)利要求8所述的在集成電路元件中的可編程電阻器元件，其特征在于所述金屬半導(dǎo)體合金包括金屬硅化物。
11.根據(jù)權(quán)利要求8所述的在集成電路元件中的可編程電阻器元件，其特征在于所述多條線路被摻雜。
12.根據(jù)權(quán)利要求8所述的在集成電路元件中的可編程電阻器元件，其特征在于所述第一群線路被摻雜且所述第二群線路未被摻雜。
13.根據(jù)權(quán)利要求8所述的在集成電路元件中的可編程電阻器元件，其特征在于所述第一群包括一個(gè)單一線路，所述第二群包括一條以上的線路，且所述單一線路包括在所有所述線路中的最小電阻值。
14.一種程序化可編程電阻器元件的方法，所述元件包括多條線路包括一個(gè)半導(dǎo)體層位于一個(gè)基底上，其中所述線路在第一端點(diǎn)與第二端點(diǎn)間電性并聯(lián)，且其中任一所述線路可通過(guò)從所述第一端點(diǎn)至所述第二端點(diǎn)強(qiáng)加一個(gè)電流而被燒斷；以及位于第一群所述線路上但不位于第二群所述線路上的一個(gè)金屬半導(dǎo)體合金，其中所述元件包括介于所述第一與第二端點(diǎn)間的第一電阻值；其特征在于所述方法包括從所述第一端點(diǎn)至所述第二端點(diǎn)強(qiáng)加一個(gè)程序化電流，其中所述程序化電流會(huì)使所述第一群中的第一線路燒斷，以使所述元件在所述第一端點(diǎn)與所述第二端點(diǎn)間包括第二電阻值；以及移除所述程序化電流。
15.根據(jù)權(quán)利要求14所述的程序化可編程電阻器元件的方法，其特征在于所述半導(dǎo)體層包括硅或多晶硅。
16.根據(jù)權(quán)利要求14所述的程序化可編程電阻器元件的方法，其特征在于所述金屬半導(dǎo)體合金包括金屬硅化物。
17.根據(jù)權(quán)利要求14所述的程序化可編程電阻器元件的方法，其特征在于所述多條線路被摻雜。
18.根據(jù)權(quán)利要求17所述的程序化可編程電阻器元件的方法，其特征在于所述第一群線路被摻雜且所述第二群線路未被摻雜。
19.根據(jù)權(quán)利要求14所述的程序化可編程電阻器元件的方法，其特征在于所述第一群包括一個(gè)單一線路，所述第二群包括一條以上的線路，且所述單一線路包括在所有所述線路中的最小電阻值。
20.根據(jù)權(quán)利要求14所述的程序化可編程電阻器元件的方法，其特征在于還包括從所述第一端點(diǎn)至所述第二端點(diǎn)強(qiáng)加第二程序化電流，其中所述第二程序化電流會(huì)使在所述第二群中的線路燒斷，以使所述元件在所述第一端點(diǎn)與所述第二端點(diǎn)間包括第三電阻值；以及移除所述第二程序化電流。
全文摘要
本發(fā)明提供一種可編程電阻器元件及其形成方法與程序化方法。該形成方法包括在基底上沉積半導(dǎo)體層；接著圖形化該半導(dǎo)體層以形成多條線路，且這些線路在第一端點(diǎn)與第二端點(diǎn)間電性并聯(lián)，其中任何線路可通過(guò)從第一端點(diǎn)至第二端點(diǎn)強(qiáng)加電流而被燒斷；選擇性形成金屬半導(dǎo)體合金于第一群線路上但不位于第二群線路上。此外，本發(fā)明還描述一種程序化可編程電阻器元件的方法。通過(guò)本發(fā)明，可以得到一種既具有效率又容易制造的集成電路元件，從而獲得可編程的、具有多重狀態(tài)的集成電路元件。
文檔編號(hào)H01L27/10GK1612339SQ20041008647
公開(kāi)日2005年5月4日 申請(qǐng)日期2004年10月21日 優(yōu)先權(quán)日2003年10月22日
發(fā)明者吳顯揚(yáng) 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司