專利名稱：半導體器件的制作方法
技術領域：
本發(fā)明涉及半導體器件，特別地涉及這樣的一種半導體器件，在該半導體器件中，半導體元件通過接合線(wire-bonding)安裝于襯底上。
背景技術：
近年來，高密度的半導體元件已得到發(fā)展，這使得半導體元件上形成的電極端子的節(jié)距減少。另外，輸入和輸出信號的處理速度已有所提高，這在許多情況下能夠提供用于輸入和輸出高頻信號的電極端子。
與用于輸出和輸入高頻信號的電極端子相連的高頻信號線路需要與外圍電路和布線獲得阻抗匹配。一般地，差模對(differential pair)由兩個高頻線路形成，并且該差模對位于屏蔽線路比如接地線路、電源線路等之間。
一般地，在半導體器件中，半導體元件的電極沿著半導體元件的外圍(每邊)來排列，并且半導體元件通過接合線安裝于襯底上并且電連接于襯底。這樣構造的半導體器件能夠利用先前確立的技術來制造，因而能夠以相對低的成本來制造。
例如，日本公開專利申請?zhí)?-6151公開一種具有上述結構的半導體器件。
如果如同半導體元件制造技術的高密度技術被用來制造其上安裝有半導體元件的襯底，則會增加襯底的制造成本。為此，一般地，襯底是利用一種制造與半導體元件相比而言的低密度結構的技術來制造的。這樣的襯底被稱作低成本的襯底。
在低成本的襯底上形成高密度布線是困難的，這會增加襯底的面積(大小)。然而，由于半導體器件的成本能夠通過利用低成本的襯底得以減少，所以低成本的襯底被廣泛地使用。由于半導體元件的高密度，半導體元件的電極節(jié)距已變得比低成本襯底的端子節(jié)距要小得多。
因此，在排列于半導體元件外圍部分的電極被線接合于襯底的端子情況下，該線的接合是在襯底的端子上進行的，同時逐步增大了相鄰接合線之間的間隔。
另外，使得襯底的端子遠離半導體元件，這導致每條接合線的長度增加。
如果這樣的高密度半導體元件安裝在低成本的襯底上，則接合線彼此不平行，而是逐漸地展開。特別是在高速信號線路由差模對構成的情況下，接合線的長度會增加，這導致無法提供適當?shù)淖杩?例如100Ω)的情況。
此外，由于接合線被拉長，所以出現(xiàn)的問題是利用在低成本襯底中形成的布線難以獲得接合線的阻抗匹配。盡管通過利用精細結構在襯底中形成布線，也能夠在襯底內(nèi)獲得阻抗匹配，但是僅在一部分的低成本襯底中形成精細結構是不可取的。

發(fā)明內(nèi)容
本發(fā)明的總的目的是提供一種改進并且有用的半導體器件，上述問題在該半導體器件中被消除。
本發(fā)明的更具體目的是提供一種半導體器件，在該半導體器件中，在減少接合線的長度的同時，當將高密度的半導體元件安裝到低成本的襯底上時，接合線能夠彼此平行地被應用于高速信號線路的電極。
為了實現(xiàn)上述目的，按照本發(fā)明提供一種半導體器件，包括襯底；安裝于襯底上的半導體元件；阻抗匹配襯底，具有與半導體元件的電路阻抗匹配的布線；多條第一金屬線，連接于半導體元件的第一電極與襯底的電極之間；多條第二金屬線，連接于半導體元件的第二電極與阻抗匹配襯底的第一電極之間；以及多條第三金屬線，連接于阻抗匹配襯底的第二電極與襯底的電極之間，其中第二金屬線彼此平行地延伸，并且第三金屬線也彼此平行地延伸。
在按照本發(fā)明的半導體器件中，阻抗匹配襯底的第二電極的節(jié)距可大于阻抗匹配襯底的第一電極的節(jié)距。阻抗匹配襯底的第一電極的節(jié)距可等于半導體元件的第二電極的節(jié)距。從半導體元件的第一電極延伸到襯底的電極的相鄰第一金屬線之間的距離可朝著襯底的電極逐漸地增加。阻抗匹配襯底的厚度可小于半導體元件的厚度。阻抗匹配襯底的厚度基本等于半導體元件的厚度的一半。
此外，在按照本發(fā)明的半導體器件中，阻抗匹配襯底在設置第二電極的位置具有槽口，并且第三金屬線可通過延伸經(jīng)過槽口的內(nèi)表面所包圍的區(qū)域而連接于襯底的電極。阻抗匹配襯底可由導電材料形成，并且槽口的內(nèi)表面可由該導電材料的露出表面來限定。槽口的內(nèi)表面可通過導電材料來電鍍。
此外，在按照本發(fā)明的半導體器件中，凸起電極可形成于阻抗匹配襯底的第一電極上，并且第二金屬線可接合于凸起電極。第二金屬線的第一側邊(side)可接合于半導體元件的第二電極，并且第二金屬線的第二側邊可接合于凸起電極。
此外，在按照本發(fā)明的半導體器件中，多條第一金屬線的一部分可通過在阻抗匹配襯底上方延伸而連接于襯底的電極。
此外，在按照本發(fā)明的半導體器件中，設定為電源電勢或接地電勢的屏蔽布線或屏蔽平面被設置于阻抗匹配襯底的阻抗匹配布線的兩側上。阻抗匹配襯底可由導電材料形成，并且屏蔽布線或屏蔽平面可形成為阻抗匹配襯底的一部分。
此外，在按照本發(fā)明的半導體器件中，阻抗匹配襯底可具有三角形狀，并且該三角形狀的一邊設置為鄰近于和平行于半導體元件的一邊。
按照上述發(fā)明，需要阻抗匹配的布線路徑被形成于阻抗匹配襯底上，以獲得具有高精確性的阻抗匹配，同時具有相對低精確性的阻抗匹配被應用于其他布線路徑。因此，當安裝具有精細節(jié)距的半導體元件時，使用具有相對粗糙襯底結構的襯底，并且僅對于需要阻抗匹配的高速線路使用阻抗匹配襯底，由此無需使整個襯底具有精細的結構。因此，即使在安裝具有精細電極節(jié)距的半導體元件時，仍可使用相對廉價的襯底，這可降低半導體器件的制造成本。
從結合附圖閱讀如下具體的描述中，本發(fā)明的其他目的、特征和優(yōu)點將變得更為明顯。


圖1是按照本發(fā)明第一實施例的BGA型半導體器件的透明側視圖；圖2是圖1中所示半導體器件的透明平面圖；圖3是圖1中所示半導體器件內(nèi)部的平面圖，其表示應用接合線的方法；
圖4是阻抗匹配襯底和半導體襯底的透視圖；圖5是阻抗匹配襯底和半導體襯底的透視圖；圖6是一部分半導體器件的側視圖，其中在半導體元件與阻抗匹配襯底之間應用接合線；圖7是阻抗匹配襯底的平面圖，該阻抗匹配襯底設有形成差模對的信號線路；圖8是設有槽口的阻抗匹配襯底的平面圖；圖9是圖1中所示半導體器件的透明平面圖；圖10是圖9中所示半導體器件內(nèi)部的平面圖，其表示應用接合線的方法；圖11是圖10中所示阻抗匹配襯底變化的平面圖；圖12是半導體器件內(nèi)部的平面圖，其中，兩個圖10中所示的阻抗匹配襯底設置于一個半導體元件。
具體實施例方式
現(xiàn)在將圖1至3，給出按照本發(fā)明第一實施例的半導體器件的描述。圖1是按照本發(fā)明第一實施例的球柵(ball-grid)陣列(BGA)型半導體器件的內(nèi)部透明側視圖。圖2是圖1中所示半導體器件的透明平面圖。圖3是表示圖1中所示半導體器件的接合線結構的平面圖。
按照本發(fā)明第一實施例的半導體器件包括襯底2；安裝于襯底2上的半導體元件4；以及安裝于襯底2上的阻抗匹配襯底6。半導體元件4和阻抗匹配襯底6被線接合于襯底2的電極2a(參見圖3)，并且它們被襯底2上的密封樹脂8完全地封裝。設置于襯底2背部的是起外部連接端子作用的焊球10。
電極(第一電極)4a沿著半導體元件4的四個邊排列，并且電極4a的節(jié)距是精細的節(jié)距。另一方面，襯底2是低成本的襯底，并且電極的節(jié)距大于半導體元件4的電極節(jié)距。因此，將半導體元件4的電極4a連接于襯底2的電極2a的接合線(第一金屬線)12中相鄰線之間的距離從半導體4這側到襯底2這側逐漸地增加，如圖2所示。
除具有通過接合線12而連接于襯底2的電極2a的電極(第一電極)4a之外，半導體器件4還具有例如對應于高速信號線路的電極(第二電極)4b。電極4b經(jīng)過接合線(第二金屬線)14，連接于阻抗匹配襯底6上所形成的電極6b。特別地，高速信號線路的阻抗需要相對于半導體元件4的內(nèi)部布線到襯底2的布線之間的路徑來調整。當按照接合線12的連接而獲得高速線路時，由于接合線12很長，難以獲得適當?shù)淖杩?例如100Ω)。因此，在本實施例中，在阻抗匹配襯底6中預先形成布線，以獲得預定阻抗(參見圖4)。
阻抗匹配襯底6被設置于靠近電極4b對應于半導體元件4的高速線路14的部分。也就是說，一般具有四邊形狀的阻抗匹配襯底6的一邊被放置為靠近半導體元件4的一邊(設置高速信號線路的電極的邊)。與半導體元件4的高速信號線路相對應的電極4b經(jīng)過接合線14而連接于阻抗匹配襯底6的電極(第一電極)6a。
通過接合線14而連接的阻抗匹配襯底6的電極6a的節(jié)距被設定為等于半導體元件4的電極4b的節(jié)距，以便使接合線14彼此平行地延伸。而且，由于阻抗匹配襯底6被放置為靠近半導體元件4，所以接合線14能夠比接合線12短得多，這能夠最小化接合線12的阻抗。
阻抗匹配襯底6的電極6a(沿著正對半導體元件4的一邊而排列)經(jīng)過阻抗匹配襯底6上所形成的布線而連接于電極(第二電極)6b(沿著阻抗匹配襯底6的其他三邊而設置)。沿著阻抗匹配襯底6的其他三邊而設置的電極6b以與襯底的電極2a的節(jié)距相等的電極節(jié)距來排列。因此，阻抗匹配襯底6的電極6b通過彼此平行的接合線(第三金屬線)16而連接于襯底2的電極2a。
現(xiàn)在將參照圖4，給出阻抗匹配襯底6的描述。圖4是阻抗匹配襯底6和半導體元件4的透視圖，其中示出襯底上所形成的線6c。
阻抗匹配襯底6可以是由比如有機襯底、玻璃襯底或金屬襯底等材料制成的任何襯底，只要該襯底比半導體元件4薄，并且其上可形成布線。在本實施例中，將給出利用銅襯底的情況的描述。當利用由導電材料形成的襯底比如銅襯底時，該襯底除布線之外的部分可處于電源電勢或接地電勢。而且，當將銅襯底設定于接地電勢時，沒有必要特別地提供用于接合線的電極作為接地線路，并且接合線可直接地接合到襯底上。此外，形成于阻抗匹配襯底6上的電極可形成為一部分的圖案布線(pattern wiring)，并且無需將這些電極從該圖案布線分離。
當通過銅襯底形成阻抗匹配襯底6時，首先，將稍微大于圖案線6c的絕緣層6d形成于銅襯底上，然后，將圖案線6c形成于絕緣層6d上。每條圖案線6c的一端(對應于電極6a)位于正對半導體元件4的一邊附近，并且相對端(對應于電極6b)位于其他三邊附近。
每條圖案線6c形成有預定長度和寬度，以具有期望阻抗(例如100Ω)?？墒沟脠D案線的阻抗小于接合線的阻抗，并且能夠以更高的精確性設定圖案線的阻抗為期望值。因此，半導體元件4的電極4b可經(jīng)過具有比接合線12更高精確性的阻抗而與襯底2的電極2b連接。應當注意，接合線14和接合線16都比接合線12充分地短，這對阻抗影響更小。
而且，阻抗匹配襯底6中未設置圖案線的表面部分被設定為電源電勢或接地電勢，以起到屏蔽布線或屏蔽平面的作用。
而且，如圖1所示，阻抗匹配襯底6的厚度優(yōu)選地等于或小于半導體元件4的厚度。這是因為如果阻抗匹配襯底6的厚度大于半導體元件4的厚度，則接合線14和接合線16的長度總和變得過大。而且，更優(yōu)選地，阻抗匹配襯底6的厚度是半導體元件4的厚度的一半。在這種情況下，接合線14和接合線16所接合到的接合表面之間的高度差(半導體元件的表面與阻抗匹配襯底6的表面之間的高度差，以及阻抗匹配襯底6的表面與襯底2的表面之間的高度差)變得彼此相等，這提供了這樣的優(yōu)點，該接合可通過相同的線接合裝置來進行。
現(xiàn)在將參照圖5，給出阻抗匹配襯底6的變化的描述。圖5中所示阻抗匹配襯底6A在設置電極6b的部分設有槽口6Aa。槽口6Aa所露出的襯底2的表面設有電極2a(圖中未示出)，并且電極6b連接于電極2a。因此，接合線16在槽口6Aa的內(nèi)側上延伸。
阻抗匹配襯底6A是銅襯底，并且每個槽口6Aa的內(nèi)側在三個方向上被銅表面圍繞，這是接合線16被每個槽口6Aa的內(nèi)表面屏蔽的狀態(tài)。因此，可通過將噪聲易于進入到的接合線16屏蔽來獲得降噪效果。當阻抗匹配襯底6A由相似于銅襯底的導電材料之外的材料形成時，可通過在槽口內(nèi)表面電鍍導電材料比如銅電鍍來獲得相同的屏蔽效果。
現(xiàn)在將給出從半導體元件4的電極4b到阻抗匹配襯底6或6A的電極6a的接合線優(yōu)選實施例的描述。
接合線14連接于半導體元件4的電極4b與阻抗匹配襯底6或6A的電極6a之間。一般地，作為接合方法，半導體元件4的電極4b被設定為接合的主側，位于比電極4a更低位置處的阻抗匹配襯底6或6A的電極6a被設定為接合的輔側。如圖6所示，在接合的主側上，形成于線末端處的球部被接合。由于球的大小可變得小于半導體元件的電極4b的節(jié)距，所以主側上的接合部分對于接合線不會造成影響。
然而，在接合的輔側上，該線在被按壓于電極6a的同時被撕開。因此，存在這樣的可能，變形的線在左右方向上展開，并且延伸到相鄰電極6a。也就是說，由于被稱作魚尾(fish tail)的部分形成于接合的輔側上，所以電極6a的間隔必須考慮到魚尾而有所增加。在本實施例中，阻抗匹配襯底6或6A的電極6a的節(jié)距可變得等于半導體元件4的電極4b的節(jié)距，以使得接合線14彼此平行，并且無需減少電極6a的間隔。因此，優(yōu)選地在每個電極6a上形成凸起電極18，如圖6所示，從而該魚尾不會從凸起電極18的頂表面突出。凸起電極18例如可利用柱頭螺栓塊、電鍍塊等形成。
現(xiàn)在將給出阻抗匹配襯底6所連接的信號線路是差模對的情況的描述。圖7是阻抗匹配襯底6B的平面圖，該襯底設有起差模對作用的信號線。盡管阻抗匹配襯底6B具有與阻抗匹配襯底6相同的基本結構，但是其每兩條圖案線6c形成為配成一對，并且配對的兩條圖案線6c形成有相同的寬度和長度。一對圖案線6c對應于信號線，并且連接于圖案線6c的接合線14和16分配有符號S。另一方面，符號G分配給用作接地布線的接合線14和16。
如圖7所示，連接于一對圖案線6c的一對接合線14和16(即分配有符號S的線)被插置于起到接地線作用的接合線14和16之間，以被該接合線14和16屏蔽。應當注意，銅襯底用于本實施例中，因而沒有為起到接地線作用的接合線14和16設置電極，并且起到接地線作用的接合線14和16被直接地接合于銅襯底。因此，該銅襯底本身被設定為接地電勢。
應當注意，在圖7中，各上、下對的圖案線中的纏繞圖案線6c設有纏繞部分，使得纏繞圖案線6c的長度等于該對的另一圖案線6c的長度。
圖5中所示槽口可設置于圖7中所示阻抗匹配襯底6C。圖8是表示設有槽口6Ca的阻抗匹配襯底6C的平面圖。槽口6Ca提供與圖5中所示阻抗匹配襯底6A的槽口6Aa相同的效果。而且，用于信號布線的接合線16(即分配有符號S的線)被插置于槽口6Ca的內(nèi)表面之間，并且無需提供用于接地布線的接合線。
將參照圖9和10，給出本發(fā)明第二實施例的描述。圖9是按照本發(fā)明第二實施例的半導體器件的透明平面圖。圖10是表示圖9中所示半導體器件中接合結構的平面圖。應當注意，在圖9和10中，與圖1至圖3中所示部分相同的部分分配有相同的標號，并且將省略其描述。
按照本發(fā)明第二實施例的半導體器件的結構與按照上述第一實施例的半導體器件相同，不同之處在于阻抗匹配襯底6D具有三角形狀。也就是說，如圖9所示，按照第二實施例的半導體器件具有三角形狀，其一邊位于靠近半導體元件4的一邊。在這種情況下，如圖10所示，與半導體元件的電極4b相連接的電極6a沿著正對阻抗匹配襯底6D的半導體元件4的一邊來設置，并且與襯底2的電極2a相連接的電極6b沿著阻抗匹配襯底6D的其他兩邊來設置。
通過使阻抗匹配襯底成為三角形狀，從阻抗匹配襯底6D延伸的接合線16能夠在與半導體元件4分離的方向上伸展。因此，阻抗匹配襯底6D中的布線路徑能夠成為平滑路徑，并且在從阻抗匹配襯底6D延伸之后、與襯底2中布線的連接能夠變得平滑。
應當注意，由于阻抗匹配襯底6D比半導體元件4更薄，如圖10所示，所以將半導體元件4的電極4a連接到襯底2的電極2a的接合線12能夠伸展以穿過阻抗匹配襯底6D上方。由此，設置接合線的自由程度有所增加，襯底2的電極2a位置的自由程度也能夠有所增加。
圖11是圖10中所示阻抗襯底6D的變化的平面圖。圖11中所示阻抗匹配襯底6E具有這樣的形狀，其中的三角形的角被截去。當阻抗匹配襯底變成如圖10所示的三角形時，三角形角的部分無法設置布線，它們是沒有用的部分。為此，三角形的角被截去，與阻抗匹配襯底6E相似，以最小化阻抗匹配襯底。
如上所述，該阻抗匹配襯底不限于三角形狀或四邊形狀，而可以是多邊形或角被截去的多邊形狀。而且，除具有直邊的形狀之外，還可使用具有弓形側邊的形狀。
圖12是兩個圖10中所示阻抗匹配襯底6D相對于一個半導體元件4來設置的實例中所示的平面圖。當半導體元件具有需要阻抗匹配的許多信號線路時，會出現(xiàn)單個阻抗匹配襯底不夠使用的情況。按照本發(fā)明的阻抗匹配襯底不限于相對于單個半導體元件的一個襯底，并且多個阻抗匹配襯底可相對于單個半導體元件來設置。
本發(fā)明不限于具體公開的實施例，并且不背離本發(fā)明的范圍，可做出各種變化和改型。
權利要求
1.一種半導體器件，包括襯底；以及安裝于該襯底上的半導體元件；其特征在于阻抗匹配襯底安裝于該襯底上，該阻抗匹配襯底具有與該半導體元件的電路阻抗匹配的布線；多條第一金屬線連接于所述半導體元件的第一電極與所述襯底的電極之間；多條第二金屬線連接于所述半導體元件的第二電極與所述阻抗匹配襯底的第一電極之間；多條第三金屬線連接于所述阻抗匹配襯底的第二電極與所述襯底的電極之間；以及所述第二金屬線彼此平行地延伸，并且所述第三金屬線也彼此平行地延伸。
2.如權利要求1所述的半導體器件，其中所述阻抗匹配襯底的第二電極的節(jié)距大于所述阻抗匹配襯底的第一電極的節(jié)距。
3.如權利要求1所述的半導體器件，其中所述阻抗匹配襯底的第一電極的節(jié)距等于所述半導體元件的第二電極的節(jié)距。
4.如權利要求1所述的半導體器件，其中從所述半導體元件的第一電極延伸到所述襯底的電極的所述第一金屬線的相鄰金屬線之間的距離朝著所述襯底的電極逐漸地增加。
5.如權利要求1所述的半導體器件，其中所述阻抗匹配襯底的厚度小于所述半導體元件的厚度。
6.如權利要求5所述的半導體器件，其中所述阻抗匹配襯底的厚度基本等于所述半導體元件的厚度的一半。
7.如權利要求1所述的半導體器件，其中所述阻抗匹配襯底在設置所述第二電極的位置處具有槽口，并且所述第三金屬線延伸穿過所述槽口的內(nèi)表面所包圍的區(qū)域而連接于所述襯底的電極。
8.如權利要求7所述的半導體器件，其中所述阻抗匹配襯底由導電材料形成，并且所述槽口的內(nèi)表面由該導電材料的露出表面來限定。
9.如權利要求7所述的半導體器件，其中所述槽口的內(nèi)表面通過導電材料被電鍍。
10.如權利要求1所述的半導體器件，其中凸起電極形成于所述阻抗匹配襯底的第一電極上，并且所述第二金屬線接合于所述凸起電極。
11.如權利要求10所述的半導體器件，其中所述第二金屬線的第一側邊接合于所述半導體元件的第二電極，并且所述第二金屬線的第二側邊接合于所述凸起電極。
12.如權利要求1所述的半導體器件，其中所述多條第一金屬線的一部分通過在所述阻抗匹配襯底上方延伸而連接于所述襯底的所述電極。
13.如權利要求1所述的半導體器件，其中設定為電源電勢或接地電勢的屏蔽布線或屏蔽平面被設置于所述阻抗匹配襯底的阻抗匹配布線的兩側上。
14.如權利要求13所述的半導體器件，其中所述阻抗匹配襯底由導電材料形成，并且所述屏蔽布線或所述屏蔽平面形成為所述阻抗匹配襯底的一部分。
15.如權利要求1所述的半導體器件，其中所述阻抗匹配襯底具有三角形狀，并且該三角形狀的一邊被設置為鄰近于和平行于所述半導體元件的一邊。
全文摘要
在一種半導體器件中，在減少接合線長度的同時，當將高密度半導體元件安裝于低成本的襯底上時，接合線能夠彼此平行地應用于高速信號線路的電極。在襯底(2)上安裝阻抗匹配襯底(6)，其具有與半導體元件(4)的電路阻抗匹配的布線。多條第一金屬線(12)連接于半導體元件(2)的第一電極(4a)與襯底的電極(2a)之間。多條第二金屬線(14)連接于半導體元件(2)的第二電極(4b)與阻抗匹配襯底(6)的第一電極(6a)之間。多條第三金屬線(16)連接于阻抗匹配襯底(6)的第二電極(6b)與襯底(2)的電極(2a)之間。第二金屬線(14)彼此平行地延伸，并且第三金屬線(16)也彼此平行地延伸。
文檔編號H01L21/607GK1705102SQ20041008802
公開日2005年12月7日 申請日期2004年10月29日 優(yōu)先權日2004年6月2日
發(fā)明者十和人, 久保田義浩, 淺田憲治, 細山田澄和 申請人:富士通株式會社