專利名稱:包含非易失性半導(dǎo)體存儲(chǔ)裝置的半導(dǎo)體集成電路裝置的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及非易失性半導(dǎo)體存儲(chǔ)裝置,特別是由一種對于一個(gè)字柵(ワ-ドゲ-ト)具有兩個(gè)存儲(chǔ)區(qū)域的半導(dǎo)體存儲(chǔ)裝置配置成陣列的半導(dǎo)體集成電路裝置。
背景技術(shù):
MONOS(金屬氧化物氮化物氧化物半導(dǎo)體)作為非易失性半導(dǎo)體存儲(chǔ)裝置的一種類型,其溝道和柵之間的柵絕緣層由氧化硅層和氮化硅層的積層體構(gòu)成,電荷由上述氮化硅層捕獲。
作為MONOS非易失性半導(dǎo)體存儲(chǔ)裝置,人所共知的有圖16所示的器件(文獻(xiàn)Y.Hayashi等,2000 Symposium on VLSI TechnologyDigest of Technical Papers,p.122-p.123)。
這種MONOS型存儲(chǔ)單元100在半導(dǎo)體基片10上通過第一柵絕緣層12形成字柵14。然后,在字柵兩側(cè)分別配置側(cè)壁狀第一控制柵極20和第二控制柵極30。在第一控制柵極20底部和半導(dǎo)體基片10之間存在第二柵絕緣層22。在第一控制柵極20的側(cè)面和字柵14之間存在側(cè)絕緣層24。同樣地,第二控制柵極30底部和半導(dǎo)體基片10之間存在第二柵絕緣層32,在第二控制柵極30的側(cè)面和字柵14之間存在側(cè)絕緣層34。然后,在相鄰存儲(chǔ)單元的相對的控制柵極20和控制柵極30之間的半導(dǎo)體基片10上,形成構(gòu)成源區(qū)或漏區(qū)的雜質(zhì)擴(kuò)散層16、18。
這樣,一個(gè)存儲(chǔ)單元100有兩個(gè)MONOS存儲(chǔ)單元,它們位于字柵14的側(cè)面。于是,這樣兩個(gè)MONOS型存儲(chǔ)單元可以獨(dú)立控制,因而,存儲(chǔ)單元100可以存儲(chǔ)2位信息。
這個(gè)MONOS型存儲(chǔ)單元的動(dòng)作如下。存儲(chǔ)單元100一側(cè)控制柵極,通過將另一側(cè)的控制柵極偏置于取代(オ-バライド)電壓,即可分別獨(dú)立地選擇寫入和讀出。
關(guān)于寫入(編程),用圖16所示的CG[i+1]左側(cè)的第二柵絕緣層(ONO膜)32上注入電子的情況來說明。在這種情況下,位線(雜質(zhì)擴(kuò)散層)18(D[i+1])偏置于4-5V的漏極電壓。為了向控制柵極30(CG[i+1])左側(cè)的第二柵絕緣層32注入熱電子,控制柵極30(CG[i+1])被偏置于5-7V。為了把寫入電流限制在規(guī)定值(~10μA)上,把連接在字柵14(GW[i]及GW[i+1])上的字線偏置于比字柵的閾值略高的電壓??刂茤艠O20(CG[i]偏置于取代電壓。通過這個(gè)取代電壓,可以與存儲(chǔ)狀態(tài)無關(guān)地使控制柵極20(CG[i]下面的溝道導(dǎo)通。左側(cè)位線16(D[i])被偏置于地電壓。這樣,便把不作其他選擇的存儲(chǔ)單元的控制柵極及擴(kuò)散層設(shè)置于地電壓。
刪除時(shí),儲(chǔ)積的電荷(電子)通過熱空穴的注入加以消除。熱空穴可以通過B-B隧道效應(yīng)在位線擴(kuò)散層18的表面產(chǎn)生。這時(shí),控制柵極電壓Vcg偏置于負(fù)電壓(-5-6V),而位線擴(kuò)散層的電壓偏置于5-6V。
該文獻(xiàn)記載,若用上述MONOS型存儲(chǔ)單元,則在一個(gè)存儲(chǔ)單元內(nèi)有兩個(gè)可獨(dú)立控制的編程側(cè),可以達(dá)到3F2的位密度(bitdensity)。
發(fā)明內(nèi)容
本發(fā)明的目的在于在包含有兩個(gè)控制柵極的MONOS型非易失性半導(dǎo)體存儲(chǔ)裝置的半導(dǎo)體集成電路裝置中,提供一種側(cè)壁狀控制柵極的接觸結(jié)構(gòu)。
本發(fā)明的半導(dǎo)體集成電路裝置是一種具有存儲(chǔ)單元陣列的半導(dǎo)體集成電路裝置,該陣列由在多個(gè)行和多個(gè)列上成格子狀排列的非易失性半導(dǎo)體存儲(chǔ)裝置構(gòu)成;所述非易失性半導(dǎo)體存儲(chǔ)裝置包含,在半導(dǎo)體層上隔著第一柵絕緣層形成的字柵,在所述半導(dǎo)體層內(nèi)形成的構(gòu)成源區(qū)或漏區(qū)的雜質(zhì)擴(kuò)散層,以及沿著所述字柵的一側(cè)和另一側(cè)分別形成的側(cè)壁狀第一和第二控制柵極;所述第一控制柵極隔著第二柵絕緣層相對所述半導(dǎo)體層、且隔著側(cè)絕緣層相對字柵設(shè)置;所述第二控制柵極隔著第二柵絕緣層相對所述半導(dǎo)體層、且隔著側(cè)絕緣層相對字柵設(shè)置;所述第一和第二控制柵極分別在第一方向上連續(xù)布置,而且在與所述第一方向交錯(cuò)的第二方向上相鄰接的一組第一與第二控制柵極均連接于共用接觸部分。
此半導(dǎo)體集成電路裝置中,由于側(cè)壁狀控制柵極每隔一組連接于共用接觸部分,可確保與寬度狹窄的控制柵極的電氣連接。
本發(fā)明的半導(dǎo)體集成電路裝置,采取以下各種形態(tài)。
(A)所述控制柵極由在與所述雜質(zhì)擴(kuò)散層延伸方向相同的方向上連續(xù)的導(dǎo)電層構(gòu)成。
(B)所述共用接觸部分在與所述第一和第二控制柵極同一工序中形成,因而具有與所述第一和第二控制柵極連接且材質(zhì)相同的導(dǎo)電層。
(C)所述共用接觸部分可以具有在所述半導(dǎo)體層上形成的絕緣層、在該絕緣層上形成的導(dǎo)電層和在該導(dǎo)電層上形成的引出層。而且,所述絕緣層可以與位于所述字柵和所述控制柵極之間的所述側(cè)絕緣層在同一工序中形成,可以由第一氧化硅層、氮化硅層和第二氧化硅層的積層體構(gòu)成。
(D)位于所述字柵和所述控制柵極之間的所述側(cè)絕緣層,其上端對于所述半導(dǎo)體層最好處于比所述控制柵極高的位置。采取這樣的結(jié)構(gòu),便可確保覆蓋所述控制柵極的嵌入絕緣層的形成。就是說,相鄰的所述第一和第二控制柵極由嵌入絕緣層覆蓋,該嵌入絕緣層在連接于所述第一和第二控制柵極的、彼此相對的兩個(gè)所述側(cè)絕緣層之間形成。
(E)所述共用接觸部分可以設(shè)置在與所述雜質(zhì)擴(kuò)散層的端部相鄰的位置上。而且所述共用接觸部分對于排列成多列的所述雜質(zhì)擴(kuò)散層,可在該雜質(zhì)擴(kuò)散層的一側(cè)端部和另一側(cè)的端部上交錯(cuò)設(shè)置。
(F)所述存儲(chǔ)單元陣列可以分割成多個(gè)塊,與所述第一方向相鄰的塊的所述雜質(zhì)擴(kuò)散層,可以經(jīng)由所述半導(dǎo)體層內(nèi)形成的接觸用雜質(zhì)擴(kuò)散層來連接。
(G)所述第二柵絕緣層可由第一氧化硅層、氮化硅層和第二氧化硅層的積層體構(gòu)成。并且,位于所述字柵和所述控制柵極之間的所述側(cè)絕緣層,可由第一氧化硅層、氮化硅層和第二氧化硅層構(gòu)成。上述的第二柵絕緣層和側(cè)絕緣層可在同一工序內(nèi)形成。
圖1是顯示本發(fā)明實(shí)施例的半導(dǎo)體集成電路裝置布局的示意平面圖;圖2是沿圖1A-A線剖切部分的示意截面圖;圖3是表示圖1或圖2所示半導(dǎo)體集成電路裝置制造方法中一個(gè)工序的截面圖;圖4是表示圖3所示半導(dǎo)體集成電路裝置制造方法中一個(gè)工序的平面圖;圖5是表示圖1和圖2所示半導(dǎo)體集成電路裝置制造方法中一個(gè)工序的截面圖;圖6是表示圖1和圖2所示半導(dǎo)體集成電路裝置制造方法中一個(gè)工序的截面圖;圖7是表示圖6所示半導(dǎo)體集成電路裝置制造方法中一個(gè)工序的平面圖;圖8是表示圖1和圖2所示半導(dǎo)體集成電路裝置制造方法中一個(gè)工序的截面圖;圖9是表示圖1和圖2所示半導(dǎo)體集成電路裝置制造方法中一個(gè)工序的截面圖;圖10是表示圖1和圖2所示半導(dǎo)體集成電路裝置制造方法中一個(gè)工序的截面圖;圖11是表示圖1和圖2所示半導(dǎo)體集成電路裝置制造方法中一個(gè)工序的截面圖;圖12是表示圖1和圖2所示半導(dǎo)體集成電路裝置制造方法中一個(gè)工序的截面圖;圖13是表示圖1和圖2所示半導(dǎo)體集成電路裝置制造方法中一個(gè)工序的截面圖;圖14是表示圖1和圖2所示半導(dǎo)體集成電路裝置制造方法中一個(gè)工序的截面圖;圖15是表示本發(fā)明的半導(dǎo)體集成電路裝置制造方法中一個(gè)工序的改型例的平面圖;圖16是表示眾所周知的MONOS型存儲(chǔ)單元的截面圖。
具體實(shí)施例方式
圖1是表示包含本發(fā)明非易失性半導(dǎo)體存儲(chǔ)裝置的半導(dǎo)體集成電路裝置布局的示意平面圖,圖2是表示沿圖1A-A線剖切部分的示意截面圖。
本實(shí)施例的半導(dǎo)體集成電路裝置,由前述眾所周知的非易失性半導(dǎo)體存儲(chǔ)裝置(存儲(chǔ)單元)100在多個(gè)行或多個(gè)列配置成格子狀而構(gòu)成的存儲(chǔ)單元陣列構(gòu)成。
(存儲(chǔ)器件的構(gòu)造)首先,參照圖1說明本實(shí)施例的半導(dǎo)體集成電路裝置的布局。
圖1示出了第一塊B1和與之相鄰的第二塊B2。第一塊B1和第二塊B2由元件分離區(qū)300隔開。在各塊B1、B2中,設(shè)置沿行方向(X方向)延伸的多根字線50(WL)和沿列方向(Y方向)延伸的多根位線(BL)60。字線50設(shè)置得與字柵14連接,位線60由雜質(zhì)擴(kuò)散層16、18構(gòu)成。
第一和第二控制柵極20、30,分別由在列方向即沿著字柵14的側(cè)面延伸的連續(xù)的導(dǎo)電層40構(gòu)成。本實(shí)施例中,構(gòu)成第一和第二控制柵極20、30的導(dǎo)電層40,包圍各雜質(zhì)擴(kuò)散層16、18。第一和第二控制柵極20、30的一端是連續(xù)的,另一端連接到共用接觸部分200。因而,各第一和第二控制柵極20、30既具有存儲(chǔ)單元的控制柵極的功能,又具有連接列方向上排列的各控制柵極的布線功能。
單個(gè)的存儲(chǔ)單元100具有一個(gè)字柵14、處于該字柵14兩側(cè)的半導(dǎo)體基片內(nèi)的第一和第二控制柵極20、30和處在這些第一和第二控制柵極20、30外側(cè)的雜質(zhì)擴(kuò)散層16、18。而且,雜質(zhì)擴(kuò)散層16、18分別由相鄰的存儲(chǔ)單元100所共有。
在列方向上鄰接的塊B1和B2中,在不設(shè)共用接觸部分200的一側(cè),雜質(zhì)擴(kuò)散層16用在半導(dǎo)體基片內(nèi)形成的接觸用雜質(zhì)擴(kuò)散層400連接。在該接觸用雜質(zhì)擴(kuò)散層400上,形成與位線60的接觸部分250。同樣地,在列方向上鄰接的雜質(zhì)擴(kuò)散層18由圖中未示出的雜質(zhì)擴(kuò)散層連接。
接著,參照圖2說明半導(dǎo)體集成電路裝置的斷面構(gòu)造。
存儲(chǔ)單元100具有在半導(dǎo)體基片10的主面上經(jīng)由第一柵絕緣層12形成的字柵14,在半導(dǎo)體基片10內(nèi)形成的構(gòu)成源區(qū)或漏區(qū)的雜質(zhì)擴(kuò)散層16、18,以及分別沿著字柵14兩側(cè)形成的側(cè)壁狀第一和第二控制柵極20、30。在本實(shí)施例中,半導(dǎo)體基片10具有N型的第一阱10a和在該第一阱內(nèi)形成的P型第二阱10b。第一阱10a具有在電氣上把第二阱10b與半導(dǎo)體基片10的其他區(qū)域隔開的功能。
第一控制柵極20,面向半導(dǎo)體基片10的第二阱10b布置,中間夾有第二柵絕緣層22;其面向字柵14一側(cè)的布置,中間夾有側(cè)絕緣層24。同樣地,第二控制柵極30,面向半導(dǎo)體基片10的第二阱10b布置,中間夾有第二柵絕緣層22;其面向字柵14另一側(cè)的布置,中間夾有側(cè)絕緣層24。而且,第二柵絕緣層22以及側(cè)絕緣層24由第一氧化硅層22a、氮化硅層22b和第二氧化硅層22c構(gòu)成。第二柵絕緣層具有作為電荷積蓄區(qū)的功能。又,第一氧化硅層22a主要具有讓載流子(例如,電子)通過的隧道膜的功能,氮化硅層22b主要具有捕獲載流子的電荷積蓄層的功能。
另外,在字柵14兩側(cè)形成的側(cè)絕緣層24與24,具有分別將字柵14與控制柵極20、30在電氣上隔離的功能。為此,若側(cè)絕緣層24具有這種功能,就可對其構(gòu)造不作特別的限定。在本實(shí)施例中,側(cè)絕緣層24與第二柵絕緣層22在同一成膜工序中上形成,且在同一層構(gòu)成。另外,相對于半導(dǎo)體基片10,側(cè)絕緣層24的上端形成于比控制柵極20、30高的位置。而且,在相鄰的存儲(chǔ)單元100上,鄰接的第一控制柵極20和第二控制柵極30之間形成嵌入絕緣層70。該嵌入絕緣層70覆蓋控制柵極20、30,至少不使其露出。
共用接觸部分200將電壓施加到控制柵極20、30上,該部分由元件分離區(qū)300上形成的絕緣層210、導(dǎo)電層220及引出層230構(gòu)成。由第一氧化硅層22a、氮化硅層22b和第二氧化硅層22c的積層體構(gòu)成絕緣層210,與第二柵絕緣層22和側(cè)絕緣層24在同一工序中形成。導(dǎo)電層220與第一和第二控制柵極20、30在同一工序中形成。而且,導(dǎo)電層220與控制柵極20、30連續(xù),并具有與之相同的材質(zhì)。又,引出層230由例如氮化硅層等的絕緣層構(gòu)成。引出層230在形成控制柵極20、30和導(dǎo)電層220圖案時(shí)起掩模層的作用。
在其上形成存儲(chǔ)單元100及共用接觸部分200等的半導(dǎo)體基片10上形成層間絕緣層72。然后,在層間絕緣層72中,在接觸孔內(nèi)填充通達(dá)接觸部分200的導(dǎo)電層220的導(dǎo)電層82,該導(dǎo)電層82與在層間絕緣層72上形成的布線層80連接。
本實(shí)施例的半導(dǎo)體集成電路裝置中,側(cè)壁狀控制柵極20、30與在每一組均與控制柵極20、30連接的凸緣狀共用接觸部分200連接,故可確保與控制柵極的電氣連接。就是說,本發(fā)明的控制柵極具有側(cè)壁狀外形,其寬度通常小于0.1μm,因而確保這種控制柵極的電氣連接便成了一個(gè)重要的課題。在本實(shí)施例中,通過上述共用接觸部分以所需要的最小面積確保了與控制柵極的電氣接觸。
(半導(dǎo)體集成電路裝置的制造方法)接著,參照圖3-圖14說明本實(shí)施例的半導(dǎo)體集成電路裝置的制造方法。各截面圖,對應(yīng)于沿著圖1A-A線剖切的部分。在圖3-圖14中,與圖1所示部分實(shí)質(zhì)上相同的部分均標(biāo)以相同符號,其敘述從略。
(1)如圖3及圖4所示,首先在半導(dǎo)體基片10的表面上,用LOCOS法或溝槽隔離法等形成元件隔離區(qū)300。然后,形成深的N型第一阱10a和比第一阱10a淺的P型第二阱10b。然后,在半導(dǎo)體基片10內(nèi)形成用以形成位線60的接觸部分210(參見圖1)的接觸用雜質(zhì)擴(kuò)散層400。
然后,在半導(dǎo)體基片10的表面形成第一柵絕緣層12、由攙雜多晶硅構(gòu)成的字柵層140以及在后面CMP工序中的終止層S100。作為終止層S100,舉例來說,可以采用氮化硅層等。
如圖4所示,除開口部分160、180外,在半導(dǎo)體基片10上全面形成字柵層140及終止層S100的積層體。開口部分160、180大體上對應(yīng)于后來用離子注入法形成雜質(zhì)擴(kuò)散層16、18的區(qū)域。圖4中的A-A線,對應(yīng)于圖1的A-A線。然后,在后工序中沿著開口部分160、180的邊緣部分形成側(cè)絕緣層和控制柵極。
(2)如圖5所示,在形成了字柵層140和終止層S100積層體的半導(dǎo)體基片10上,全面地依次層積第一氧化硅層22a、氮化硅層22b和第二氧化硅層22c。第一氧化硅層22a可用例如熱氧化法成膜。氮化硅層22b在氨氣氛中進(jìn)行退火處理之后,可用CVD等法成膜。第二氧化硅層22c用CVD法,例如高溫氧化法成膜。上述各層成膜后,最好進(jìn)行退火處理,使各層致密化。
上述的第一氧化硅層22a、氮化硅層22b和第二氧化硅層22c,通過后續(xù)的圖案形成工序,構(gòu)成如圖2所示的控制柵極20、30的第二柵絕緣層22及側(cè)絕緣層24以及共用接觸部分200的絕緣層210。
(3)如圖6所示,在第二氧化硅層22c上全面形成攙雜多晶硅層20a(30a)。攙雜多晶硅層20a(30a),經(jīng)后續(xù)的圖案形成工序,構(gòu)成控制柵極20、30的導(dǎo)電層40(參見圖1)和共用接觸部分200的導(dǎo)電層220(參見圖2)。
接著,在形成共用接觸部分的區(qū)域(下稱“共用接觸部分形成區(qū)域”)200a上形成抗蝕劑層R100。在該實(shí)施例中,該抗蝕劑層R100如圖7所示,設(shè)置在與共用接觸部分形成區(qū)域于200a對應(yīng)的位置上。
(4)如圖8所示,用各向異性刻蝕對攙雜多晶硅層20a進(jìn)行全面的刻蝕,形成第一和第二控制柵極20、30和共同接觸部用的導(dǎo)電層220。就是說,在該工序中,沿著字柵層140開口部分160、180的側(cè)面(參見圖4),中間夾以側(cè)絕緣層24,在第二柵絕緣層22上形成側(cè)壁狀控制柵極20、30。而且,與此同時(shí),在被抗蝕劑層R100遮掩的部分上連接控制柵極20、30,形成共用接觸部分的導(dǎo)電層220a。接著,用溶解或灰化(アツシング)等方法除去抗蝕劑層R100。
(5)如圖9所示,用離子注入法全面地注入雜質(zhì)(例如N型雜質(zhì)),在第二阱10b內(nèi)形成構(gòu)成源區(qū)或漏區(qū)的雜質(zhì)擴(kuò)散層16、18。另外,根據(jù)需要,可以除去形成雜質(zhì)擴(kuò)散層16、18的區(qū)域上的第二絕緣層。在雜質(zhì)擴(kuò)散層16、18的露出部分上可以形成鈦、鈷等的硅化物層。
(6)如圖10所示,在形成了第一和第二控制柵極20、30和導(dǎo)電層220a等的半導(dǎo)體基片10上全面地形成氧化硅、氮化硅等絕緣層70a。
(7)如圖11所示,用CMP法對絕緣層70a作平面化加工,直到終止層S100露出的程度。此時(shí),字柵層140和終止層S100側(cè)面上形成的側(cè)絕緣層24,以高出控制柵極20、30的狀態(tài)殘留。然后,在將控制柵極20、30夾在中間的相對的側(cè)絕緣層24與24之間形成嵌入絕緣層70。通過此工序,用嵌入絕緣層70完全覆蓋第一和第二控制柵極20、30,與此同時(shí),使構(gòu)成共用接觸部分的導(dǎo)電層220至少露出一部分。
(8)如圖12所示,在包含平面化后的嵌入絕緣層70及終止層S100的積層體的表面上,整體地形成氮化硅層等絕緣層230a。接著,如圖13所示,在共用接觸部分形成區(qū)域200a上形成抗蝕劑層R200,以此為掩模,在絕緣層230a上形成圖案,以此形成引出層230。接著,用眾所周知的方法除去抗蝕劑層R200。
(9)如圖14所示,形成由攙雜多晶硅層、金屬層或硅化物等合金層組成的導(dǎo)電層之后,形成抗蝕劑層R300,再通過在上述導(dǎo)電層上形成圖案來形成字線50。另外,抗蝕劑層R300或字線50為金屬層的情況下,以此為掩模,通過在多晶硅構(gòu)成的字柵層140上形成圖案,形成陣列狀布置的字柵14。
接著,如圖2所示,用眾所周知的方法形成層間絕緣層72之后,形成與共用接觸部分200連接的導(dǎo)電層82及配線層80。
通過以上工序,即可制造圖1所示的半導(dǎo)體集成電路裝置。
采用該制造方法,可以在不特別增加工序數(shù)的條件下,在形成側(cè)壁狀控制柵極20、30的同時(shí),形成共用接觸部分200。因而,共用接觸部分200可以具有至少接近雜質(zhì)擴(kuò)散層16、18寬度的尺寸,可確保充分大的接觸面積。因而,在本發(fā)明中,即使對于難以取得充分接觸面積的側(cè)壁狀控制柵極20、30,也可以經(jīng)由共用接觸部分200獲得可靠的電氣接觸。
(變形例)
接著,參照圖15就上述實(shí)施例的變形例進(jìn)行說明。圖15是表示上述實(shí)施例工序(3)的平面圖,與圖7相當(dāng)。圖15中,與圖7所示部分本質(zhì)上相同的部分均標(biāo)以相同符號,說明從略。
圖7的示例中,只是與共用接觸部分的形成區(qū)域200a對應(yīng)的部分上形成抗蝕劑層R100。與此形成對照,在圖15的示例中,采用連續(xù)的抗蝕劑層R400,它覆蓋行方向上存在的多個(gè)共用接觸部分形成區(qū)域200a。采用這種連續(xù)的抗蝕劑層R400,與采用圖7所示的分離的抗蝕劑層R100的情況相比,可以緩和光刻時(shí)的光接近效應(yīng)的影響,具有可更準(zhǔn)確地形成圖案的優(yōu)點(diǎn)。
在此例的情況下,共用接觸部分形成區(qū)域200a以外的部分也殘留攙雜多晶硅層20a(30a),但是在上述實(shí)施例工序(9)中形成字柵14的圖案時(shí),可以用引出層230為掩模同時(shí)除去不需要的部分。
以上對本發(fā)明一個(gè)實(shí)施例進(jìn)行了說明,但是本發(fā)明不限于此,在本發(fā)明的主要發(fā)明思想的范圍內(nèi),可以采取各種各樣的形式。例如,在上述實(shí)施例中,采用塊(バルク)狀的半導(dǎo)體基片作為半導(dǎo)體,但采用SOI基片半導(dǎo)體層也行。
權(quán)利要求
1.一種具有存儲(chǔ)單元陣列的半導(dǎo)體集成電路裝置,該陣列由在多個(gè)行和多個(gè)列上成格子狀排列的多個(gè)非易失性半導(dǎo)體存儲(chǔ)裝置構(gòu)成;每個(gè)所述非易失性半導(dǎo)體存儲(chǔ)裝置包含在半導(dǎo)體層上隔著第一柵絕緣層形成的字柵,構(gòu)成源區(qū)或漏區(qū)的雜質(zhì)擴(kuò)散層,以及沿著所述字柵的第一側(cè)形成的第一控制柵極,上述第一控制柵極位于上述半導(dǎo)體層和上述字柵上,在第一控制柵極和上述半導(dǎo)體層之間有第二柵絕緣層,在第一控制柵極和上述字柵之間有一個(gè)側(cè)絕緣層;沿著所述字柵的第二側(cè)形成的第二控制柵極,上述第二控制柵極位于上述半導(dǎo)體層和上述字柵上,在第二控制柵極和上述半導(dǎo)體層之間有另一個(gè)第二柵絕緣層,在第二控制柵極和上述字柵之間有另一個(gè)側(cè)絕緣層;所述第一和第二控制柵極分別在第一方向上連續(xù)布置,而且第一控制柵極的一個(gè)端部和第二控制柵極一個(gè)端部在與所述第一方向交錯(cuò)的第二方向上相鄰接,它們均連接于共用接觸部分。
2.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路裝置,其特征在于上述第一和第二控制柵極沿上述字柵的任一邊都形成為側(cè)壁的形狀。
3.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路裝置,其特征在于上述共用接觸部分包括形成在所述半導(dǎo)體層上的一個(gè)絕緣層,該絕緣層形成為包括第一氧化硅層、氮化硅層和第二氧化硅層的疊層結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路裝置,其特征在于上述共用接觸部分是彼此交錯(cuò)的。
5.一種具有存儲(chǔ)單元陣列的半導(dǎo)體集成電路裝置,該陣列由在多個(gè)行和多個(gè)列上成格子狀排列的多個(gè)非易失性半導(dǎo)體存儲(chǔ)裝置構(gòu)成;每個(gè)所述非易失性半導(dǎo)體存儲(chǔ)裝置包含在半導(dǎo)體層上隔著第一柵絕緣層形成的字柵,構(gòu)成源區(qū)或漏區(qū)的雜質(zhì)擴(kuò)散層,以及沿上述字柵的任一邊形成的側(cè)壁形狀的第一和第二控制柵極;其中,上述第一控制柵極位于上述半導(dǎo)體層和上述字柵上,在第一控制柵極和上述半導(dǎo)體層之間有第二柵絕緣層,在第一控制柵極和上述字柵之間有一個(gè)側(cè)絕緣層;上述第二控制柵極位于上述半導(dǎo)體層和上述字柵上,在第二控制柵極和上述半導(dǎo)體層之間有另一個(gè)第二柵絕緣層,在第二控制柵極和上述字柵之間有另一個(gè)側(cè)絕緣層;所述第一和第二控制柵極分別在第一方向上連續(xù)布置,而且,在與所述第一方向交錯(cuò)的第二方向上相鄰接的一對柵極的第一控制柵極的一個(gè)端部和第二控制柵極一個(gè)端部,被連接于共用接觸部分,上述共用接觸部分與相鄰的共用接觸部分是彼此交錯(cuò)的結(jié)構(gòu)。
6.一種具有存儲(chǔ)單元陣列的半導(dǎo)體集成電路裝置,該陣列由在多個(gè)行和多個(gè)列上成格子狀排列的多個(gè)非易失性半導(dǎo)體存儲(chǔ)裝置構(gòu)成;每個(gè)所述非易失性半導(dǎo)體存儲(chǔ)裝置包含在半導(dǎo)體層上隔著第一柵絕緣層形成的字柵,構(gòu)成源區(qū)或漏區(qū)的雜質(zhì)擴(kuò)散層,以及沿上述字柵的任一邊形成的側(cè)壁形狀的第一和第二控制柵極;其中,上述第一控制柵極位于上述半導(dǎo)體層和上述字柵上,在第一控制柵極和上述半導(dǎo)體層之間有第二柵絕緣層,在第一控制柵極和上述字柵之間有一個(gè)側(cè)絕緣層;上述第二控制柵極位于上述半導(dǎo)體層和上述字柵上,在第二控制柵極和上述半導(dǎo)體層之間有另一個(gè)第二柵絕緣層,在第二控制柵極和上述字柵之間有另一個(gè)側(cè)絕緣層;所述第一和第二控制柵極分別在第一方向上連續(xù)布置,而且,在與所述第一方向交錯(cuò)的第二方向上相鄰接的一對第一控制柵極和第二控制柵極,被連接于共用接觸部分,上述共用接觸部分與相鄰的共用接觸部分形成彼此交錯(cuò)的結(jié)構(gòu)。
7.根據(jù)權(quán)利要求6的半導(dǎo)體集成電路裝置,其特征在于上述共用接觸部分包括形成在所述半導(dǎo)體層上的一個(gè)絕緣層,該絕緣層形成為包括第一氧化硅層、氮化硅層和第二氧化硅層的疊層結(jié)構(gòu)。
8.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路裝置,其特征在于上述共用接觸部分連接到第一控制柵極的端部和第二控制柵極的端部,包括以與上述第一和第二控制柵極相同的材料形成的共用接觸部分導(dǎo)電層。
9.一種具有存儲(chǔ)單元陣列的半導(dǎo)體集成電路裝置,該陣列由在多個(gè)行和多個(gè)列上成格子狀排列的多個(gè)非易失性半導(dǎo)體存儲(chǔ)裝置構(gòu)成;每個(gè)所述非易失性半導(dǎo)體存儲(chǔ)裝置包含在半導(dǎo)體層上隔著第一柵絕緣層形成的字柵,構(gòu)成源區(qū)或漏區(qū)的雜質(zhì)擴(kuò)散層,以及沿上述字柵的一邊形成的側(cè)壁形狀的第一控制柵極,上述第一控制柵極位于上述半導(dǎo)體層和上述字柵上,在第一控制柵極和上述半導(dǎo)體層之間有第二柵絕緣層,在第一控制柵極和上述字柵之間有一個(gè)側(cè)絕緣層;沿上述字柵的另一邊形成的側(cè)壁形狀的第二控制柵極,上述第二控制柵極位于上述半導(dǎo)體層和上述字柵上,在第二控制柵極和上述半導(dǎo)體層之間有另一個(gè)第二柵絕緣層,在第二控制柵極和上述字柵之間有另一個(gè)側(cè)絕緣層;其中,在行的方向上彼此相鄰的兩個(gè)非易失性存儲(chǔ)裝置共用上述雜質(zhì)擴(kuò)散層其間隔著上述雜質(zhì)擴(kuò)散層相互面對的一對第一和第二控制柵極被相互連接以圍繞上述雜質(zhì)擴(kuò)散層,并且連接于共用接觸部分。
10.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路裝置,其特征在于上述共用接觸部分連接到第一控制柵極的端部和第二控制柵極的端部,包括以與上述第一和第二控制柵極相同的材料形成的一個(gè)導(dǎo)電層。
11.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路裝置,其特征在于上述共用接觸部分包括形成在上述半導(dǎo)體層上的一個(gè)絕緣層、形成在上述絕緣層上的一個(gè)導(dǎo)電層和形成在上述導(dǎo)電層上的一個(gè)帽蓋層。
12.根據(jù)權(quán)利要求11的半導(dǎo)體集成電路裝置,其特征在于上述絕緣層形成為包括第一氧化硅層、氮化硅層和第二氧化硅層的疊層結(jié)構(gòu)。
13.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路裝置,其特征在于上述側(cè)絕緣層位于上述字柵和第一與第二控制柵極之間;和上述側(cè)絕緣層的上部相對于上述半導(dǎo)體層的位置比上述第一和第二控制柵極更高。
14.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路裝置,其特征在于一個(gè)掩埋的絕緣層形成在與上述第一和第二控制柵極接觸的兩個(gè)側(cè)絕緣層之間。
15.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路裝置,其特征在于上述共用接觸部分與上述雜質(zhì)擴(kuò)散層的一個(gè)端部接觸。
16.根據(jù)權(quán)利要求15的半導(dǎo)體集成電路裝置,其特征在于上述共用接觸部分彼此交錯(cuò)。
17.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路裝置,其特征在于上述共用接觸部分上述第二柵絕緣層由第一氧化硅層、氮化硅層和第二氧化硅層的疊層結(jié)構(gòu)形成。
18.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路裝置,其特征在于上述側(cè)絕緣層形成為包括第一氧化硅層、氮化硅層和第二氧化硅層的疊層結(jié)構(gòu)。
全文摘要
一種半導(dǎo)體集成電路裝置,它設(shè)有由非易失性半導(dǎo)體存儲(chǔ)裝置(存儲(chǔ)單元)100在多個(gè)行和多個(gè)列上格子狀排列形成的存儲(chǔ)單元陣列。非易失性半導(dǎo)體存儲(chǔ)裝置包括在半導(dǎo)體基片10上隔著第一柵絕緣層12形成的字柵14、在半導(dǎo)體基片10內(nèi)形成的構(gòu)成源區(qū)或漏區(qū)的雜質(zhì)擴(kuò)散層16、18以及沿著字柵的一側(cè)和另一側(cè)分別形成的側(cè)壁狀第一和第二控制柵極20、30。第一和第二控制柵極分別隔著第二柵絕緣層22相對半導(dǎo)體基片、且隔著側(cè)絕緣層24相對字柵設(shè)置。并且,第一和第二控制柵極分別在列方向上連續(xù)布置,而且在行方向上鄰接的一組第一和第二控制柵極連接于共用接觸部分200。
文檔編號H01L21/8246GK1601749SQ20041008806
公開日2005年3月30日 申請日期2002年1月30日 優(yōu)先權(quán)日2001年1月30日
發(fā)明者蝦名昭彥, 丸尾豐 申請人:精工愛普生株式會(huì)社