專利名稱：非揮發(fā)性存儲器結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件，特別是涉及一種非揮發(fā)性存儲器結(jié)構(gòu)及其制造方法。
背景技術(shù)：
在各種非揮發(fā)性存儲器產(chǎn)品中，具有可進行多次數(shù)據(jù)的存入、讀取、抹除等動作，且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點的可電抹除且可編程只讀存儲器(EEPROM)，已成為個人計算機和電子設(shè)備所廣泛采用的一種存儲器元件。
典型的可電抹除且可程序只讀存儲器以摻雜的多晶硅(polysilicon)制作浮置柵極(floating gate)與控制柵極(control gate)。而且，為了避免典型的可電抹除且可程序只讀存儲器在抹除時，因過度抹除現(xiàn)象太過嚴重，而導(dǎo)致數(shù)據(jù)的誤判的問題。而在控制柵極與浮置柵極側(cè)壁、基底上方另設(shè)一選擇柵極(select gate)，而形成分離柵極(Split-gate)結(jié)構(gòu)。
此外，在現(xiàn)有技術(shù)中，亦有采用一電荷陷入層(charge trapping layer)取代多晶硅浮置柵極，此電荷陷入層的材料例如是氮化硅。這種氮化硅電荷陷入層上下通常各有一層氧化硅，而形成氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，簡稱ONO)復(fù)合層。圖1為繪示為美國專利US5930631號案所揭露一種具有分離柵極(Split-gate)結(jié)構(gòu)的可電抹除且可程序只讀存儲器。
請參照圖1，此存儲器包括基底1、場氧化層3、柵氧化層5、選擇柵極7、漏極區(qū)9、源極區(qū)11、氧化硅/氮化硅/氧化硅(ONO)復(fù)合層13及控制柵極15。場氧化層3上至于基底1上以隔離出有源區(qū)。選擇柵極7設(shè)置于基底1上。柵氧化層5設(shè)置于選擇柵極7與基底1之間。漏極區(qū)9與源極區(qū)11設(shè)置于選擇柵極7兩側(cè)的基底中?？刂茤艠O15的一部份位于選擇柵極7上，另一部份與源極區(qū)11相鄰。氧化硅/氮化硅/氧化硅(ONO)復(fù)合層13設(shè)置于控制柵極15與選擇柵極7、控制柵極與基底1之間。
然而，由于分離柵極結(jié)構(gòu)需要較大的分離柵極區(qū)域而具有較大的存儲單元尺寸，因此其存儲單元尺寸較具有堆棧柵極的可電抹除且可程序只讀存儲器的存儲單元尺寸大，而產(chǎn)生所謂無法增加元件集成度的問題。
另一方面，由于與非門(NAND)型陣列是使各存儲單元是串接在一起，其集成度會較或非門(NOR)型陣列高。因此，將分離柵極快閃存儲單元陣列制作成與非門(NAND)型陣列結(jié)構(gòu)，可以使元件做的較密集。然而，與非門(NAND)型陣列中的存儲單元寫入與讀取的程序較為復(fù)雜，且其由于在陣列中串接了很多存儲單元，因此會有存儲單元的讀取電流較小，而導(dǎo)致存儲單元的操作速度變慢、無法提升元件效能的問題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的一目的為提供一種非揮發(fā)性存儲器結(jié)構(gòu)及其制造方法，可以簡單的制作出與非門型陣列結(jié)構(gòu)的非揮發(fā)性存儲器結(jié)構(gòu)，此種非揮發(fā)性存儲器可以利用源極側(cè)注入效應(yīng)(Source-Side Injection，SSI)進行程序化操作，而能夠提高程序化速度，并提高存儲器效能。
本發(fā)明提供一種非揮發(fā)性存儲器結(jié)構(gòu)，非揮發(fā)性存儲器結(jié)構(gòu)是由基底、多個柵極結(jié)構(gòu)、多個選擇柵極結(jié)構(gòu)、間隙壁與源極區(qū)/漏極區(qū)所構(gòu)成。其中，各個柵極結(jié)構(gòu)由基底起至少是由底介電層、電荷陷入層、頂介電層、控制柵極與頂蓋層所構(gòu)成。多個選擇柵極結(jié)構(gòu)分別設(shè)置于多個柵極結(jié)構(gòu)的一側(cè)，并使多個柵極結(jié)構(gòu)串聯(lián)在一起，形成存儲單元列，各個選擇柵極結(jié)構(gòu)由基底起至少是由選擇柵極介電層與選擇柵極所構(gòu)成。間隙壁設(shè)置于柵極結(jié)構(gòu)與選擇柵極之間。源極區(qū)/漏極區(qū)分別設(shè)置于存儲單元列兩側(cè)的基底中。
在上述之非揮發(fā)性存儲器結(jié)構(gòu)中，選擇柵極可以填滿柵極結(jié)構(gòu)之間的間隙。電荷陷入層的材料可為氮化硅。底介電層與頂介電層的材料可為氧化硅。
在上述非揮發(fā)性存儲器結(jié)構(gòu)中，由一個柵極結(jié)構(gòu)、間隙壁與一個選擇柵極結(jié)構(gòu)可構(gòu)成存儲單元，而多個存儲單元串聯(lián)在一起。由于在存儲單元之間并沒有間隙，因此可以提升存儲單元陣列的集成度。
而且，由于使用電荷陷入層作為電荷儲存單元，因此不需要考慮柵極耦合率的概念，而使其操作所需的工作電壓將越低，而提升存儲單元的操作速度。
本發(fā)明又提供一種非揮發(fā)性存儲器結(jié)構(gòu)，非揮發(fā)性存儲器結(jié)構(gòu)是由柵極結(jié)構(gòu)、選擇柵極、間隙壁、選擇柵極介電層、源極區(qū)、漏極區(qū)所構(gòu)成。其中，柵極結(jié)構(gòu)由基底起至少是由底介電層、電荷陷入層、頂介電層、控制柵極與頂蓋層所構(gòu)成。選擇柵極設(shè)置于柵極結(jié)構(gòu)的一側(cè)。間隙壁設(shè)置于柵極結(jié)構(gòu)與選擇柵極之間。選擇柵極介電層設(shè)置于選擇柵極與基底之間。源極區(qū)設(shè)置于柵極結(jié)構(gòu)不與選擇柵極相鄰的一側(cè)的基底中。漏極區(qū)設(shè)置于選擇柵極不與柵極結(jié)構(gòu)相鄰的一側(cè)的基底中。
在上述的非揮發(fā)性存儲器結(jié)構(gòu)中，電荷陷入層的材料可為氮化硅，底介電層與頂介電層的材料可為氧化硅。而且，由于使用電荷陷入層作為電荷儲存單元，因此不需要考慮柵極耦合率的概念，而使其操作所需的工作電壓將越低，而提升存儲單元的操作速度。
本發(fā)明再提供一種非揮發(fā)性存儲器的制造方法，首先提供基底，并于此基底上形成多個柵極結(jié)構(gòu)，各個柵極結(jié)構(gòu)由基底起依序為底介電層、電荷陷入層、頂介電層、控制柵極與頂蓋層。然后，于這些柵極結(jié)構(gòu)的側(cè)壁形成多個間隙壁，并于基底上形成選擇柵極介電層。之后，于這些柵極結(jié)構(gòu)的一側(cè)形成多個選擇柵極，使這些柵極結(jié)構(gòu)串聯(lián)在一起，形成存儲單元列。然后，于存儲單元列兩側(cè)的基底中形成源極區(qū)/漏極區(qū)，并于基底上形成與漏極區(qū)電連接的位線。
在上述的非揮發(fā)性存儲器的制造方法中，于柵極結(jié)構(gòu)的一側(cè)形成選擇柵極，而使柵極結(jié)構(gòu)串聯(lián)在一起，形成存儲單元列的步驟如下首先，于基底上形成一層導(dǎo)體層，此導(dǎo)體層填滿柵極結(jié)構(gòu)間的間隙。然后，移除預(yù)定形成存儲單元列的區(qū)域以外的柵極結(jié)構(gòu)與部分導(dǎo)體層。
在上述之非揮發(fā)性存儲器的制造方法中，使用電荷陷入層作為電荷儲存單元，因此不需要考慮柵極耦合率的概念，而使其操作所需的工作電壓將越低，而提升存儲單元的操作速度。而且，本發(fā)明形成非揮發(fā)性存儲器的步驟與現(xiàn)有的工藝相比較為簡單，因此可以減少制造成本。
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，以下配合附圖以及優(yōu)選實施例，以更詳細地說明本發(fā)明。


圖1為繪示現(xiàn)有一種非揮發(fā)性存儲單元結(jié)構(gòu)的剖面圖。
圖2A為繪示本發(fā)明的與非門(NAND)型非揮發(fā)性存儲器結(jié)構(gòu)的上視圖。
圖2B為繪示本發(fā)明的與非門(NAND)型非揮發(fā)性存儲器結(jié)構(gòu)的剖面圖。
圖2C為繪示本發(fā)明的單一存儲單元結(jié)構(gòu)的剖面圖。
圖3為繪示本發(fā)明的與非門(NAND)型非揮發(fā)性存儲器結(jié)構(gòu)的電路簡圖。
圖4A至圖4E為繪示本發(fā)明優(yōu)選實施例的與非門(NAND)型非揮發(fā)性存儲器結(jié)構(gòu)的制造剖面流程圖。
簡單符號說明1、100、200基底3場氧化層5柵氧化層7選擇柵極9、126、222漏極區(qū)11、128、224源極區(qū)13氧化硅/氮化硅/氧化硅(ONO)復(fù)合層15控制柵極102元件隔離結(jié)構(gòu)104有源區(qū)106、106a～106d多個柵極結(jié)構(gòu)108、202a底介電層110、204a電荷陷入層112、206a頂介電層114控制柵極116、210、210a頂蓋層118、214間隙壁120、120a～120d選擇柵極結(jié)構(gòu)122、216選擇柵極介電層124、218選擇柵極130a～130d存儲單元結(jié)構(gòu)132、220存儲單元列202、206介電層204電荷陷入材料層
208、208a導(dǎo)體層212柵極結(jié)構(gòu)226內(nèi)層介電層228導(dǎo)線230插塞Qn1、Qn2、Qn3、Qn4存儲單元CG1、CG2、CG3、CG4控制柵極線SG1、SG2、SG3、SG4選擇柵極線具體實施方式
圖2A為繪示本發(fā)明的與非門(NAND)型非揮發(fā)性存儲器結(jié)構(gòu)的上視圖。圖2B為繪示圖2A中沿A-A’線的結(jié)構(gòu)剖面圖。圖2C為繪示本發(fā)明的非揮發(fā)性存儲器的結(jié)構(gòu)剖面圖。
請同時參照圖2A與圖2B，本發(fā)明的非揮發(fā)性存儲器結(jié)構(gòu)至少是由基底100、元件隔離結(jié)構(gòu)102、有源區(qū)104、多個柵極結(jié)構(gòu)106a～106d(各個柵極結(jié)構(gòu)106a～106d由基底100起依序為底介電層108、電荷陷入層110、頂介電層112、控制柵極114、頂蓋層116)、間隙壁118、多個選擇柵極結(jié)構(gòu)120a～120d(各個選擇柵極結(jié)構(gòu)120a～120d由基底100起依序為選擇柵極介電層122、選擇柵極124)、漏極區(qū)126、源極區(qū)128所構(gòu)成。
基底100例如是硅基底，此基底100可為P型基底或N型基底。元件隔離結(jié)構(gòu)102設(shè)置于基底100中，用以定義出有源區(qū)104。
多個柵極結(jié)構(gòu)106a～106d設(shè)置于基底100上。底介電層108的材料例如是氧化硅，其厚度例如是20埃至30埃左右；電荷陷入層110的材料例如是氮化硅，其厚度例如是30埃至50埃左右；頂介電層112的材料例如是氧化硅，其厚度例如是20埃至40埃左右；控制柵極114的材料例如是摻雜多晶硅，其厚度例如是600埃至1000埃左右。頂蓋層116的材料例如是氧化硅，其厚度例如是1000埃至1500埃左右。
間隙壁118設(shè)置于柵極結(jié)構(gòu)106a～106d的側(cè)壁上，其材料例如是氧化硅。
多個選擇柵極結(jié)構(gòu)120a～120d分別設(shè)置于多個柵極結(jié)構(gòu)106a～106d一側(cè)基底100上。其中，選擇柵極120a～120d分別與柵極結(jié)構(gòu)106a～106d相連接，亦即選擇柵極120a～120d與堆棧柵極結(jié)構(gòu)106a～106d是以交錯的方式連接在一起。選擇柵極介電層122的材料例如是氧化硅，其厚度例如是160?！?70埃左右。選擇柵極124的材料例如是摻雜多晶硅。
多個柵極結(jié)構(gòu)106a～106d、間隙壁118與多個選擇柵極結(jié)構(gòu)120a～120d跨過有源區(qū)104之處分別構(gòu)成存儲單元結(jié)構(gòu)130a～130d。而且，在一個有源區(qū)104上的存儲單元結(jié)構(gòu)130a～130d串聯(lián)而構(gòu)成存儲單元列132。漏極區(qū)126設(shè)置于存儲單元列132中的選擇柵極結(jié)構(gòu)120a不與柵極結(jié)構(gòu)106a相鄰一側(cè)的基底100中。源極區(qū)128設(shè)置于存儲單元列132中的柵極結(jié)構(gòu)106d不與選擇柵極結(jié)構(gòu)120d相鄰一側(cè)的基底100中。亦即，漏極區(qū)126與源極區(qū)128則分別位于存儲單元列132兩側(cè)的基底中。
在上述存儲單元列132結(jié)構(gòu)中，有源區(qū)104上的多個柵極結(jié)構(gòu)106a～106d、間隙壁118與多個選擇柵極結(jié)構(gòu)120a～120d分別構(gòu)成存儲單元結(jié)構(gòu)130a～130d。由于在存儲單元130a～130d之間并沒有間隙，因此可以提升存儲單元陣列的集成度。
而且，由于使用電荷陷入層110作為電荷儲存單元，因此不需要考慮柵極耦合率的概念，而使其操作所需的工作電壓將越低，而提升存儲單元的操作速度。
在上述實施例中，以使四個存儲單元結(jié)構(gòu)130a～130d串接在一起為實例做說明。當(dāng)然，在本發(fā)明中串接的存儲單元結(jié)構(gòu)的數(shù)目，可以視實際需要而串接適當(dāng)?shù)臄?shù)目，舉例來說，同一條位線可以串接32至64個存儲單元結(jié)構(gòu)。
此外，若只有一個存儲單元結(jié)構(gòu)132，則其結(jié)構(gòu)圖2C所示，柵極結(jié)構(gòu)106、間隙壁118、選擇柵極結(jié)構(gòu)120構(gòu)成存儲單元結(jié)構(gòu)。漏極區(qū)126設(shè)置于選擇柵極結(jié)構(gòu)120一側(cè)的基底100中。源極區(qū)128設(shè)置于柵極結(jié)構(gòu)106一側(cè)的基底100中。由于使用電荷陷入層110作為電荷儲存單元，因此不需要考慮柵極耦合率的概念，而使其操作所需的工作電壓將越低，而提升存儲單元的操作速度。
圖3所繪示為本發(fā)明的存儲單元列的電路簡圖，在圖3中以四個存儲單元為例，以說明本發(fā)明的存儲單元列的操作模式。
請參照圖3，存儲單元列包括四個存儲單元Qn1～Qn4、選擇柵極線SG1～SG4、控制柵極線CG1～CG4。存儲單元Qn1～Qn4串接在一起，選擇柵極線SG1～SG4分別連接存儲單元Qn1～Qn4的選擇柵極，控制柵極線CG1～CG4分別連接存儲單元Qn1～Qn4的控制柵極。
在程序化時，以存儲單元Qn2為例做說明，源極施加5伏特左右的偏壓；選定的選擇柵極線SG2施加1.5伏特左右的偏壓，非選定選擇柵極線SG1、SG3、SG4維持施加8伏特左右的偏壓；選定的控制柵極線CG2分別施加8伏特的偏壓、非選定的控制柵極線CG1、CG3、CG4維持施加5～8伏特的偏壓；基底施加0伏特的電壓，而可以利用源極側(cè)(Source-Side Injection，SSI)效應(yīng)使電子注入存儲單元的浮置柵極中，而使存儲單元Qn2程序化。
在讀取時，源極施加0伏特左右的偏壓，選擇柵極線SG1～SG4分別施加3.3伏特左右的偏壓、控制柵極線CG1、GC3、CG4分別施加8伏特左右的偏壓，控制柵極線CG2分別施加3伏特左右的偏壓、漏極(位線)為1.5伏特。由于此時電荷陷入層中總電荷量為負的存儲單元的通道關(guān)閉且電流很小，而電荷陷入層中上總電荷量略正的存儲單元的通道打開且電流大，故可藉由存儲單元的通道開關(guān)/通道電流大小來判斷儲存于此存儲單元中的數(shù)字信息是「1」還是「0」。
在抹除時，源極、選擇柵極線SG1～SG4、控制柵極線CG1～CG4為-10伏特左右的偏壓；基底施加0伏特左右的偏壓，而可以利用通道F-N穿隧效應(yīng)(Channel F-N Tunneling)使電子由存儲單元的電荷陷入層拉至基底中，而使存儲單元中的數(shù)據(jù)被抹除。
在本發(fā)明的存儲單元列的操作模式中，其系利用熱載子效應(yīng)以單一存儲單元的單一位為單位進行程序化，并利用通道F-N穿隧效應(yīng)抹除整個列的存儲單元。因此，其電子注入效率較高，故可以降低操作時的存儲單元電流，并同時能提高操作速度。因此，電流消耗小，可有效降低整個芯片的功率損耗。
接著說明本發(fā)明的非揮發(fā)性存儲器結(jié)構(gòu)之制造方法，圖4A至圖4E為繪示圖2A中沿A-A’線的制造流程剖面圖。
首先，請參照圖4A，提供一基底200，基底200例如是硅基底，在此基底200中已形成有元件隔離結(jié)構(gòu)(未圖標)。接著，在基底200上依序形成介電層202、電荷陷入材料層204、介電層206。介電層202的材料例如是氧化硅，其厚度例如是20埃至30埃左右，且介電層202的形成方法例如是熱氧化法。電荷陷入材料層204的材料例如是氮化硅，其厚度例如是30埃至50埃左右，電荷陷入材料層204的形成方法例如是化學(xué)氣相沉積法。介電層206的材料例如是氧化硅，其厚度例如是20埃至40埃左右，介電層206的形成方法例如是化學(xué)氣相沉積法。當(dāng)然，介電層202及介電層206也可以是其它類似的材料。電荷陷入材料層204的材料并不限于氮化硅，也可以是其它能夠使電荷陷入于其中的材料，例如鉭氧化層、鈦酸鍶層與鉿氧化層等。
接著，請參照圖4B，于基底200上依序形成一層導(dǎo)體層208與一層頂蓋層210。導(dǎo)體層208的材料例如是摻雜的多晶硅，此導(dǎo)體層206的形成方法例如是利用化學(xué)氣相沉積法形成一層未摻雜多晶硅層后，進行離子注入步驟以形成之。頂蓋層210的材料例如是氧化硅，頂蓋層210的形成方法例如是以四-乙基-鄰-硅酸酯(Tetra Ethyl Ortho Silicate，TEOS)/臭氧(O3)為反應(yīng)氣體源，利用化學(xué)氣相沉積法而形成之。
然后，請參照圖4C，圖案化頂蓋層210、導(dǎo)體層208介電層206、電荷陷入材料層204與介電層202以形成由頂蓋層210a、導(dǎo)體層208a、頂介電層206a、電荷陷入層204a與底介電層202a所構(gòu)成的多個柵極結(jié)構(gòu)212。其中，導(dǎo)體層208a作為存儲單元的控制柵極。
然后，于各個柵極結(jié)構(gòu)212的側(cè)壁形成間隙壁214。間隙壁214的形成方法例如是先形成一層絕緣材料層后，進行非等向性蝕刻工藝，而只留下位于柵極結(jié)構(gòu)212側(cè)壁的絕緣材料層。
接著，請參照圖4D，于基底200上形成選擇柵極介電層216。選擇柵極介電層216的材料例如是氧化硅，其厚度例如是160?！?70埃左右。選擇柵極介電層216的形成方法例如是熱氧化法。然后，于各個柵極結(jié)構(gòu)212的一側(cè)形成選擇柵極218。其中，選擇柵極218例如是填入兩相鄰柵極結(jié)構(gòu)212的間隙，而使多個柵極結(jié)構(gòu)212串聯(lián)起來。選擇柵極218的形成方法例如是先于基底200上形成一層導(dǎo)體層(未圖示)，此導(dǎo)體層填滿柵極結(jié)構(gòu)212間的間隙。然后，移除部分導(dǎo)體層直到裸露出頂蓋層210a。接著，于基底200上形成一層掩模層(未圖示)，此掩模層覆蓋預(yù)定形成存儲單元列220的區(qū)域。然后，移除預(yù)定形成存儲單元列220區(qū)域以外的柵極結(jié)構(gòu)212或部分導(dǎo)體層等。之后，再移除掩模層。
接著，請參照圖4E，進行一離子注入步驟而于存儲單元列220兩側(cè)的基底200中形成源極區(qū)224與漏極區(qū)222。源極區(qū)224位于存儲單元列220一側(cè)的柵極結(jié)構(gòu)212側(cè)的基底200中。漏極區(qū)222位于存儲單元列224的另一側(cè)的選擇柵極218一側(cè)的基底200中。之后，于基底200上形成內(nèi)層介電層226，于此內(nèi)層介電層226中形成與漏極區(qū)222電連接的插塞230，并于內(nèi)層介電層226上形成與插塞230電連接的導(dǎo)線228(位線)。后續(xù)完成存儲單元陣列的工藝為本領(lǐng)域技術(shù)人員所周知，在此不再贅述。
在上述實施例中，使用電荷陷入層204作為電荷儲存單元，因此不需要考慮柵極耦合率的概念，而使其操作所需的工作電壓將越低，而提升存儲單元的操作速度。而且，本發(fā)明形成非揮發(fā)性存儲單元的步驟與現(xiàn)有的工藝相比較為簡單，因此可以減少制造成本。
另外，在上述實施例中，系以形成四個存儲單元結(jié)構(gòu)為實例做說明。當(dāng)然，使用本發(fā)明的存儲單元列的制造方法，可以視實際需要而形成適當(dāng)?shù)臄?shù)目存儲單元，舉例來說，同一條位線可以串接32至64個存儲單元結(jié)構(gòu)。而且，本發(fā)明的非揮發(fā)性存儲器的制造方法，實際上是應(yīng)用于形成整個存儲單元陣列。
雖然本發(fā)明以優(yōu)選實施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，因此本發(fā)明的保護范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準。
權(quán)利要求
1.一種非揮發(fā)性存儲器結(jié)構(gòu)，包括一基底，多個柵極結(jié)構(gòu)，設(shè)置于該基底上，各該柵極結(jié)構(gòu)由該基底起至少包括一底介電層、一電荷陷入層、一頂介電層、一控制柵極與一頂蓋層；多個選擇柵極結(jié)構(gòu)，分別設(shè)置于各個該些柵極結(jié)構(gòu)的一側(cè)，并使該些柵極結(jié)構(gòu)串聯(lián)在一起，形成一存儲單元列，各該選擇柵極結(jié)構(gòu)由該基底起至少包括一選擇柵極介電層與一選擇柵極；一間隙壁，設(shè)置于該些柵極結(jié)構(gòu)與該些選擇柵極之間；以及一源極區(qū)/漏極區(qū)，分別設(shè)置于該存儲單元列兩側(cè)的該基底中。
2.如權(quán)利要求1所述的非揮發(fā)性存儲器結(jié)構(gòu)，其中該些選擇柵極填滿該些柵極結(jié)構(gòu)之間的間隙。
3.如權(quán)利要求1所述的非揮發(fā)性存儲器結(jié)構(gòu)，其中該電荷陷入層的材料包括氮化硅。
4.如權(quán)利要求1所述的非揮發(fā)性存儲器結(jié)構(gòu)，其中該底介電層與該頂介電層的材料包括氧化硅。
5.如權(quán)利要求1所述的非揮發(fā)性存儲器結(jié)構(gòu)，其中該控制柵極及該選擇柵極的材料包括多晶硅。
6.如權(quán)利要求1所述的非揮發(fā)性存儲器結(jié)構(gòu)，其中選擇柵極介電層的厚度為160?！?70埃左右。
7.一種非揮發(fā)性存儲器結(jié)構(gòu)，包括一柵極結(jié)構(gòu)，該柵極結(jié)構(gòu)由一基底起至少包括一底介電層、一電荷陷入層、一頂介電層、一控制柵極與一頂蓋層；一選擇柵極，設(shè)置于該柵極結(jié)構(gòu)的一側(cè)；一間隙壁，設(shè)置于該柵極結(jié)構(gòu)與該選擇柵極之間；一選擇柵極介電層，設(shè)置于該選擇柵極與該基底之間；一源極區(qū)，設(shè)置于該柵極結(jié)構(gòu)不與該選擇柵極相鄰的一側(cè)的該基底中；以及一漏極區(qū)，設(shè)置于該選擇柵極不與該柵極結(jié)構(gòu)相鄰的一側(cè)的該基底中。
8.如權(quán)利要求1所述的非揮發(fā)性存儲器結(jié)構(gòu)，其中該電荷陷入層的材料包括氮化硅。
9.如權(quán)利要求1所述的非揮發(fā)性存儲器結(jié)構(gòu)，其中該底介電層的材料包括氧化硅。
10.如權(quán)利要求1所述的非揮發(fā)性存儲器結(jié)構(gòu)，其中該頂介電層的材料包括氧化硅。
11.一種非揮發(fā)性存儲器的制造方法，包括提供一基底；于該基底上形成多個柵極結(jié)構(gòu)，各該些柵極結(jié)構(gòu)由該基底起依序為一底介電層、一電荷陷入層、一頂介電層、一控制柵極與一頂蓋層；于該些柵極結(jié)構(gòu)之側(cè)壁形成多個間隙壁；于該基底上形成一選擇柵極介電層；于各個該些柵極結(jié)構(gòu)的一側(cè)形成多個選擇柵極，使該些柵極結(jié)構(gòu)串聯(lián)在一起，形成一存儲單元列；于該存儲單元列兩側(cè)的該基底中形成一源極區(qū)/漏極區(qū)；以及于該基底上形成與該漏極區(qū)電連接的一位線。
12.如權(quán)利要求11所述的非揮發(fā)性存儲器的制造方法，其中該些柵極結(jié)構(gòu)的形成步驟包括于該基底上形成一第一介電層；于該第一介電層上形成一電荷陷入材料層；于該電荷陷入材料層上形成一第二介電層；于該第二介電層上形成一第一導(dǎo)體層；圖案化該第一導(dǎo)體層以形成該控制柵極；以及圖案化該第二介電層、該電荷陷入材料層、該第一介電層以形成該頂介電層、該電荷陷入層與該底介電層。
13.如權(quán)利要求11所述的非揮發(fā)性存儲器的制造方法，其中該電荷陷入層的材料包括氮化硅。
14.如權(quán)利要求11所述的非揮發(fā)性存儲器的制造方法，其中于該基底上形成該選擇柵極介電層的方法包括熱氧化法。
15.如權(quán)利要求11所述的非揮發(fā)性存儲器的制造方法，其中于各個該些柵極結(jié)構(gòu)的一側(cè)形成該些選擇柵極，而使該些柵極結(jié)構(gòu)串聯(lián)在一起，形成該存儲單元列的步驟包括于該基底上形成一第二導(dǎo)體層，該第二導(dǎo)體層填滿該些柵極結(jié)構(gòu)間的間隙；以及移除預(yù)定形成該存儲單元列的區(qū)域以外的該些柵極結(jié)構(gòu)與部分該第二導(dǎo)體層。
16.如權(quán)利要求11所述的非揮發(fā)性存儲器的制造方法，其中于該存儲器列兩側(cè)的該基底中形成該源極區(qū)/漏極區(qū)的方法包括離子注入法。
17.如權(quán)利要求11所述的非揮發(fā)性存儲器的制造方法，其中該電荷陷入層的材料包括氮化硅。
18.如權(quán)利要求11所述的非揮發(fā)性存儲器的制造方法，其中該底介電層與該頂介電層的材料包括氧化硅。
全文摘要
一種非揮發(fā)性存儲器結(jié)構(gòu)，其是由基底、多個柵極結(jié)構(gòu)、多個選擇柵極結(jié)構(gòu)、間隙壁與源極區(qū)/漏極區(qū)所構(gòu)成。其中，各個柵極結(jié)構(gòu)由基底起至少是由底介電層、電荷陷入層、頂介電層、控制柵極與頂蓋層所構(gòu)成。多個選擇柵極結(jié)構(gòu)分別設(shè)置于多個柵極結(jié)構(gòu)的一側(cè)，并使多個柵極結(jié)構(gòu)串聯(lián)在一起，形成存儲單元列，各個選擇柵極結(jié)構(gòu)由基底起至少是由選擇柵極介電層與選擇柵極所構(gòu)成。間隙壁設(shè)置于柵極結(jié)構(gòu)與選擇柵極之間。源極區(qū)/漏極區(qū)分別設(shè)置于存儲單元列兩側(cè)的基底中。
文檔編號H01L21/8247GK1763962SQ20041008823
公開日2006年4月26日 申請日期2004年10月21日 優(yōu)先權(quán)日2004年10月21日
發(fā)明者許正源, 洪至偉 申請人:力晶半導(dǎo)體股份有限公司