專利名稱：高靜電放電防護(hù)能力的p型通道高壓輸出入元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種靜電放電(Electro-Static Discharge；ESD)防護(hù)電路，特別是關(guān)于一種高靜電放電防護(hù)能力的P型通道高壓輸出入元件。
背景技術(shù)：
對于一般電路設(shè)計而言，其輸出入元件往往需要兼具靜電放電防護(hù)能力，以節(jié)省布局面積，但是目前的低壓觸發(fā)硅控整流器(Low Voltage Triggerlateral Silicon Controlled Rectifier；LVTSCR)的靜電放電保護(hù)元件，僅適用于低壓電路，而無法使用在高壓電路上，若單獨使用P型通道高壓輸出入元件兼做靜放電防護(hù)元件，由于其導(dǎo)通速度較慢，使得靜電防護(hù)能力不足，若想要提高靜電防護(hù)能力，必需增加該P型通道高壓輸出入元件的面積，如此一來將需要較大的布局面積，因此有人提出使用額外的靜電防護(hù)電路來保護(hù)內(nèi)部電路，以減少電路的布局面積。
圖1為現(xiàn)有的靜電放電保護(hù)元件加上P型通道高壓輸出入元件的高壓電路100，其中一電源供應(yīng)器102供應(yīng)一電源電壓VCC，一作為靜電放電保護(hù)元件的ESD防護(hù)電路106以及作為P型通道高壓輸出入元件的PMOS晶體管108并聯(lián)在電源電壓VCC及輸出墊104之間，內(nèi)部電路110與ESD夾止電路112并聯(lián)在電源電壓VCC及另一電源電壓VEE之間。當(dāng)靜電電壓VESD由輸出墊104進(jìn)入時，靜電電壓VESD將由靜電放電防護(hù)電路106導(dǎo)出，而不會破壞PMOS晶體管108及內(nèi)部電路110。雖然，使用額外的靜電防護(hù)電路來保護(hù)內(nèi)部電路比單獨使用P型通道高壓輸出入元件來保護(hù)內(nèi)部電路具有更小的布局面積，但也需要增加額外的布局面積。
因此，一種有效降低電路的布局面積的P型通道高壓輸出入元件，乃為所冀。

發(fā)明內(nèi)容
本發(fā)明的目的之一，在于提出一種高靜電放電防護(hù)能力的P型通道高壓輸出入元件，其能有效地降低電路的布局面積。
根據(jù)本發(fā)明，一種高靜電放電防護(hù)能力的P型通道高壓輸出入元件包括一N型導(dǎo)電型的第一區(qū)域，一P型導(dǎo)電型的第二區(qū)域形成于該第一區(qū)域內(nèi)，一N型導(dǎo)電型的第一連接區(qū)域及一P型導(dǎo)電型的第二連接區(qū)域形成于該第二區(qū)域內(nèi)，連接一輸出墊，一N型導(dǎo)電型的第三連接區(qū)域及一P型導(dǎo)電型的第四連接區(qū)域形成于該第一區(qū)域內(nèi)，連接一電源電壓，以及一柵極在該第二連接區(qū)域及第四連接區(qū)之間通道的上方。其中該第二連接區(qū)域及第三連接區(qū)域，在正極性靜電放電時，形成PN接面將靜電導(dǎo)出，而該第一連接區(qū)域、第一區(qū)域、第二區(qū)域以及第三連接區(qū)域，在負(fù)極性靜電放電時，組成一高壓P型通道硅控整流器。由于本發(fā)明的P型通道高壓輸出入元件兼具輸出入元件及靜電放電防護(hù)功能，故不需再增加額外的靜電放電保護(hù)元件，得以有效地降低電路的布局面積。


圖1為現(xiàn)有的靜電放電保護(hù)元件加上P型通道高壓輸出入元件的高壓電路；圖2為應(yīng)用本發(fā)明的高壓電路；圖3為圖2中本發(fā)明P型通道高壓輸出入元件的剖面圖；圖4為本發(fā)明P型通道高壓輸出入元件在一般狀態(tài)下的示意圖；圖5為本發(fā)明P型通道高壓輸出入元件在正極性靜電放電時的示意圖；以及圖6為本發(fā)明P型通道高壓輸出入元件在負(fù)極性靜電放電時的示意圖。
符號說明100高壓電路102電源供應(yīng)器 104輸出墊106ESD防護(hù)電路 108PMOS晶體管 110內(nèi)部電路112ESD夾止電路 200高壓電路202電源供應(yīng)器204輸出墊 206P型通道高壓輸出入元件208內(nèi)部電路210ESD夾止電路 212硅控整流器214PMOS晶體管 216N型基底 218P型井區(qū)220N+連接區(qū)域 222P+連接區(qū)域 224P+連接區(qū)域226N+連接區(qū)域 228P+連接區(qū)域 230P+連接區(qū)域232N+連接區(qū)域 234柵極236柵極238高壓PMOS晶體管 240高壓PMOS晶體管242硅控整流器 244硅控整流器246PNP晶體管 248NPN晶體管250NPN晶體管 252PNP晶體管具體實施方式
圖2為應(yīng)用本發(fā)明的高壓電路200，其中電源供應(yīng)器202供應(yīng)一電源電壓VCC，具有高靜電放電防護(hù)能力的P型通道高壓輸出入元件206連接在電源電壓VCC及輸出墊204之間，內(nèi)部電路208及ESD夾止電路并聯(lián)在電源電壓VCC及另一電源電壓VEE之間，在P型通道高壓輸出入元件206中，硅控整流器(Silicon Controlled Rectifier；SCR)212連接在電源電壓VCC及輸出墊204之間，PMOS晶體管214的源極連接至硅控整流器212，漏極連接至輸出墊204，柵極G則連接至內(nèi)部電路208。圖3為圖2中P型通道高壓輸出入元件206的剖面圖，其中P型井區(qū)218形成在N型基底216內(nèi)，在P型井區(qū)218的兩側(cè)具有N+連接區(qū)域220及232以及P+連接區(qū)域222及230，連接電源電壓VCC，而在P型井區(qū)218中，包含一N+連接區(qū)域226及兩個P+連接區(qū)域224及228，連接輸出墊204，其中P+連接區(qū)域224及228分別在N+連接區(qū)域226的兩側(cè)，此外，柵極234在P型連接區(qū)域222及224之間通道的上方，而柵極236在P型連接區(qū)域228及230之間通道的上方，柵極234及236均連接至內(nèi)部電路208。
參照圖2及圖3，在一般狀態(tài)下，本發(fā)明的元件206為兩顆高壓PMOS晶體管238及240，如圖4所示。在正極性靜電放電時，輸出墊204上將被施加一大于電源電壓VCC的正靜電電壓+VESD，此時P+連接區(qū)域224及228分別與N+連接區(qū)域220及232形成PN接面，將靜電電壓+VESD導(dǎo)出，如圖5所示。在負(fù)極性靜電放電時，一小于電源電壓VCC的負(fù)靜電電壓-VESD被施加于輸出墊204上，在N型基底216、P型井區(qū)218、P+連接區(qū)域222及N+連接區(qū)域226形成一高壓P型通道硅控整流器242，同時N型基底216、P型井區(qū)218、N+連接區(qū)域226及P+連接區(qū)域230將形成另一高壓P型通道硅控整流器244，如圖6所示，以提供一良好的靜電放電路徑，保護(hù)內(nèi)部電路208。在硅控整流器242中，N型基底216、P型井區(qū)218及P+連接區(qū)域222形成一寄生的PNP晶體管246，其發(fā)射極為P+連接區(qū)域222，基極為N型基底216，而集電極為P型井區(qū)218，N型基底216、P型井區(qū)218及N+連接區(qū)域226形成另一寄生的NPN晶體管248，其發(fā)射極為N+連接區(qū)域226，基極為P型井區(qū)218，集電極為N型基底216。在硅控整流器244中，N型基底216、P型井區(qū)218及N+連接區(qū)域226形成一寄生的NPN晶體管250，其發(fā)射極為N+連接區(qū)域226，基極為P型井區(qū)218，集電極為N型基底216，N型基底216、P型井區(qū)218及P+連接區(qū)域230形成另一寄生的PNP晶體管252，其發(fā)射極為P+連接區(qū)域230，基極為N型基底216，集電極為P型井區(qū)218。
由于本發(fā)明的P型通道高壓輸出入元件206兼具輸出入元件及靜電放電防護(hù)功能，故不需再增加額外的靜電放電保護(hù)元件，故可以有效地降低電路的布局面積。此外，若施加一大于或小于電源電壓VEE的正或負(fù)靜電電壓時，可透過電路上的ESD夾止電路210將靜電傳出。
以上對于本發(fā)明的較佳實施例所作的敘述為闡明的目的，而無意限定本發(fā)明精確地為所揭露的形式，基于以上的教導(dǎo)或從本發(fā)明的實施例學(xué)習(xí)而作修改或變化是可能的，實施例為解說本發(fā)明的原理以及讓熟習(xí)該項技術(shù)者以各種實施例利用本發(fā)明在實際應(yīng)用上而選擇及敘述。
權(quán)利要求
1.一種高靜電放電防護(hù)能力的P型通道高壓輸出入元件，其特征在于，包括一N型導(dǎo)電型的第一區(qū)域；一P型導(dǎo)電型的第二區(qū)域，形成于該第一區(qū)域內(nèi)；一N型導(dǎo)電型的第一連接區(qū)域及一P型導(dǎo)電型的第二連接區(qū)域，形成于該第二區(qū)域內(nèi)；一N型導(dǎo)電型的第三連接區(qū)域及一P型導(dǎo)電型的第四連接區(qū)域，形成于該第一區(qū)域內(nèi)；以及一柵極，在該第二連接區(qū)域及第四連接區(qū)之間通道的上方。
2.如權(quán)利要求1所述的元件，其特征在于，該第一連接區(qū)域及第二連接區(qū)域連接一輸出墊。
3.如權(quán)利要求1所述的元件，其特征在于，該第三連接區(qū)域及第四連接區(qū)域連接一電源電壓。
4.如權(quán)利要求1所述的元件，其特征在于，該第二連接區(qū)域及第三連接區(qū)域，在正極性靜電放電時，形成PN接面將靜電導(dǎo)出。
5.如權(quán)利要求1所述的元件，其特征在于，該第一連接區(qū)域、第一區(qū)域、第二區(qū)域以及第三連接區(qū)域，在負(fù)極性靜電放電時，組成一高壓P型通道硅控整流器。
全文摘要
一種高靜電放電防護(hù)能力的P型通道高壓輸出入元件，其將P型通道高壓輸出入元件與一利用硅控整流器原理的靜電放電防護(hù)元件做結(jié)合，因而兼具輸出入元件及靜電放電防護(hù)功能，故應(yīng)用在高壓電路上時，不需再增加額外的靜電放電保護(hù)元件，得以減少布局的面積。
文檔編號H01L29/00GK1776907SQ20041008868
公開日2006年5月24日 申請日期2004年11月15日 優(yōu)先權(quán)日2004年11月15日
發(fā)明者楊恩旭, 謝武聰, 詹木金, 柯明道 申請人:義隆電子股份有限公司