專利名稱：高布線能力的微過孔基板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及增加從半導(dǎo)體微芯片通過芯片載體到達(dá)用于例如計算機(jī)和電信裝置的印制布線板的信號輸出密度。更具體地說，本發(fā)明涉及該技術(shù)在倒裝芯片球柵陣列封裝中的應(yīng)用。
背景技術(shù)：
具有很高輸入/輸出(I/O)量的日益復(fù)雜的集成電路的發(fā)展伴隨著時鐘速率的增加，促使新的制造技術(shù)的發(fā)展。另外，要求便攜性的電子裝置的數(shù)量持續(xù)增長，從而要求減小系統(tǒng)尺寸和重量而不影響可靠性。除此之外，寬帶的出現(xiàn)大大增加了對在集成器件及其封裝中信號傳輸?shù)囊?。由于這些趨勢，印制電路板組件必須依靠更細(xì)的線、更小的盲孔或通孔或者穿過芯片載體的過孔來增加互連的密度，并降低整個組件的厚度。
進(jìn)一步減小這些元件的尺寸和重量的一個因素是將芯片電連接到印制電路板的能力，從而來自芯片的信號盡可能有效地排列在板的所有必需的位置。
存在多種技術(shù)，例如，引線接合和倒裝芯片安裝，用于連接芯片和載體。一種倒裝芯片安裝，即受控坍陷芯片連接(controlled collapse chipconnection)(在本領(lǐng)域通常稱作C4)，是芯片輸出，通過設(shè)計使芯片可以通過芯片載體連接到印制電路板。最初，由于回流在芯片上的錫焊料所需的高溫的不利影響要求載體基板與硅芯片的熱膨脹系數(shù)匹配，所以C4技術(shù)僅用于陶瓷基板。但是，隨著如FR-4的低成本介質(zhì)和標(biāo)準(zhǔn)回流連接時間/溫度分布的發(fā)展，該問題不再是不能克服的。在芯片和載體之間密封的受控膨脹環(huán)氧樹脂用來將在芯片和基板之間由熱膨脹不匹配引入的焊料連接上的循環(huán)應(yīng)變減到最小。不使用密封劑，連接的熱循環(huán)疲勞壽命將是不能接受的。典型的C4結(jié)構(gòu)包括具有大量由鋁或銅制成的導(dǎo)電表面焊盤的硅半導(dǎo)體芯片。高溫焊料和共晶焊料用來將芯片上的每個焊盤與陶瓷或玻璃-環(huán)氧樹脂基板上對應(yīng)的焊盤連接。然后，在如受控膨脹環(huán)氧樹脂密封劑的底充樹脂中密封互連。通過在連接中使用的兩種不同的焊料吸收如熱應(yīng)力的應(yīng)力。在底充樹脂中密封之前很容易進(jìn)行修理。
理想情況下，通過下面的載體基板將半導(dǎo)體芯片的信號100％地“引出(escape)”是很重要的。這通常通過使基板大于芯片，并“展開(fanning)”傳輸線從而在更大的表面積上分配信號元件，來在C4組件中實現(xiàn)。而且，通過在基板中采用多電路層，通過導(dǎo)電過孔將信號傳入基板的多層中。在C4技術(shù)中，通過將來自芯片的每個輸出焊接到基板中選擇的信號層，來進(jìn)行電連接。如果從芯片輸出(引出)的信號少于100％，則必須使芯片的平面更大，或減少芯片中如微處理器邏輯或存儲器的功能元件的數(shù)量。沒有能力使用這些元件中的一部分，系統(tǒng)的整體功能將受損。
C4區(qū)域排列互連為半導(dǎo)體芯片提供了許多優(yōu)點。其中包括更高的性能、更高的集成度和減少芯片面積以及增強(qiáng)可靠性。在宏觀級別，C4技術(shù)降低了產(chǎn)品尺寸和重量。與其它互連技術(shù)相比，便于元件的重做(rework)。
下面的載體基板建立在一般包括一或兩個彼此分離的電壓/地平面并用玻璃加固介質(zhì)接合成一個組件的核心上。在該核心的每一側(cè)疊置1到4層以提供信號平面，穩(wěn)定性以及引入和引出核心的布線。該結(jié)構(gòu)支撐芯片以及安裝在結(jié)構(gòu)表面上的其它有源和無源元件。微過孔傳輸信號通過載體基板到達(dá)通過球柵陣列或類似系統(tǒng)與載體連接的印制布線板。

發(fā)明內(nèi)容
本發(fā)明的一個目的是允許減小芯片尺寸同時保持布線密度。
本發(fā)明的另一目的是可以減少芯片載體中的信號層的數(shù)量而不犧牲布線密度。
本發(fā)明的再一目的是為芯片信號元件提供穿過芯片載體的更寬的I/O方案。
通過閱讀在包括半導(dǎo)體芯片、印制布線板和基板載體的電子封裝中實現(xiàn)的本說明書，這些以及其它目的和優(yōu)點將變得顯而易見，其中所述半導(dǎo)體芯片具有包含多個焊料部件的給定平坦表面。載體包括至少一個電源平面、在電源平面和芯片之間的至少一個第一上信號平面以及在電源平面和印制布線板之間的至少一個下信號平面。導(dǎo)電平面在上信號平面上，并與在半導(dǎo)體芯片的平坦表面上的多個焊料部件接觸。優(yōu)選，通過倒裝芯片連接電連接到芯片上。電路線經(jīng)過在芯片和印制布線板之間用于傳輸信號的基板的平面。芯片的平坦表面在基板載體上形成虛印跡(footprint)區(qū)，其邊緣限定了芯片的平面形狀。至少部分電路線在上信號平面的表面上從虛印跡區(qū)向靠近虛印跡區(qū)的邊緣或印跡區(qū)的外部的平面的表面上的位置展開。從那里，電路線經(jīng)過電源平面。通常，基板載體包括介于第一上平面和導(dǎo)電平面之間的第二上信號平面。該第二信號平面通過介質(zhì)材料層與上述這些平面隔開。來自導(dǎo)電平面的電路線在第二上信號平面上展開，某些電路線延伸到印跡區(qū)的外部。然后，所有展開的電路線經(jīng)過第二上信號平面到達(dá)第一上信號平面，在那里在印跡區(qū)中的展開的電路線在第一信號平面上再次展開，至少部分電路線延伸到印跡區(qū)的外部，并且其它電路線移向更靠近所述區(qū)域的邊緣。所有展開的電路線經(jīng)過至少一個電源平面到達(dá)印制布線板。應(yīng)當(dāng)注意，沒有在第二信號層上展開的其它電路線可以在第一信號層上展開，至少其中的一部分延伸到印跡區(qū)的外部。在第一或第二信號層上展開超過印跡區(qū)的邊緣的重新布線的電路線向印跡區(qū)的邊緣移動大約200微米到大約400微米之間的距離，以將它們重新布線穿過在核心中的PTH，并最終在下信號層展開?；遢d體一般包括核心和嵌在核心中的電源平面或多個平面。在該排列中，第一上信號平面可以形成核心的頂部。
此外，本發(fā)明涉及子組件及其制造方法。子組件包括半導(dǎo)體芯片和芯片載體。載體包括用增強(qiáng)的介質(zhì)層彼此隔開的含有至少一個電壓/地平面和第一上信號平面的核心。第二上信號平面位于第一信號平面上，并用介質(zhì)層隔開。導(dǎo)電層用介質(zhì)層與第二信號層隔開。該導(dǎo)電層形成載體的上表面，并電連接到半導(dǎo)體芯片，以通過與導(dǎo)電層的上表面上的印跡區(qū)中的導(dǎo)電接觸相接觸的在芯片底部的多個導(dǎo)電焊盤，在芯片和印制布線板之間傳輸信號。芯片具有由芯片的邊緣限定的平坦表面。平坦表面的區(qū)域在載體上形成虛印跡區(qū)。電路線或電路軌跡將信號從導(dǎo)電層電傳輸?shù)降诙盘枌?。在第二信號層的表面上的這些軌跡或傳輸線重新布線第一組電路線超過芯片印跡，并移動第二組電路線靠近芯片印跡的邊緣。所述軌跡連接到從第二信號平面向下延伸到第一信號平面的上表面的微過孔。在靠近邊緣的印跡中的第二信號平面的表面上重新布線的至少部分軌跡在第一信號平面的表面上移動到超過印跡邊緣的位置。核心通常包括用增強(qiáng)的介質(zhì)層與至少一個電壓/電源平面隔開的第一下信號層。多個導(dǎo)電過孔在第一上和第一下信號層之間延伸，通過這些過孔傳輸芯片信號。第二下信號層用介質(zhì)材料層與第一下信號層隔開，并且適于附著到印制布線板的下導(dǎo)電層用介質(zhì)層與第二下信號層隔開。微過孔連接到每個過孔以通過下導(dǎo)電平面在核心的底部之間傳輸信號。通常，載體通過倒裝芯片連接器，例如，C4連接器，連接到芯片。載體適于通過球柵陣列連接到印制布線板。
首先通過裝配由至少一個電壓/電源平面構(gòu)成的核心、在核心的上表面上形成的第一上信號平面以及在平面的下表面上形成的第一下信號平面，并用增強(qiáng)的介質(zhì)材料層電隔離各個平面，來制備芯片載體。隨后，形成垂直延伸從上表面到下表面穿過核心的導(dǎo)電過孔。第二上信號層和第二下信號層通過介質(zhì)層疊置在核心上。通過用薄介質(zhì)層覆蓋第二上和下信號層，并在介質(zhì)層上疊置上導(dǎo)電層和下導(dǎo)電層，來完成載體組件。半導(dǎo)體芯片通過倒裝芯片連接，例如，C4連接器，電連接到上導(dǎo)電表面。芯片具有帶剖面印跡的平坦表面，通過該表面所有的信號在芯片和載體之間傳輸。該方法包括以下步驟在第二上信號平面上布線某些電路線離開印跡區(qū)，并靠近印跡的邊緣移動其它電路線大約200微米到400微米之間的距離。所有的電路線經(jīng)過在第二上信號平面中的微過孔到達(dá)第一信號平面的上表面，其中電路線進(jìn)一步向印跡區(qū)的邊緣移動，某些線延伸超過印跡區(qū)，然后所有的電路線通過核心中的過孔連接到第二下信號平面。
本發(fā)明還涉及通過芯片載體增加在半導(dǎo)體芯片的平坦表面和印制布線板之間傳輸信號的數(shù)量的方法。芯片的平坦表面在安裝芯片的芯片載體的平坦上表面上產(chǎn)生虛印跡區(qū)，并通過該虛印跡區(qū)在芯片和芯片載體之間傳輸信號。芯片載體包括具有至少一個電壓/地平面的核心以及在電壓/地平面上方并用介質(zhì)材料層與其電隔離開的第一信號平面。載體還包括用介質(zhì)層與第一信號平面電隔離開的第二信號平面，以及電連接到芯片并用介質(zhì)層與第二信號平面隔開的上導(dǎo)電層。在第二信號平面上將第一組信號布線到芯片的印跡區(qū)外部的位置。在第二信號平面上從印跡區(qū)內(nèi)將第二組信號布線到靠近印跡區(qū)邊緣的位置。在第二信號平面上靠近印跡區(qū)邊緣布線的第二組信號經(jīng)過在第二信號平面中的微過孔到達(dá)第一信號平面的表面，并在第一信號平面上將至少其中的一部分重新布線到印跡區(qū)邊緣外部的位置。也可以將第一信號平面上的部分第二組電路線重新布線到靠近印跡區(qū)的邊緣。也可以將第一信號平面上其它信號布線到靠近印跡區(qū)邊緣和芯片印跡區(qū)外部的位置。通常，在第一信號平面和第二信號平面的表面上靠近印跡區(qū)邊緣的電路線沿靠近邊緣的方向移動大約200微米和大約400微米之間的距離?？拷≯E區(qū)邊緣的信號穿過核心，然后在下信號平面的印跡區(qū)的外部布線。通常在第一和第二信號平面上沿所述平面的表面上的導(dǎo)電傳輸線布線和重新布線信號。該方法還包括以下步驟將上導(dǎo)電層中的至少部分信號布線到印跡區(qū)的外部或靠近印跡區(qū)邊緣的位置，隨后，這些信號通過微過孔連接到第二信號平面。


圖1是根據(jù)現(xiàn)有技術(shù)的芯片組件的剖面正視圖；圖2是圖1的上信號層的局部放大圖；圖3是圖1的上信號層的局部放大圖；圖4是根據(jù)本發(fā)明的芯片組件的剖面正視圖；圖5是圖4的最上信號層的局部放大圖；以及圖6是緊挨著圖4所示的上信號層下面的信號層的局部放大圖。
具體實施例方式
芯片通常用表現(xiàn)出半導(dǎo)體特性的如硅的材料制成。芯片安裝在隨后安裝在印制布線板上的載體上。載體包含大量小導(dǎo)電路徑，根據(jù)本發(fā)明的目的被稱作穿過核心的過孔和穿過載體的其余部分的微過孔，用于在芯片和印制布線板之間傳輸信號。載體包括核心和在核心上下的一個或多個信號平面。根據(jù)功耗的要求，核心包括一個或多個電壓/地平面，用增強(qiáng)的介質(zhì)材料彼此隔開這些平面。一個銅的導(dǎo)電信號層形成核心的頂部，標(biāo)記為FC-1。第二導(dǎo)電層形成位于核心頂部的第二信號層，標(biāo)記為FC-2。如果在核心頂部還使用其它信號層，它們標(biāo)記為FC-3......FC-x，-x層最接近面向芯片的載體的表面。同樣，核心的底部包括標(biāo)記為BC-1的信號平面。其下面是第二信號平面，標(biāo)記為BC-2，可能還有一個或多個其它信號平面，BC-x最接近面向印制布線板的載體的下表面。在核心的頂部或底部上的所有信號平面用介質(zhì)材料薄層彼此隔開，介質(zhì)材料通常為不增強(qiáng)的環(huán)氧樹脂。
子組件通常如下產(chǎn)生。首先，核心與一個，更一般地為兩個電壓/地層裝配在一起，該電壓/地層被嵌入適當(dāng)?shù)幕宀牧?，例如，玻璃纖維增強(qiáng)的環(huán)氧樹脂。核心不僅為電路供電，而且還為載體額外提供結(jié)構(gòu)強(qiáng)度和硬度，從而載體可以支撐表面安裝的有源和無源器件，例如，半導(dǎo)體芯片、電容、電阻和門。包括信號平面FC-1的核心的上表面疊置在核心的基板材料上。同樣，信號平面BC-1疊置在基板材料的下表面上，并對這些層施加壓力和熱，以硬化介質(zhì)并形成完整的核心。在每個信號層和電壓/地層之間的增強(qiáng)的樹脂材料的厚度通常為大約100微米。每個電壓/地平面為大約25微米厚，并包括經(jīng)過蝕刻的銅，以提供連接到垂直穿過核心的電路的導(dǎo)電電壓條。電壓/地平面(如果超過一個)用厚度大約為0.6mm的環(huán)氧樹脂/玻璃層隔開。信號平面FC-1和BC-1的厚度大約為12微米，并用厚度大約為100微米的增強(qiáng)介質(zhì)層與電壓/地平面隔開。核心在壓力和熱下疊置在一起，形成一個整體。
然后穿過核心鉆孔，以形成從FC-1層到BC-1的過孔。采用機(jī)械鉆孔而不是激光鉆孔，因為激光鉆孔不能有效的穿過樹脂/玻璃介質(zhì)層。因此，孔的直徑范圍從大約150微米到大約300微米，而不是用激光才能實現(xiàn)的大約25到150微米。然后，根據(jù)眾所周知的技術(shù)，通過適當(dāng)?shù)姆绞?，例如，無電鍍、電解或化學(xué)鍍或者這些工藝的組合，用如銅的金屬導(dǎo)電層電鍍這些孔。在疊置和過孔形成之后，在進(jìn)一步加工之前，測試核心的連通性。
下一步驟包括在兩個信號平面FC-1、BC-1的平坦表面上施加介質(zhì)膜，隨后在核心的頂部疊置第二信號層FC-2，在核心的底部疊置第二信號層BC-2。在核心上面和下面的介質(zhì)膜一般由沒有用玻璃增強(qiáng)的環(huán)氧樹脂制成。這使得在未增強(qiáng)的介質(zhì)層中的兩個信號層可以用激光或等離子體束鉆孔，以提供大約50微米的直徑更小的孔。該鉆孔步驟之后，根據(jù)已知技術(shù)，用銅導(dǎo)電層電鍍孔。
在FC-2層的頂部淀積另一未增強(qiáng)的介質(zhì)層，例如，環(huán)氧樹脂，鋪成厚度大約為40微米的液體膜或薄膜。疊置在該介質(zhì)膜上的是銅的C-4層，厚度大約為16微米。該層與芯片的底部上的電接觸接合，用底充材料牢固地將芯片固定在載體上。稱作BGA層的類似的銅層疊置在淀積在BC-2層與印制布線板之間的未增強(qiáng)的介質(zhì)膜上。通過介質(zhì)層和球柵陣列(BGA)將BGA層連接到板上。典型的印制布線板為矩形形狀，尺寸比芯片大很多倍，或許是400乘500毫米。
還應(yīng)當(dāng)理解，所構(gòu)成的載體在核心中也可以沒有信號層。相反，所有的信號平面在核心上下間隔開，并且彼此電隔離。
在圖1、2和3中可以看到現(xiàn)有技術(shù)的方案，分別示出了整個倒裝芯片/球柵陣列組件的垂直剖面圖、FC-2信號平面的一小段的平面圖和FC-1信號平面的一小段的平面圖。圖4、5和6類似于圖1、2和3，示出了本發(fā)明的方案。四個圖2、3、5和6的每一個示出了在信號層的表面上的多個電路線。通常，載體為平面尺寸大約為30乘40毫米的矩形或正方形，在每個信號層上具有多達(dá)1000個這些電路線。
現(xiàn)在參考圖1，示出了包括半導(dǎo)體芯片110、芯片載體120和印制布線板150的整個封裝。芯片110定位在芯片載體120上，并通過C-4連接或其它倒裝芯片附件與芯片載體120電連接。芯片通常為矩形或正方形，邊長在大約6到大約18毫米之間。芯片的外形在芯片載體上產(chǎn)生虛印跡，如虛線112所示。在芯片的下表面114上是電接觸116的大陣列，一些接觸位于芯片的邊緣，其它接觸分布在邊緣的內(nèi)部。通過這些接觸，信號通過載體120在芯片和印制布線板150之間傳輸。
顯示出芯片載體或微過孔基板120具有核心122，該核心122包括兩個由增強(qiáng)的介質(zhì)材料134，例如，玻璃纖維增強(qiáng)的環(huán)氧樹脂，彼此電隔離的電源平面V-1(124a)和V-2(124b)。核心122的頂層為第一信號平面，F(xiàn)C-1(130)。第二信號平面，F(xiàn)C-2(132)，疊置在第一信號平面的頂部。這些層的每一個都是導(dǎo)電的，并優(yōu)選由銅構(gòu)成。它們由未增強(qiáng)的介質(zhì)層126彼此在物理上和電氣上隔離。應(yīng)當(dāng)注意，圖1沒有按比例繪出。雖然顯示的介質(zhì)層比導(dǎo)電平面薄，但介質(zhì)層的厚度通常是這些平面的幾倍。
所顯示的多個過孔140成直角地從FC-1 130的平坦表面穿過核心122和第一底層BC-1 136延伸到第二下信號層BC-2(138)。這些過孔為電鍍的通孔，一般通過例如屬于本發(fā)明的受讓人的美國專利6,418,616 B2所示的方法用顆粒填充的樹脂142填充。過孔的頂部連接到延伸穿過FC-2信號層到達(dá)C4層的微過孔146，其中微過孔146通過在C4層上的焊盤118連接到芯片110底部上的接觸116。通過照相蝕刻工藝或激光鉆孔形成微過孔，隨后在微過孔的壁上淀積導(dǎo)電銅層。該照相蝕刻工藝包括在常規(guī)雙面板的表面上施加光敏介質(zhì)膜層。然后照相成像(photoimage)該膜，以限定照相過孔(photovia)。隨后顯影照相過孔，之后準(zhǔn)備增強(qiáng)表面的附著力。然后對整個板進(jìn)行無電鍍、光學(xué)處理和蝕刻。另一方面，通過激光鉆孔或機(jī)械鉆孔產(chǎn)生大過孔。
核心122的下表面包括第一下信號平面BC-1 136。第二信號平面BC-2(138)在第一下信號平面的下面。這些層中的每一個都是導(dǎo)電的，并優(yōu)選由銅構(gòu)成。它們由未增強(qiáng)的介質(zhì)層126以與隔離上信號平面相同的方式彼此在物理上和電氣上隔離。載體120的底部包括稱作BGA層的另一導(dǎo)電銅層142，因為通過該層，載體120通過球柵陣列148中的球152電連接到印制布線板150。微過孔144將過孔140底部之間的信號傳輸?shù)角驏抨嚵?48并因此到印制布線板150。
圖2詳細(xì)地示出了根據(jù)現(xiàn)有技術(shù)在上信號平面FC-2 132的表面上的電路線的典型布線。虛線112示出了在FC-2的表面上的芯片印跡。許多電路線160、162與多個導(dǎo)電焊盤164一起示出，每個焊盤具有垂直穿過中間的微過孔。焊盤164t的水平行從C4層延伸到FC-2層132的表面。焊盤164b的水平行穿過FC-2層到達(dá)下面的FC-1層的上表面。焊盤的直徑大約為80微米。在一行中的焊盤164t與在下一個相鄰水平行中的焊盤164b相隔大約300微米。某些電路線160‘引出’到達(dá)印跡112的外部，而其它162則以一定的角度從印跡區(qū)的內(nèi)部伸向印跡區(qū)的邊緣112，或者平行于邊緣或返回印跡區(qū)的內(nèi)部。因此，沒有引出的電路線很好地保留在印跡區(qū)的內(nèi)部。在FC-2層132上的電路線通常為25微米寬，并彼此間隔大約25微米。
在圖3中示出了現(xiàn)有技術(shù)的FC-1層130的上表面。用虛線112示出了芯片的印跡輪廓。這里，將電路線布線為通過過孔穿過FC-1層和核心，然后通過微過孔穿過下信號平面，然后穿過下信號和BGA層進(jìn)入印制布線板。還有幾個電路線160‘引出’到達(dá)印跡112的外部。該結(jié)構(gòu)導(dǎo)致電路線非常高的集中，導(dǎo)致某些信號為了穿過在芯片的印跡區(qū)中的核心中的過孔而爭奪空間，由此，由于在核心中的過孔缺乏足夠的空間而影響芯片的相應(yīng)功能。應(yīng)當(dāng)記住，核心過孔的直徑在150微米到300微米之間，而鉆孔穿過信號平面的微過孔的直徑在50微米的數(shù)量級。這要求在核心中的過孔的軸線間距是在FC-2層中的微過孔的軸線間距的幾倍。不能‘引出’核心或穿過核心的信號被阻擋。
在圖4、5和6中示出了根據(jù)本發(fā)明的電路線的圖形。圖4-6類似于現(xiàn)有技術(shù)的圖，除了在圖4-6中電路線從FC-2信號平面432的上表面和FC-1信號平面430的上表面上展開輸出。還應(yīng)當(dāng)注意，在C4層中也可以出現(xiàn)一些展開輸出，如圖所示。
圖4示出了從半導(dǎo)體芯片410和芯片載體420到核心422的封裝組件，但是沒有示出下信號平面、印制布線板或球柵互連。如上所述，芯片410定位在芯片載體420上，并且通過C-4連接或其它倒裝芯片附件與芯片載體420電連接。由虛線412表示在芯片載體上的芯片印跡。在芯片的下表面414上是電接觸416的大陣列，一些接觸位于芯片的邊緣，其它接觸分布在邊緣的內(nèi)部。這些接觸與C-4層452的頂部上的相應(yīng)的導(dǎo)電焊盤418連接。環(huán)氧樹脂底充428將芯片互連固定在C-4層452上。
多個微過孔446從C-4層452延伸穿過介質(zhì)層426，并穿過FC-2 432的平坦表面，到達(dá)過孔440，過孔440穿過FC-1層430和核心422到達(dá)穿過BC-2層和BGA層的微過孔(未示出)，以在基板420的各層之間并穿過它們提供通信。虛線412示出了在圖5的FC-2層的上表面和圖6的FC-1層的上表面上的芯片印跡的輪廓。
圖5示出了許多信號傳輸線460、462以及6個導(dǎo)電焊盤464b、464t的水平行，每個焊盤具有垂直穿過焊盤中間的微過孔。每個微過孔446從C-4層向下延伸到FC-2層的表面，并由電路線460或462連接到在下一個水平行中對應(yīng)的焊盤464b，該焊盤隨后連接到穿過FC-2層向下延伸到FC-1層的微過孔。某些電路線460‘引出’到達(dá)印跡412的外部，而其它電路線462則以一定角度從印跡區(qū)的內(nèi)部伸向印跡區(qū)的邊緣。在FC-2層上的這些傳輸線最好通過圖形電鍍形成。
電路線462通過焊盤464中間的過孔連接到FC-1層430的上表面，如圖6所示。通常，在FC-1層430上的這些線的直徑為大約35微米，相隔大約40微米。由于這些線比在FC-2層上的線粗，所以在FC-1表面上能夠布的線較少，因此，在FC-1層上的線密度小于FC-2層上的線密度。由此，示出了在焊盤的每一行中的4個電路線460，引出在FC-1層上的印跡區(qū)，與此相比，在FC-2層上有5或6個更細(xì)的電路線。其它線462向著印跡的邊緣布線，但是沒有在印跡的外部結(jié)束。但是，因為通常在芯片邊緣下面的線密度比芯片中央的線密度低，所以本發(fā)明的載體允許更多的信號在芯片和印制布線板之間傳輸。將信號布線為通過過孔440從FC-1層向下穿過核心422到達(dá)微過孔444，并穿過沒有示出的下信號平面、BGA層和球柵陣列448到達(dá)印制布線板。這種電路線的重新布線增加了穿過核心的過孔440的可用面積，并增加了可以布線到基板的下半部分的信號的數(shù)量。因此，顯著減少了由于核心中缺乏過孔的空間而被阻擋的信號的數(shù)量。
使用本發(fā)明的方案，可以將多達(dá)40到50％的信號布線穿過芯片載體，而不增加信號層的數(shù)量。相反，可以減少在芯片載體中所需的信號層的數(shù)量而不減少從芯片到印制布線板的電路傳輸線的數(shù)量。換句話說，穿過芯片到達(dá)使用9.8mm2芯片的印制布線板的信號數(shù)量與穿過現(xiàn)有技術(shù)中18mm2芯片的數(shù)量相當(dāng)。
雖然針對在核心的上下分別具有一個信號平面的芯片載體介紹了本發(fā)明，但是應(yīng)當(dāng)注意，本發(fā)明同樣適用于在核心的上下分別具有兩個或更多信號平面的芯片載體。而且，還適用于芯片載體的其它結(jié)構(gòu)，包括2-2-2、1-2-1或信號和電壓/地平面的其它排列。
雖然結(jié)合特定的實施例介紹了本發(fā)明，但是在其范圍內(nèi)存在許多選擇、修改和變化。因此，本發(fā)明試圖包含落入由所附權(quán)利要求書定義和限制的本發(fā)明的精神和范圍內(nèi)的這種選擇、修改和變化。
權(quán)利要求
1.一種包括半導(dǎo)體芯片和芯片載體的子組件，所述載體包括a)包含電壓/地平面的核心，在所述電壓/地平面上形成核心頂部的第一上信號平面，用介質(zhì)材料層將所述平面彼此隔開；b)位于第一信號平面上并用介質(zhì)材料層與第一層隔開的第二上信號平面，以及c)用介質(zhì)材料層與第二信號平面隔開的導(dǎo)電層，該導(dǎo)電層形成載體的上表面，并電連接到定位在芯片載體上的半導(dǎo)體芯片，以通過所述導(dǎo)電層將信號傳輸?shù)叫酒约皬男酒瑐鬏數(shù)降诙盘柶矫娴纳媳砻?；所述芯片具有平坦的表面，其邊緣在載體上形成印跡圖像，來自芯片的信號進(jìn)入在印跡圖像區(qū)域中的載體，在第二信號平面的表面上的電路線將第一組信號布線到印跡圖像區(qū)域外部的位置，并將第二組信號布線靠近印跡區(qū)的邊緣；電路線連接到穿過第二信號平面向下延伸到第一信號平面的微過孔，在第一信號平面上將至少一部分第二組電路線重新布線到印跡區(qū)外部的位置或者在靠近印跡區(qū)的邊緣的印跡區(qū)中的位置，核心具有多個導(dǎo)電過孔，通過這些過孔在芯片和印制布線板之間適于傳輸所有的信號。
2.根據(jù)權(quán)利要求1的子組件，其中芯片載體的核心還包括在至少一個電壓/電源平面下，并用介質(zhì)材料層與至少一個電壓/電源平面隔開的第一下信號平面，所述載體還包括在所述第一下信號平面下，并用介質(zhì)材料層與第一下信號平面隔開的第二下信號平面，以及適于附著到印制布線板上的形成載體底部的下導(dǎo)電層，并用介質(zhì)材料層與第二下信號平面隔開。
3.根據(jù)權(quán)利要求1的子組件，其中載體通過倒裝芯片連接器電連接到芯片的平坦表面。
4.根據(jù)權(quán)利要求3的子組件，其中倒裝芯片連接器包括C4連接器。
5.根據(jù)權(quán)利要求1的子組件，其中載體適于通過球柵陣列連接到印制布線板。
6.根據(jù)權(quán)利要求2的子組件，其中用玻璃纖維增強(qiáng)在核心中隔開平面的介質(zhì)層，而沒有增強(qiáng)在核心上下隔開信號平面和導(dǎo)電層的介質(zhì)層。
7.根據(jù)權(quán)利要求1的子組件，其中第二上信號平面具有包含多個導(dǎo)電焊盤的上表面，以及在所述信號平面上的電路線通過向下穿過焊盤到達(dá)第一信號平面的微過孔電連接到導(dǎo)電焊盤。
8.根據(jù)權(quán)利要求1的子組件，其中在第二信號平面和第一信號平面上重新布線靠近印跡區(qū)邊緣的電路線向印跡區(qū)的邊緣移動大約200微米到大約400微米之間的距離。
9.一種增加在半導(dǎo)體芯片和印制布線板之間通過芯片載體傳輸?shù)男盘枖?shù)量的方法，其中芯片具有在芯片載體的平坦上表面上產(chǎn)生虛印跡區(qū)的平坦形狀，在虛印跡區(qū)上安裝芯片并通過虛印跡區(qū)在芯片和芯片載體之間傳輸信號，其中芯片載體包括具有至少一個電壓/地平面的核心，在電壓/地平面上方并用介質(zhì)材料層與其電隔離開的第一信號平面，所述載體還包括與第一信號平面隔開并用介質(zhì)層與第一信號平面電隔離的第二信號平面，以及電連接到芯片并用介質(zhì)層與第二信號平面隔開的上導(dǎo)電層，該方法包括如下步驟將在第二信號平面上的第一組信號布線到芯片的印跡區(qū)外部的位置。
10.根據(jù)權(quán)利要求9的方法，還包括如下步驟將在第二信號平面上的第二組信號從印跡區(qū)內(nèi)布線到靠近印跡區(qū)邊緣的位置。
11.根據(jù)權(quán)利要求10的方法，還包括如下步驟將在第二信號平面上靠近印跡區(qū)邊緣布線的第二組信號通過在第二信號平面中的微過孔傳輸?shù)降谝恍盘柶矫娴谋砻妫⒃诘谝恍盘柶矫嬷械闹辽俨糠值诙M電路線重新布線到印跡區(qū)邊緣的外部的位置。
12.根據(jù)權(quán)利要求11的方法，包括將在第一信號平面上的至少其它部分第二組電路線重新布線靠近印跡區(qū)的邊緣。
13.根據(jù)權(quán)利要求12的方法，還包括如下步驟將其它信號布線到芯片印跡區(qū)外部的第一信號平面上的位置。
14.根據(jù)權(quán)利要求13的方法，包括使所有布線和重新布線的信號穿過載體核心到達(dá)印制布線板。
15.根據(jù)權(quán)利要求14的方法，其中在第一和第二信號平面上沿所述平面的表面上的導(dǎo)電傳輸線布線和重新布線所述信號。
16.根據(jù)權(quán)利要求9的方法，還包括如下步驟將在上導(dǎo)電層中的至少部分信號布線到印跡區(qū)外部或靠近印跡區(qū)邊緣的位置，并隨后將這些信號通過微過孔傳輸?shù)降诙盘柶矫妗?br> 17.根據(jù)權(quán)利要求10的方法，其中在第一信號平面和第二信號平面的表面上的電路線向印跡區(qū)的邊緣移動大約200微米到大約400微米之間的距離。
18.一種電子封裝，包括a)具有包含多個焊料部件的給定平坦表面的半導(dǎo)體芯片，通過所述焊料部件傳輸信號；b)印制布線板；c)基板載體，具有1)至少一個電源平面，2)在至少一個電源平面和半導(dǎo)體芯片之間的至少一個第一上信號平面，以及在電源平面和印制布線板之間的至少一個下信號平面，3)在第一上信號平面和半導(dǎo)體芯片之間的導(dǎo)電平面，所述導(dǎo)電平面與在半導(dǎo)體芯片的平坦表面上的多個焊料部件接觸，4)沿著并穿過上信號平面的電路線，用于在半導(dǎo)體芯片和印制布線板之間傳輸信號，其中芯片的平坦表面在基板載體上形成虛印跡區(qū)，其邊緣限定了芯片的平面形狀，并且至少部分電路線在穿過至少一個電源平面之前在所述第一上信號平面的表面上從虛印跡區(qū)向印跡區(qū)的邊緣展開。
19.根據(jù)權(quán)利要求18的電子封裝，其中基板載體包括介于第一上平面和導(dǎo)電平面之間的第二上信號平面，通過介質(zhì)材料層與這兩個平面隔開，其中電路線在第二上信號平面上展開，某些電路線延伸到印跡區(qū)的外部，然后，展開的電路線經(jīng)過第二上信號平面到達(dá)第一上信號平面，其中在印跡區(qū)中的任何展開的電路線在第一上信號平面上進(jìn)一步展開，從而至少部分電路線延伸到印跡區(qū)的外部，并且所有展開的電路線經(jīng)過至少一個電源平面到達(dá)印制布線板。
20.根據(jù)權(quán)利要求19的電子封裝，其中在第二信號平面上向印跡區(qū)的邊緣展開的其它電路線在第一信號平面上展開。
21.根據(jù)權(quán)利要求19的電子封裝，其中在第二信號平面上的電路線向印跡區(qū)的邊緣展開至少大約200微米到大約400微米之間的距離，在第一信號平面上的電路線向印跡區(qū)的邊緣展開大約200微米到大約400微米之間的距離。
22.根據(jù)權(quán)利要求18的電子封裝，其中基板載體包括核心和嵌在核心中的至少一個電源平面。
23.根據(jù)權(quán)利要求22的電子封裝，其中第一上信號平面形成核心的頂部。
24.根據(jù)權(quán)利要求18的電子封裝，其中基板通過倒裝芯片連接電連接到芯片上。
25.一種制造由半導(dǎo)體芯片、印制布線板和芯片載體構(gòu)成的電子封裝的方法，其中芯片載體連接到印制布線板，以在所述芯片和所述板之間傳輸信號，所述芯片具有面向載體的平坦表面，通過該平坦表面?zhèn)鬏斝盘?，由邊緣限定的所述平坦表面在載體上限定了虛芯片印跡區(qū)的邊界，該方法包括以下步驟a)形成載體核心，所述核心由在包括核心的上表面的第一上信號平面和包括核心的下表面的第一下信號平面之間的至少一個電壓/電源平面構(gòu)成，并用介質(zhì)材料使每一個平面彼此電隔離；b)形成垂直穿過核心的導(dǎo)電過孔，將第一上表面上的電路線連接到第一下平面上的電路線；c)在第一信號層的頂部疊置用介質(zhì)材料層隔開的第二上信號平面，并在第一下信號層的底部疊置用介質(zhì)層隔開的第二下信號平面；d)將在第二上信號平面上的第一組電路線布線到載體上的印跡區(qū)外部的位置，并將在第二上信號平面上的第二組電路線布線到靠近印跡區(qū)邊緣的位置；e)形成穿過第二上信號平面到達(dá)核心中的過孔頂部的微過孔，并形成從過孔的底部延伸穿過第二下信號平面到達(dá)下導(dǎo)電層的微過孔；f)通過用介質(zhì)材料層覆蓋第二上信號平面，用介質(zhì)材料層覆蓋第二下信號平面，在上導(dǎo)電層上疊置第二上信號平面，并在下導(dǎo)電層上疊置第二下信號平面，來完成載體的裝配；g)形成從上導(dǎo)電層向下到達(dá)第二上信號平面的微過孔，并形成從下導(dǎo)電層向上到達(dá)第二下信號平面的微過孔；h)將半導(dǎo)體芯片電連接到載體的上導(dǎo)電表面；以及i)將印制布線板電連接到載體的下導(dǎo)電表面，從而在上信號平面上布線的至少第一組電路線穿過核心到達(dá)印跡區(qū)的外部，并且至少部分第二組電路線穿過所述印跡靠近印跡區(qū)的邊緣。
26.根據(jù)權(quán)利要求25的方法，包括將在第二上信號平面的上表面的某些電路線布線到印跡區(qū)的外部，并將其它電路線從印跡區(qū)布線到靠近印跡區(qū)邊緣的位置。
27.根據(jù)權(quán)利要求25的方法，還包括如下步驟將在第一信號平面上的電路線布線離開印跡區(qū)。
28.根據(jù)權(quán)利要求25的方法，其中芯片載體通過倒裝芯片連接電連接到芯片。
29.根據(jù)權(quán)利要求25的方法，其中載體通過球柵陣列電連接到印制布線板。
30.根據(jù)權(quán)利要求25的方法，其中靠近印跡區(qū)的邊緣布線的在第一上信號平面上的電路線和在第二上信號平面上的電路線在各自的表面上向印跡區(qū)的邊緣移動大約200微米到大約400微米之間的距離。
全文摘要
通過重新定位從芯片穿過載體的上信號平面的信號，改善了在倒裝芯片/球柵陣列組件中從半導(dǎo)體芯片到印制布線板的信號引出。這包括展開電路線從與芯片通信的上表面穿過芯片載體，穿過核心到達(dá)信號從載體出來到達(dá)印制布線板的下表面。通過更好地利用核心和芯片之間的信號平面的表面積來實現(xiàn)這種展開。信號在每個上信號平面上展開，從而更多的信號可以通過在核心中的過孔傳輸?shù)较滦盘柶矫?，在那里它們可以引出到芯片的印跡區(qū)的外部，從而增加了引出印跡區(qū)的電路密度。
文檔編號H01L23/498GK1630066SQ20041009040
公開日2005年6月22日 申請日期2004年11月12日 優(yōu)先權(quán)日2003年11月18日
發(fā)明者I·梅米斯 申請人:國際商業(yè)機(jī)器公司