專利名稱：具有導(dǎo)電穿透通道的硅芯片載體及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及到用來(lái)安裝和封裝多個(gè)集成電路芯片的載體，更確切地說(shuō)是涉及到具有導(dǎo)電穿透通道(through-vias)的自支持的半導(dǎo)體或絕緣體載體襯底。
背景技術(shù)：
集成電路器件的載體通常由具有導(dǎo)電穿透通道的作為獨(dú)立式襯底、芯片、或晶片的半導(dǎo)體、玻璃、或玻璃陶瓷材料制造。穿透通道被暴露在載體的上側(cè)和下側(cè)上，且彼此被隔離。為了在安裝到載體的芯片與其它器件之間得到必要的導(dǎo)電路徑，常常要求具有金屬或半金屬通道的多個(gè)載體材料層面。具有穿透通道的載體提供了芯片輸入/輸出端子(I/O)，各個(gè)芯片通常以“倒裝芯片”的方式安裝，而其它器件I/O通過載體從安裝芯片或器件的表面到載體的另一側(cè)，該另一側(cè)可以包括安裝在載體此側(cè)上的下一個(gè)封裝件、板、或額外的倒裝芯片。
圖1給出了根據(jù)此發(fā)明的一種載體的代表性說(shuō)明。載體102包含絕緣或半導(dǎo)體材料層104，例如硅、熔融氧化硅(“玻璃”、“石英”)、陶瓷、或其它半導(dǎo)體或絕緣體。載體102具有105所示的從載體層104上表面延伸到載體層104底部表面的多個(gè)穿透通道。穿透通道被示為導(dǎo)體115的金屬或半金屬導(dǎo)電通道材料填充，以便提供通過載體的導(dǎo)電路徑。示為114的焊料塊C4等，被排列在載體層104的底部表面處，與導(dǎo)電通道材料115相接觸，以便將此載體連接到下一層面。在載體層104的上表面處，可以使穿透通道中的導(dǎo)電材料115與排列在層106中的額外的多層布線、集成電路或相關(guān)器件、光學(xué)元件或光電子元件、微機(jī)電元件等電接觸，層106又被連接到芯片120的示為微接點(diǎn)125的芯片接插件。半導(dǎo)體器件還可以被埋置在襯底中，并被電學(xué)上組合到上述集成電路中。不需要額外的多層布線，芯片120的微接點(diǎn)就能夠被直接鍵合到導(dǎo)電的通道材料115。
由于材料加工過程中遇到的材料、淀積方法、尺寸公差控制、以及機(jī)械應(yīng)力方面的限制，在現(xiàn)有技術(shù)的載體中已經(jīng)出現(xiàn)了問題。傳統(tǒng)的襯底厚度是0.5-20mm，且穿透通道的高寬比為1∶1-2∶1。如制作技術(shù)所確定的那樣，穿透通道可以是錐形的或垂直的。例如，用沖壓技術(shù)制作的通道顯示一種爆發(fā)區(qū)，而激光通道依賴于高寬比而可以是錐形的。目前對(duì)于玻璃陶瓷襯底，典型的間距可以是225微米，而對(duì)于陶瓷襯底為150微米。依賴于所希望的孔密度、給定要連接到載體的芯片或其它器件的數(shù)目、以及所希望的鍵合位置的數(shù)目，通道的直徑因而可以是25-300微米。
為了適應(yīng)I/O密度為每平方厘米1000-10000的單個(gè)或多個(gè)倒裝芯片和微元件，需要對(duì)這種載體進(jìn)行小型化，使長(zhǎng)度和寬度的總物理尺度在幾個(gè)厘米范圍內(nèi)，且厚度在幾個(gè)微米到幾百微米范圍內(nèi)。為了得到高的速度和低的功率，穿透通道和相關(guān)連接的串聯(lián)電阻必須小于幾百到幾十毫歐姆，否則信號(hào)上升時(shí)間會(huì)變壞。這又規(guī)定用典型導(dǎo)電材料填充的穿透通道的高度要在幾個(gè)微米到幾百微米的范圍內(nèi)，且直徑在幾十到大約100微米。
填充這種高高寬比的通道是一種挑戰(zhàn)。填充盲通道或微尺寸直徑穿透通道的通行技術(shù)是電鍍銅。但流體動(dòng)力學(xué)、離子濃度、以及擴(kuò)散率限制了深的盲孔的填充。作者Tomisaka等人(ECTC 2002)做了廣泛的電鍍優(yōu)化，仍然無(wú)法在僅僅70微米深的通道中消除空洞。用來(lái)填充稍后要開出的大的盲孔的各種方法出現(xiàn)故障，或在通道尺度下變得不切實(shí)際。Black等人的美國(guó)專利No.5998292詳細(xì)地描述了一種用來(lái)在三維晶片連接的半導(dǎo)體晶片中產(chǎn)生相互絕緣的各個(gè)導(dǎo)電穿透通道的方法。Black的方法涉及到僅僅部分地通過半導(dǎo)體襯底腐蝕所謂的盲孔；隔離各個(gè)孔的側(cè)壁；用選自鎢、鉻、銅、鋁、鎳、銦、金、以及它們的混合物或合金填充隔離的各個(gè)孔；整平頂部表面并清除過量的金屬；然后研磨掉底部半導(dǎo)體材料以便暴露被填充了的通道的底部(亦即開出盲孔)。Gaul的美國(guó)專利5646067、5814889、以及5618752采用了用于具有鎢或多晶硅穿透通道的硅載體層的Black方法。Chiu等人(美國(guó)專利6593644)描述了一種用來(lái)產(chǎn)生具有用銅、鎳、或鋁填充的穿透通道的硅基芯片載體的相似的工藝。Black方法提供了穿透通道的恰當(dāng)填充(對(duì)于某些列舉的材料)；但若采用這些材料，則得到的結(jié)構(gòu)會(huì)經(jīng)歷表1所示的機(jī)械失效。Gaul利用了熱性能更匹配的材料，亦即鎢和多晶硅，但對(duì)于幾十微米沒有可行的淀積方法，并可能具有非常不同的模量數(shù)值。還要指出的是，由于諸如陶瓷載體高溫?zé)Y(jié)條件之類的工藝限制以及埋置元件材料系統(tǒng)的限制，難以將埋置的元件組合到目前的載體中。
在上述直徑下，通常用于集成電路互連通道的大多數(shù)金屬由于熱膨脹失配而在載體層材料(例如硅或玻璃)上產(chǎn)生無(wú)法接受的應(yīng)力水平。此外，此金屬結(jié)構(gòu)在典型的熱循環(huán)過程中或在典型的熱循環(huán)之后呈現(xiàn)出頂部表面突出、破裂、或膨脹。對(duì)于由諸如半導(dǎo)體、玻璃、或陶瓷之類的脆性材料組成的載體襯底和集成電路，脆性破裂引起的機(jī)械失效的危險(xiǎn)，顯著地引起載體材料的熱膨脹失配和易碎性。除了脆性破裂之外，當(dāng)在所述尺度下采用標(biāo)準(zhǔn)材料及其組合時(shí)，還可能出現(xiàn)界面剝層。表1提供了通常使用的材料，亦即襯底的硅和金屬的銅、鎢、鎳以及它們的機(jī)械性能的清單。

在通常用于襯底金屬化的金屬中，僅僅鎢(W)具有接近硅(Si)的CTE的約為5ppm/℃的CTE。但與硅的模量(大約170GPa)相比，W的模量是如此之高(大于400GPa)，以致于很可能出現(xiàn)硅的脆性破裂和/或通道側(cè)壁的剝層。與鎢相似，用來(lái)生長(zhǎng)即淀積多晶硅的典型工藝僅僅對(duì)直至大約1或幾微米的厚度可行，且常常淀積溫度被限止超過上述襯底上的集成電路元件或布線(若要在填充穿透通道之前制造)所能夠容忍的最高溫度。
與通道和硅襯底之間的大的CTE失配相關(guān)的3個(gè)潛在問題包括通道側(cè)壁處的剝層(導(dǎo)致呈現(xiàn)導(dǎo)電性和機(jī)械穩(wěn)定性受損的所謂“破爛通道”)；通道之間硅襯底的破裂；以及與通道頂部表面和底部表面相接觸的任何上方和下方結(jié)構(gòu)或薄膜的類活塞破裂。下列參考文獻(xiàn)討論了通道破裂問題”Fiber-End Cracking in Brittle-MatrixCompositesA Model Study”，J.A.Casey，D.R.Clarke and Y.Fu，inMetal-Ceramic Interfaces，Proceedings of an International Workshop，ACTA Met，1990。
側(cè)壁應(yīng)力造成的垂直突出決定于熱膨脹失配、模量、以及泊松比。突出引起的作用在上層結(jié)構(gòu)或下層結(jié)構(gòu)或薄膜上的力，隨穿透通道的模量而增大。借助于盡量減小穿透通道的熱膨脹失配、泊松比、以及模量，能夠避免類活塞失效。若導(dǎo)電材料具有正好與襯底材料相同的CTE，則導(dǎo)電材料的模量和泊松比可能不成為問題。
因此，所需要的以及本發(fā)明的目的是提供一種能夠以所希望的尺度來(lái)制造能夠承受生產(chǎn)、連接加工、以及使用過程中經(jīng)歷的熱循環(huán)的載體結(jié)構(gòu)。
本發(fā)明的另一目的是提供一種包括導(dǎo)電材料的穿透通道結(jié)構(gòu)，此導(dǎo)電材料具有與襯底材料緊密匹配的的熱膨脹系數(shù)、減小了的模量、以及減小了的泊松比，以便盡量降低熱失配的負(fù)面作用。
本發(fā)明的又一目的是提供一種包括具有不同熱膨脹系數(shù)的多種不同材料的穿透通道結(jié)構(gòu)，以便得到有效熱膨脹系數(shù)與襯底有效熱膨脹系數(shù)最緊密匹配的穿透通道，從而盡量降低熱失配的負(fù)面作用。
本發(fā)明的再一目的是提供一種包括具有不同熱膨脹系數(shù)的多種不同材料的穿透通道結(jié)構(gòu)，以便得到有效熱膨脹系數(shù)與襯底材料有效熱膨脹系數(shù)緊密匹配，且有效模量與襯底的有效模量最緊密匹配或被減小到小于襯底有效模量的穿透通道，從而減小加工和使用過程中遇到的機(jī)械應(yīng)力。

發(fā)明內(nèi)容
利用本發(fā)明，實(shí)現(xiàn)了上述和其它的目的，本發(fā)明提供了一種載體結(jié)構(gòu)和用來(lái)制造載體結(jié)構(gòu)的方法，此載體結(jié)構(gòu)具有填充有復(fù)合導(dǎo)電材料的穿透通道，此復(fù)合導(dǎo)電材料具有與襯底的熱膨脹系數(shù)緊密匹配的熱膨脹系數(shù)以及與襯底模量匹配或小于襯底模量的的模量。此復(fù)合導(dǎo)電材料可以是導(dǎo)電金屬、導(dǎo)電金屬陶瓷、金屬和陶瓷的導(dǎo)電混合物、或具有密封的空洞的金屬。
本發(fā)明的一個(gè)實(shí)施方案包括一種結(jié)構(gòu)以及用來(lái)制造載體結(jié)構(gòu)的方法，此載體結(jié)構(gòu)具有通通道，此通通道包含其中各淀積有不同材料的中心通道填充區(qū)，其中，此通道結(jié)構(gòu)具有與載體襯底材料的有效熱膨脹系數(shù)和有效模量更緊密匹配的有效熱膨脹系數(shù)和有效模量。
在另一實(shí)施方案中，各個(gè)通道被圖形化成載體材料柱式“通道”周圍的環(huán)狀區(qū)。此環(huán)狀區(qū)被圖形化到深度與通道所希望的長(zhǎng)度相等且小于載體層的總深度。在用所希望的導(dǎo)電材料填充環(huán)狀區(qū)時(shí)，借助于對(duì)具有柱式基底的載體的表面進(jìn)行回拋光以暴露導(dǎo)電環(huán)，導(dǎo)體襯里的填充了載體材料的通道就被暴露出來(lái)。


下面具體參照附圖來(lái)更詳細(xì)地描述本發(fā)明，其中圖1是現(xiàn)有發(fā)明載體的側(cè)視圖；圖2A-2D是根據(jù)本發(fā)明不同實(shí)施方案制作的具有機(jī)械性能匹配的穿透通道的載體透視圖；圖3是根據(jù)本發(fā)明一個(gè)實(shí)施方案用來(lái)制造圖2A所示具有穿透通道的載體的代表性工藝流程的流程圖；圖4A-4K示出了根據(jù)具有進(jìn)一步背面加工的圖3工藝流程的具有穿透通道的載體加工各個(gè)步驟得到的結(jié)構(gòu)；
圖5是根據(jù)本發(fā)明第二實(shí)施方案用來(lái)制造圖2B所示具有穿透通道的載體的代表性工藝流程的流程圖；圖6A-6F示出了根據(jù)圖5工藝流程的具有穿透通道的載體加工各個(gè)步驟得到的結(jié)構(gòu)；圖7是根據(jù)本發(fā)明另一實(shí)施方案用來(lái)制造圖2C所示具有穿透通道的載體的代表性工藝流程的流程圖；圖8A-8E示出了根據(jù)圖7工藝流程的具有穿透通道的載體加工各個(gè)步驟得到的結(jié)構(gòu)；圖9是根據(jù)本發(fā)明另一實(shí)施方案用來(lái)制造圖2D所示具有穿透通道的載體的代表性工藝流程的流程圖；圖10A-10E示出了根據(jù)圖9工藝流程的具有穿透通道的載體加工各個(gè)步驟得到的結(jié)構(gòu)；圖11A-11C示出了穿透通道頂部開口周圍頸圈的形成，以方便最佳的電連接；而圖12A-12C示出了用來(lái)為穿透通道加帽的各個(gè)步驟和得到的結(jié)構(gòu)。
具體實(shí)施例方式
本發(fā)明敘述了借助于在穿透通道中提供金屬-陶瓷材料或多種材料的現(xiàn)有技術(shù)的缺點(diǎn)，其中，借助于得到與載體襯底材料的有效熱膨脹系數(shù)和有效模量更緊密匹配的有效熱膨脹系數(shù)和有效模量，來(lái)選擇材料，以便降低熱膨脹失配的負(fù)面作用。對(duì)于CTE為3ppm/℃且彈性模量為170Gpa的硅載體襯底，最好用產(chǎn)生小于8ppm/℃的有效CTE和小于或等于170Gpa的有效彈性模量的材料或材料組合來(lái)填充穿透通道。圖2A-2D是根據(jù)本發(fā)明不同實(shí)施方案制作的具有匹配的機(jī)械性能的穿透通道的載體的透視圖。
圖2A示出了本發(fā)明一個(gè)載體實(shí)施方案200的側(cè)視圖，其中，包含所希望導(dǎo)體的第一通道材料的環(huán)215被排列在載體襯底材料204中通道孔的周圍，襯墊著圓柱，襯墊圓柱的內(nèi)部被第二通道材料210填充。第二通道材料被選擇成其CTE接近載體襯底材料204的CTE，致使熱失配的不希望有的作用被盡量降低，同時(shí)仍然在穿透通道中實(shí)現(xiàn)所希望的導(dǎo)電性能。額外的絕緣環(huán)203或襯里可以被排列在環(huán)215與載體襯底材料204之間用作額外的絕緣體或擴(kuò)散勢(shì)壘或二者。
圖3是根據(jù)本發(fā)明一個(gè)實(shí)施方案用來(lái)制造圖2A所示具有穿透通道的載體的代表性工藝流程的流程圖。在步驟300中，由例如硅的半導(dǎo)體或絕緣材料組成的載體襯底被腐蝕，以便形成盲通道。盲通道被定義為延伸到載體襯底層中所希望深度的通道，此所希望的深度小于原來(lái)載體襯底的厚度或深度。此所希望的深度被定義為將由工藝導(dǎo)致的圓柱形穿透通道的深度，對(duì)大多數(shù)得到的結(jié)構(gòu)還被定義為具有穿透通道的成品載體襯底的所希望的總厚度。在步驟300中，用本技術(shù)熟知的標(biāo)準(zhǔn)腐蝕技術(shù)，盲通道被腐蝕進(jìn)入硅或其它載體材料中。在2003年8月13日提交的(案號(hào)YOR920030048US1)題為”Deep Filled Vias”的受讓于本受讓人的共同懸而未決的專利申請(qǐng)No.＿＿＿＿＿中，描述了適當(dāng)深度腐蝕的方法，其內(nèi)容在此處被列為參考。在本優(yōu)選實(shí)施方案中，襯底包含硅，且如本技術(shù)所知，利用等離子體中產(chǎn)生的氟原子團(tuán)的硅腐蝕，能夠?qū)崿F(xiàn)圖象轉(zhuǎn)移。用諸如可從Alcatel購(gòu)得的A601E之類的市售深反應(yīng)離子刻蝕(RIE)系統(tǒng)，能夠?qū)ι畹墓杞Y(jié)構(gòu)進(jìn)行圖形化。深RIE干法腐蝕方法利用時(shí)間復(fù)用的深度腐蝕(TMDE)，側(cè)壁鈍化的變化，其中，腐蝕和淀積周期被相繼執(zhí)行。在淀積步驟中，側(cè)壁被由淀積前體形成的等離子體淀積的聚合物鈍化。在相繼的腐蝕周期中，聚合物和硅被離子轟擊從溝槽的底部被擇優(yōu)腐蝕。借助于在腐蝕和淀積周期之間的轉(zhuǎn)換，能夠以非常高的腐蝕速率在硅襯底中實(shí)現(xiàn)具有垂直側(cè)壁的深的各向異性結(jié)構(gòu)。背面氧化物或金屬層可以可選地被用作深的硅腐蝕的停止層。若采用半導(dǎo)體或其它導(dǎo)電襯底，則圓柱形盲通道在步驟302中必須被隔離，以便避免要由導(dǎo)電穿透通道承載的信號(hào)通過襯底電接地、短路、或串?dāng)_。
通過包括但不局限于900-1100℃下的氧或水汽環(huán)境的爐管中的熱氧化、700-900℃溫度下使用TEOS的低壓化學(xué)氣相淀積(LPCVD)、或在300-600℃下使用硅烷的等離子體增強(qiáng)化學(xué)氣相淀積(PECVD)的標(biāo)準(zhǔn)技術(shù)，可以得到通道側(cè)壁的隔離?？梢杂霉柰椤?、以及氮前體來(lái)淀積氮化物。時(shí)間決定于例如0.5-2.0微米的所希望的氧化物或氮化物厚度。氧化物、氮化物、或二種材料的雙層都被用來(lái)隔離盲通道暴露的側(cè)壁和底層。對(duì)于諸如玻璃之類的絕緣襯底，可能不需要此步驟；但可能仍然希望Si3N4之類的絕緣材料層用作擴(kuò)散勢(shì)壘。
然后，在步驟304中，進(jìn)行環(huán)狀物淀積，以便沿盲通道暴露的絕緣表面形成所希望的導(dǎo)體環(huán)狀環(huán)。環(huán)狀物淀積可以由PVD勢(shì)壘層、籽晶層、以及電鍍金屬，例如PVD TaN/Ta/Cu附加鍍銅組成。PVD勢(shì)壘層有助于填充金屬的粘合以及保護(hù)它免受侵蝕或熱擴(kuò)散進(jìn)入外層載體襯底材料中。如上所述，因?yàn)闊o(wú)法接受的熱失配會(huì)導(dǎo)致破裂或剝層，故最好不用所希望的金屬填充整個(gè)通道。因此，進(jìn)行有控制的淀積，以便得到導(dǎo)電材料的薄環(huán)狀物。
在步驟306中，用導(dǎo)電或絕緣的第二通道材料來(lái)填充圓柱形盲通道的其余部分，第二通道材料包含諸如多晶硅、氧化硅、四氮化三硅、CVD-W、無(wú)機(jī)氧化物(例如玻璃、陶瓷、或玻璃陶瓷化合物)之類的材料、諸如Cu-堇青石之類的金屬陶瓷化合物、或CTE約為0-5ppm/℃的其它適當(dāng)?shù)牟牧?，其中，第二通道材料的CTE匹配或更接近載體襯底材料(例如硅)的CTE。在100微米直徑硅穿透通道中填充銅的例子中，已經(jīng)計(jì)算出等于通道直徑1/10的銅鍍層厚度以及用二氧化硅填充將導(dǎo)致所希望的熱性能和導(dǎo)電性能。
填充方法可以包括PECVD、PVD、電鍍、甩涂、溶膠-凝膠、軟外殼填充、或用手術(shù)刀的刮板涂敷。諸如甩涂、溶膠-凝膠、以及粘貼之類的某些材料可能要求隨后的熱固化和燒結(jié)。例如，對(duì)于銅/堇青石粘膠，使用的淀積方法最好是真空協(xié)助的滲入技術(shù)。具有穿透通道的載體被置于工作室中，并進(jìn)行機(jī)械抽空。引入銅/堇青石粘膠，并用刮板或手術(shù)刀將粘膠刮入到抽空了的通道孔中。優(yōu)選的工藝組合了對(duì)真空下增壓噴嘴的屏蔽，以便在室溫下得到無(wú)空洞的填充。填充步驟隨之以干燥烘焙步驟，然后從頂部表面清除殘留的粘膠。然后進(jìn)行多步驟燒結(jié)工藝，首先，在蒸汽(400-650℃)下，從粘膠中燒去任何的有機(jī)物，隨之以在形成氣體下的更高溫度(650-800℃)燒結(jié)步驟，以便減少金屬系統(tǒng)中的任何氧化物并確保銅顆粒的良好互連。
在完成了其余部分的填充之后，此結(jié)構(gòu)在步驟308中被整平回到載體襯底的頂部表面，以便清除淀積在其上的任何材料。IC電路和元件可以被制作在頂部表面的某些地方，要小心形成與穿透通道導(dǎo)電環(huán)狀物的電接觸。如下面參照?qǐng)D12A-12C所述，可能還希望覆蓋第二通道填充材料。最后，在310步驟中，對(duì)結(jié)構(gòu)的底部表面進(jìn)行研磨和拋光，以便暴露導(dǎo)電的環(huán)狀環(huán)材料和第二通道填充材料，得到所希望厚度的圖2A的結(jié)構(gòu)，作為具有穿透通道的成品載體襯底。
圖4A-4K示出了根據(jù)圖3工藝流程的加工具有穿透通道的載體的各個(gè)步驟得到的結(jié)構(gòu)，更詳細(xì)地考慮了背面的加工。圖4A中的襯底404包含具有被腐蝕的盲通道的硅襯底。在圖4B中，盲通道已經(jīng)配備有絕緣層403，隨之以圖4C中的環(huán)狀填充415。然后提供CTE匹配的填充材料410，如圖4D所示過量填充此通道。在頂部表面整平以及在頂部表面上制作IC器件或電路的任何可選加工之后，如圖4F所示，對(duì)圖4E的結(jié)構(gòu)進(jìn)行底部表面處的研磨和拋光步驟，來(lái)清除過量的襯底材料和底部通道填充材料(亦即對(duì)盲通道底部進(jìn)行襯里的絕緣層403和金屬415)，以便暴露穿透通道。
背面研磨和拋光最好做到孔底部的10-20微米以內(nèi)，然后，利用濕法腐蝕將其暴露，以便如圖4H所示使其余的硅凹陷。要小心防止結(jié)構(gòu)(晶片)的正面被濕法腐蝕。通過圖4G中代表性示為層420的各種方法，能夠做到這一點(diǎn)，層420包括但不局限于a)諸如淀積的氧化物、氮化物、或甩涂聚酰亞胺之類的犧牲保護(hù)性涂層；b)不受背面濕法加工影響的保護(hù)性膠帶；或c)在晶片邊沿處產(chǎn)生密封且覆蓋正面的夾具。在完成所有背面濕法加工之后，清除正面保護(hù)?？梢杂弥T如氫氧化鉀(KOH)或過氧化四甲基氨(TMAH)之類的腐蝕來(lái)完成呈現(xiàn)通道的硅濕法腐蝕。這些化學(xué)品的濃度可以為10-50％重量比。KOH或TMAH典型地被加熱到50-80℃，導(dǎo)致硅的最快速腐蝕。定時(shí)腐蝕被用來(lái)腐蝕硅和使表面凹陷到通道頂部以下5-10微米。在如圖4H所示腐蝕載體材料之后，氧化物或諸如聚酰亞胺之類的其它絕緣材料的覆蓋層423如圖4I所示被淀積。包圍暴露的通道底部的任何殘留氧化物帽或氧化物/氮化物帽被CMP基本上拋光，從而如圖4J所示暴露核心中的導(dǎo)電材料，同時(shí)原地留下較厚的背面晶片隔離。硅晶片的背面除了導(dǎo)電穿透通道上方之外于是完全被隔離，致使如圖4K所示，金屬焊點(diǎn)或C4s，425能夠被淀積在通道末端上，而不使襯底短路。
圖2B的結(jié)構(gòu)包含襯底224，其中的穿透通道包含絕緣材料的環(huán)狀環(huán)223，在核心處具有空洞220的金屬(例如銅)導(dǎo)電通道225被排列在其中。穿透通道的頂部和底部表面是銅，且銅覆蓋著穿透通道的絕緣側(cè)壁。但由諸如空氣、惰性氣體、或氮之類的氣體或真空填充的空洞，被排列在穿透通道的中心處，從而提供了與襯底224更緊密匹配的有效模量。此穿透通道在掏空時(shí)變得柔順，導(dǎo)致更低的有效模量和更低的有效泊松比，因而呈現(xiàn)更低的由周圍結(jié)構(gòu)造成的應(yīng)力和力。此處的有效泊松比被定義為平面外位移對(duì)為了減小加工和使用中遇到的機(jī)械應(yīng)力而由平面內(nèi)應(yīng)力造成的平面內(nèi)位移的比率。對(duì)于具有0.4的高泊松比的穿透通道材料，借助于當(dāng)半徑為3/4通道半徑的穿越空洞被引入在穿透通道中時(shí)引入有效半徑為3/4穿透通道半徑的穿越空洞滲透網(wǎng)絡(luò)，有效泊松比能夠被減小到大約0.22。雖然不改變熱膨脹系數(shù)，但空洞的引入減小了穿透通道的有效模量和泊松比，導(dǎo)致在周圍結(jié)構(gòu)上施加小得多的應(yīng)力和力的柔順穿透通道。換言之，總體上表現(xiàn)為似乎與襯底具有小得多的熱膨脹失配，從而降低了熱循環(huán)過程中頂部的類活塞偏離。
圖5是用來(lái)制造根據(jù)本發(fā)明第二實(shí)施方案的具有圖2B所示穿透通道的載體的代表性工藝流程的流程圖。在步驟500中，盲通道如上所述被腐蝕到襯底中稍微大于成品中穿透通道所希望的深度。在步驟502中，最好借助于對(duì)硅進(jìn)行氧化以形成薄的氧化硅或PECVD氧化物或氮化物層或二者，使盲通道的側(cè)壁隔離(如上所述)。在步驟504中，進(jìn)行環(huán)狀物填充，以便沿盲孔暴露的絕緣表面提供金屬(例如厚度大約1/10-1/5通道直徑的PVD TaN/Ta/Cu附加鍍銅)。然后用過量填充、拋光、或相似的技術(shù)，用金屬覆蓋通道的頂部。通道中心的空洞將包含覆蓋工藝的氣氛，典型為氮或真空。用包圍和緊壓通道頂部的金屬淀積的PVD、CVD、蒸發(fā)、或?yàn)R射工藝，來(lái)得到過量填充。為了恢復(fù)平整度，可能需要拋光步驟?；蛘?，采用圓頭工具對(duì)共形鍍敷的(部分地填充穿透通道)覆蓋銅層進(jìn)行的拋光，也能夠被用來(lái)將延展性的銅涂抹到通道孔中和通道孔上方，從而在通道中產(chǎn)生密封的空腔。此空洞在后續(xù)加工和使用中不會(huì)在襯底上引入機(jī)械應(yīng)力。然后，在步驟508中，結(jié)構(gòu)的頂部被整平，以便清除頂部表面處的過量金屬，并暴露通道之間的襯底。此整平步驟必須留下排列在襯底材料頂部表面中的金屬的頂部通道表面。如上所述，可以在頂部表面上某些地方進(jìn)行IC電路或元件的制造。最后，在步驟510中，底部襯底表面被暴露于背面加工步驟，以便如上所述暴露盲通道并清除過量的襯底材料和絕緣層以及隔離襯底底部表面。在頂部和底部表面處必須小心留下跨越整個(gè)通道表面的金屬，以便將空洞保留在其中。
圖6A-6F示出了根據(jù)圖5的工藝流程加工具有穿透通道的載體的各個(gè)步驟得到的結(jié)構(gòu)。在圖6A中，盲通道被腐蝕在襯底604中。絕緣層603被形成在圖6B結(jié)構(gòu)的盲通道中。然后進(jìn)行環(huán)狀填充，以便沿通道的暴露絕緣表面提供金屬615，從而產(chǎn)生圖6C的結(jié)構(gòu)。如圖6D所示，密封或拋光步驟在通道的頂部表面處提供了額外的金屬625，與金屬615相接觸并將空洞620密封在其中。如圖6E所示，進(jìn)行了整平，以便清除過量的金屬并暴露頂部表面處的襯底604和金屬通道。如上所述，IC電路或元件可以被制造在頂部表面上。最后，如圖6F所示，結(jié)構(gòu)的底部被暴露于背面加工步驟，以便清除通道底部處的過量襯底材料和絕緣層，同時(shí)在通道底部處留下金屬。
圖2C的結(jié)構(gòu)包含襯底234，其中穿透通道各包含絕緣材料的環(huán)狀環(huán)233，其中排列包含通道金屬(例如銅)的同心圓235、內(nèi)絕緣環(huán)236、以及襯底材料的核心柱230。其不同于前述Gaul專利的同軸穿透通道之處在于核心柱是絕緣體或半導(dǎo)體且不承載電信號(hào)。核心柱不接觸載體頂部或底部上的IC電路。此柱實(shí)際上是一個(gè)空心波導(dǎo)，甚至能夠被用來(lái)通過硅襯底導(dǎo)光。襯底材料的內(nèi)核必須與外側(cè)襯底材料熱匹配和模量匹配，從而減小整個(gè)通道結(jié)構(gòu)對(duì)襯底的機(jī)械作用。
圖7是根據(jù)本發(fā)明第三實(shí)施方案的制造圖2C所示具有穿透通道的載體的代表性工藝流程的流程圖。在步驟700中，盲通道被腐蝕進(jìn)襯底中，深度為最終產(chǎn)品中穿透通道所希望的深度。通道被腐蝕成圖形，從而各為保留為通道核心的襯底材料柱周圍腐蝕的厚度為大約1/10-1/5通道直徑的環(huán)狀通道。在步驟702中，最好借助于對(duì)硅進(jìn)行氧化以形成外側(cè)壁和核心柱側(cè)壁二者上的薄氧化硅層(見以上)來(lái)隔離盲通道的側(cè)壁。然后在步驟704中，用所希望的導(dǎo)電材料過量填充環(huán)狀通道。然后在步驟708中，結(jié)構(gòu)的頂部被整平，以便清除頂部表面處過量的金屬并暴露通道的環(huán)狀金屬環(huán)之間的襯底。如上所述，IC電路或元件可以被制造在頂部表面上。最后，在步驟710中，底部襯底表面被暴露于背面加工步驟，以便暴露盲通道并清除過量的襯底材料和絕緣層。
圖8A-8E示出了根據(jù)圖7工藝流程的具有穿透通道的載體加工各個(gè)步驟得到的結(jié)構(gòu)。在圖7A中，環(huán)形通道被腐蝕在襯底704中。絕緣層703被形成在圖7B結(jié)構(gòu)的環(huán)形通道的側(cè)壁上。然后，進(jìn)行環(huán)狀物填充，以便沿孔暴露的絕緣表面提供金屬715，來(lái)完全填充此通道并產(chǎn)生圖7C的結(jié)構(gòu)。如圖7D所示，進(jìn)行了整平，以便清除過量的金屬并暴露頂部表面處的襯底704和環(huán)形金屬通道。如上所述，IC電路或元件可以被制造在頂部表面上，要小心接觸導(dǎo)電的環(huán)狀物。最后，如圖7E所示，結(jié)構(gòu)的底部被暴露于背面加工步驟，以便清除通道底部處的過量襯底材料和絕緣層。
圖2D的結(jié)構(gòu)包含襯底244，它具有被環(huán)形絕緣環(huán)243環(huán)繞的金屬-陶瓷核心245的孔。金屬-陶瓷被選擇為具有通道襯底材料CTE緊密匹配的熱膨脹系數(shù)以及其模量接近或小于襯底模量，具有足夠的多孔性來(lái)降低有效模量和泊松比。適用材料的例子包括硅襯底中被氧化硅或SiO2/Si3N4絕緣層環(huán)繞的銅堇青石金屬-陶瓷。有興趣的其它材料可以是其它的低CTE材料，諸如但不局限于玻璃陶瓷、β鋰霞石、頑輝石、鎂橄欖石、麻來(lái)石、鋯石、以及熔融氧化硅。除了銅之外，還有諸如金和銀之類的金屬由于其優(yōu)異的導(dǎo)電性而可以是適用的侯選導(dǎo)體。此外，上述金屬的合金以及Cu-Ni之類的固溶體合金是有興趣的。
適用填充材料的另一例子由涂敷有諸如銅的偶聯(lián)金屬薄層的低CTE核心材料的細(xì)小顆粒組成。低CTE核心可以由從諸如鉬、鎢、或殷鋼之類的低CTE金屬或合金到諸如二氧化硅、硅、以及碳化硅之類的非金屬的各種材料組成。涂敷材料必須由導(dǎo)電的金屬組成，且應(yīng)該能夠在與已經(jīng)制作在晶片上的其它結(jié)構(gòu)兼容的溫度下形成金屬化連接。銅由于是高度導(dǎo)電的，并能夠利用明顯地低于其熔點(diǎn)的溫度下的銅表面擴(kuò)散而形成連接，因而是特別可取的材料。諸如薄的焊料層之類的其它金屬或合金也是適用的。
而且，具有相同的外層(連接金屬)但不同的核心的顆粒的異質(zhì)混合物能夠被有利地利用。例如，銅涂敷的鎢的混合物(Cu/W)能夠與銅涂敷的二氧化硅(Cu/SiO2)混合。與單獨(dú)的(Cu/W)CTE(這相對(duì)于單獨(dú)的銅已經(jīng)是低CTE)相比，這一組合可以降低平均CTE，同時(shí)保持足夠的Cu/W以確保優(yōu)異的導(dǎo)電性以及確保所有外殼之間的機(jī)械和電學(xué)連接。此外，在某些情況下混合具有不相似的外層的顆?？赡苁怯欣?。例如，可以用金屬A和B來(lái)涂敷二種顆粒類型，當(dāng)它們接觸并適度加熱時(shí)，能夠形成低熔點(diǎn)的AB共熔體。
計(jì)算表明，若如銅涂敷的二氧化硅的情況那樣，單獨(dú)的外層是對(duì)導(dǎo)電性的唯一貢獻(xiàn)者，則大于2000埃的涂層對(duì)于導(dǎo)電性是不可取的。對(duì)于具有導(dǎo)電核心的顆粒，銅外層的厚度應(yīng)該盡可能薄，以便保持凈CTE低，同時(shí)保持良好的連接特性。
圖9是用來(lái)制造圖2D結(jié)構(gòu)的代表性流程圖。在步驟900中，盲通道被腐蝕到襯底中。在步驟902中，如上所述，典型地借助于將襯底暴露于氧化氣氛或PECVD等，沿盲通道的暴露表面形成絕緣層。然后，用金屬-陶瓷填充其余的通道體積。如所示，可以在步驟904中將金屬-陶瓷粘膠擴(kuò)展在各個(gè)絕緣的通道中，隨之以燒結(jié)步驟，以便固化通道填充。為了清除過量的粘膠覆蓋層和顆粒殘留物，開發(fā)了一種4階段清潔方法，它包括第一沖洗步驟、第一粗擦步驟、第二精擦步驟、以及甩干步驟。在2003年11月3日提交的題為”Method andApparatus for Filling Vias”的單獨(dú)專利申請(qǐng)No.10/700327(YOR920030196US1)中，描述了用來(lái)將粘膠涂敷到盲通道中的設(shè)備和方法的細(xì)節(jié)，此處將其列為參考。氮或惰性氣氛或真空中的低溫烘焙(100-200℃之間)，可以在高溫?zé)Y(jié)開始之前被用來(lái)驅(qū)散粘膠中的揮發(fā)組分。此低溫步驟可以被裁剪成允許粘膠化合物可控的收縮，從而提供了采用多個(gè)填充步驟來(lái)得到填充的精確水平即可控的凹陷的可能性。400℃-大約900℃之間的多步驟燒結(jié)能夠被用于各種氣氛(包括氮或以形成氣體終止的蒸汽)，以便在較低的溫度下得到任何有機(jī)組分的完全燒蝕，并在較高的溫度下得到任何氧化物的完全還原以及金屬顆粒的良好連接。這將導(dǎo)致多孔堇青石/玻璃相中金屬顆粒的連接的網(wǎng)絡(luò)。步驟908中的整平將清除任何過量的導(dǎo)電材料，步驟910中的背面加工將暴露穿透通道。圖10A-10E示出了根據(jù)圖9工藝流程加工具有穿透通道的載體各個(gè)步驟得到的結(jié)構(gòu)。在圖10A中，通道被腐蝕在襯底1004中。絕緣層1003被形成在圖10B結(jié)構(gòu)的通道的側(cè)壁上。然后進(jìn)行填充，以便沿通道的暴露的絕緣表面提供金屬-陶瓷1015，從而完全填充通道，并產(chǎn)生圖10C的結(jié)構(gòu)。如圖10D所示，進(jìn)行了整平，以便清除過量的金屬，并暴露頂部表面處的襯底1004和金屬通道。如上所述，可以增加IC電路或元件。必須特別小心對(duì)金屬-陶瓷填充的穿透通道的頂部表面形成電接觸。
最后，如圖9E所示，結(jié)構(gòu)的底部被暴露于研磨和拋光和腐蝕，以便清除過量的襯底材料，然后將絕緣層附加到暴露的硅襯底，隨后，用選擇性拋光方法僅僅清除凸出的通道底部上的絕緣體。
確保對(duì)部分地鍍敷的穿透通道表面的良好電接觸的一種有效方法是如圖11A-11C所示在穿透通道的頂部周圍腐蝕一個(gè)直徑適當(dāng)?shù)馗蟮臏\的同心頸圈。這種結(jié)構(gòu)增加了一個(gè)掩蔽步驟，但只要頸圈深度被設(shè)定為不大于側(cè)壁的鍍敷厚度，就大幅度提高了獲得對(duì)后續(xù)布線層的良好接觸的機(jī)會(huì)。在最后的整平過程中，頸圈實(shí)際上使圖11C的環(huán)狀物1115向外延伸，提供了在其上降落接觸通道的更大的占據(jù)表面，同時(shí)從那里填充為最復(fù)雜的深通道中心區(qū)域進(jìn)一步清除掉這些接觸。
上述的填充材料和加工可以被裁剪，以便留下具有人為多孔的內(nèi)部結(jié)構(gòu)和/或填充材料表面與通道頂部之間具有受控凹陷的被填充的通道。在通道整平步驟之前，人為多孔和/或凹陷的表面必須被有效地覆蓋并密封，以便襯底的后續(xù)加工能夠進(jìn)行。各種金屬和淀積方法能夠被用來(lái)有效地密封和覆蓋這種通道，包括但不局限于鎢、鉭、銅。淀積方法可以包括濺射、等離子體射流淀積、熱CVD或激光輔助CVD、熔體、金屬滲入通道毛細(xì)管作用、或焊料成塊。帽的厚度可以依賴于表面多孔的尺寸和/或凹陷的深度而在大約0.5-10微米之間變化。在濺射或射流淀積銅的情況下，在最后的整平之前，于500℃以上的溫度下對(duì)金屬進(jìn)行后退火以確保良好的多孔密封，是特別有用的?？梢杂脤?duì)覆蓋金屬的標(biāo)準(zhǔn)爐子退火或電爐退火，或用激光輔助的局部加熱，來(lái)達(dá)到此退火。
用來(lái)對(duì)被填充的多孔通道進(jìn)行金屬覆蓋的一種變通方法是使用絕緣體。對(duì)于通過載體的電連接不指望通道填充的部分地鍍敷的通道，這是特別可行的。于是能夠采用各種高溫(高于或大約等于400℃)穩(wěn)定的絕緣材料，包括但不局限于二氧化硅、氮化硅、氮氧化硅、陶瓷、或高溫聚合物?？梢杂脽峒せ畹幕虻入x子體增強(qiáng)的CVD、濺射、或微電子領(lǐng)域熟知的其它這種技術(shù)、以及等離子體射流淀積，來(lái)淀積無(wú)機(jī)材料。2003年10月17日提交的題為”Silicon Chip Carrier withThrough-Vias Using Laser Assisted CVD of Conductor”的共同懸而未決的專利申請(qǐng)No.＿＿＿＿＿，提供了各種技術(shù)，此處被列為參考。光刻可以被用來(lái)從場(chǎng)區(qū)清除絕緣體，僅僅在通道表面上留下絕緣體，以便密封多孔和/或填充任何凹陷。用CMP來(lái)完成覆蓋之后的最終表面整平，以便暴露部分地鍍敷的通道側(cè)壁頂部表面，或整平到上方形成到深孔的電連接所需絕緣體厚度的水平。
如圖12A-12C的1220所示，包括但不局限于聚酰亞胺或光敏聚酰亞胺(PSPI)的高溫聚合物，可以從溶液被甩涂、層疊、或氣相淀積到襯底1204的表面上，使穿透通道包括絕緣的通道襯里1203、導(dǎo)電材料1215、以及通道填充1210。利用適當(dāng)?shù)恼硿院捅砻鎻埩π再|(zhì)，液態(tài)聚酰亞胺前體可以不明顯地滲透進(jìn)入到多孔通道中，從而極大地保留了所述通道的熱學(xué)性能。為了協(xié)助場(chǎng)區(qū)過量聚合物的清除，負(fù)性或正性PSPI被曝光和顯影，以便如圖12B所示清除不需要的材料。修飾拋光可以被用來(lái)進(jìn)一步改善表面的平整度。絕緣體覆蓋之后的電連接在部分地鍍敷的通道側(cè)壁處被完成，或如圖12C中1225所示，可以淀積導(dǎo)電的帽，以便電連接通道側(cè)壁。
本發(fā)明的所有實(shí)施方案提供了有效CTE和模量數(shù)值比純金屬或金屬化合物孔更緊密匹配于襯底材料的CTE和模量的導(dǎo)電穿透通道。某些還具有減小了的泊松比。最佳的情況是，完成了的支持襯底具有300微米的厚度，通道的高寬比小于或等于4∶1，致使穿透通道的直徑必須大于或大約等于75微米。雖然參照幾個(gè)優(yōu)選實(shí)施方案已經(jīng)描述了本發(fā)明，但應(yīng)該理解的是，可以進(jìn)行各種修正而不偏離所附權(quán)利要求所述的本發(fā)明的構(gòu)思和范圍。
權(quán)利要求
1.一種半導(dǎo)體載體結(jié)構(gòu)，它包含半導(dǎo)體襯底，它包含具有第一熱膨脹系數(shù)和第一彈性模量的襯底材料；所述半導(dǎo)體襯底中的至少一個(gè)穿透通道，其中，各個(gè)所述穿透通道被導(dǎo)電結(jié)構(gòu)填充，此導(dǎo)電結(jié)構(gòu)具有小于或基本上等于第一熱膨脹系數(shù)的第二熱膨脹系數(shù)以及小于或等于第一彈性模量的第二彈性模量。
2.權(quán)利要求1的半導(dǎo)體載體結(jié)構(gòu)，其中，所述導(dǎo)電結(jié)構(gòu)包含金屬-陶瓷復(fù)合物。
3.權(quán)利要求2的半導(dǎo)體載體結(jié)構(gòu)，其中，所述金屬-陶瓷復(fù)合物包含具有CTE匹配的陶瓷的金屬導(dǎo)電材料。
4.權(quán)利要求3的半導(dǎo)體載體結(jié)構(gòu)，其中，所述CTE匹配的陶瓷選自堇青石、硅酸鹽基玻璃、玻璃陶瓷、氧化鋁、麻來(lái)石、鎂橄欖石、藍(lán)寶石。
5.權(quán)利要求2的半導(dǎo)體載體結(jié)構(gòu)，其中，所述金屬陶瓷復(fù)合物由金屬涂敷的粉末懸浮物組成。
6.權(quán)利要求5的半導(dǎo)體載體結(jié)構(gòu)，其中，所述金屬涂敷的粉末懸浮物選自硼硅酸鹽玻璃、CSVP、銅涂敷的鎢、鉭、碳化硅、二氧化硅、鎳/鈦合金、硅、氧化鋯鎢、銀涂敷的鎢、金涂敷的鎢、涂敷在鎢核心上銅外殼上的金、Au/Ti/Cu/W、Au/Cr/Ni/W、Au/Ti/Ni/Mo、Au/Ti/Cu/Si、以及Au/Cr/Cu/ZrW2O8。
7.權(quán)利要求1的半導(dǎo)體載體結(jié)構(gòu)，其中，所述各個(gè)導(dǎo)電結(jié)構(gòu)包含沿所述通通道側(cè)壁排列成環(huán)形的第一導(dǎo)電通道材料，并具有包含第二通道材料的核心結(jié)構(gòu)。
8.權(quán)利要求7的半導(dǎo)體載體結(jié)構(gòu)，其中，所述第二通道材料包含絕緣材料。
9.權(quán)利要求7的半導(dǎo)體載體結(jié)構(gòu)，其中，所述第二通道材料包含導(dǎo)電材料。
10.權(quán)利要求7的半導(dǎo)體載體結(jié)構(gòu)，其中，所述第二通道材料包含所述襯底材料。
11.權(quán)利要求7的半導(dǎo)體載體結(jié)構(gòu)，其中，所述第二通道材料選自聚酰亞胺、thermid、KJ、光敏聚酰亞胺、SiLK、或其它高溫聚合物。
12.權(quán)利要求7的半導(dǎo)體載體結(jié)構(gòu)，其中，所述第二通道材料包含具有第三熱膨脹系數(shù)的材料，此第三熱膨脹系數(shù)小于或大約等于所述第一熱膨脹系數(shù)。
13.權(quán)利要求7的半導(dǎo)體載體結(jié)構(gòu)，其中，所述第二通道材料包含硅酸鹽玻璃。
14.權(quán)利要求7的半導(dǎo)體載體結(jié)構(gòu)，其中，所述第二通道材料包含氧化硅或硅酸鹽玻璃填充的高溫聚合物。
15.權(quán)利要求7的半導(dǎo)體載體結(jié)構(gòu)，其中，所述第二通道材料包含填充有真空或氣體的密封空洞。
16.權(quán)利要求2的半導(dǎo)體載體結(jié)構(gòu)，其中，所述襯底材料選自硅、硅酸鹽玻璃、氧化鋁、麻來(lái)石、鎂橄欖石、藍(lán)寶石、砷化鎵、磷化鎵、氮化鋁、玻璃陶瓷、碳化硅、氧化鈹、或玻璃纖維滲透的高溫聚合物。
17.權(quán)利要求1的半導(dǎo)體載體結(jié)構(gòu)，其中，所述導(dǎo)電結(jié)構(gòu)包含低CTE金屬核心的金屬粉末。
18.權(quán)利要求1的半導(dǎo)體載體結(jié)構(gòu)，其中，所述導(dǎo)電結(jié)構(gòu)包含低CTE絕緣核心、金屬涂敷的粉末。
19.權(quán)利要求1的半導(dǎo)體載體結(jié)構(gòu)，其中，所述導(dǎo)電結(jié)構(gòu)包含具有不同核心和外殼材料的顆?；旌衔铩?br> 20.權(quán)利要求1的半導(dǎo)體載體結(jié)構(gòu)，其中，所述導(dǎo)電結(jié)構(gòu)的頂部表面包含不可滲透的固體金屬或絕緣帽之一。
21.權(quán)利要求20的半導(dǎo)體載體結(jié)構(gòu)，其中，所述絕緣帽包括甩涂的高溫聚合物核心。
22.權(quán)利要求20的半導(dǎo)體載體結(jié)構(gòu)，其中，絕緣帽包括高溫聚合物膜的疊層。
23.權(quán)利要求1的半導(dǎo)體載體結(jié)構(gòu)，還包含所述襯底與所述導(dǎo)電結(jié)構(gòu)之間沿各個(gè)所述穿透通道側(cè)壁排列的絕緣層。
24.權(quán)利要求1的半導(dǎo)體載體結(jié)構(gòu)，還包含鄰近所述至少一個(gè)穿透通道的襯底底部表面上的絕緣層。
25.權(quán)利要求1的半導(dǎo)體載體結(jié)構(gòu)，其中，所述第二熱膨脹系數(shù)小于大約8ppm/℃，且其中所述第二彈性模量小于或等于170GPa。
26.一種用來(lái)在半導(dǎo)體襯底中制造半導(dǎo)體載體襯底的方法，此半導(dǎo)體襯底包含具有第一熱膨脹系數(shù)和第一彈性模量的襯底材料，此方法包含下列步驟將多個(gè)盲通道從所述半導(dǎo)體襯底的頂部表面腐蝕到小于所述半導(dǎo)體襯底厚度的深度；在所述盲通道的暴露表面上提供絕緣層；在各個(gè)所述多個(gè)盲通道中產(chǎn)生導(dǎo)電結(jié)構(gòu)，所述導(dǎo)電結(jié)構(gòu)具有小于或基本上等于所述第一熱膨脹系數(shù)的第二熱膨脹系數(shù)以及小于或等于第一彈性模量的第二彈性模量。
27.權(quán)利要求26的方法，還包含在至少頂部表面和底部表面之一上產(chǎn)生至少集成電路、布線、以及元件之一。
28.權(quán)利要求26的方法，還包含將所述集成電路、布線、或元件電接觸到所述穿透通道。
29.權(quán)利要求26的方法，還包含借助于從所述襯底結(jié)構(gòu)底部清除襯底材料以及借助于在所述盲通道底部處清除所述絕緣層而暴露各個(gè)所述導(dǎo)電結(jié)構(gòu)的底部。
30.權(quán)利要求26的方法，其中，孔的腐蝕是一種高速過程，此過程包括交替以0-100℃，更優(yōu)選為50℃的襯底溫度執(zhí)行的腐蝕和淀積步驟。
31.權(quán)利要求29的方法，其中，所述暴露包含機(jī)械背面研磨和拋光過程。
32.權(quán)利要求29的方法，其中，所述暴露包含下列步驟用研磨和拋光方法，清除背面的體硅；以及用選擇性濕法腐蝕方法，使硅表面凹陷低于通道底部。
34.權(quán)利要求29的方法，還包含用共形絕緣體淀積對(duì)暴露的硅進(jìn)行鈍化。
35.權(quán)利要求34的方法，還包含用CMP方法暴露通道底部的導(dǎo)電表面。
36.權(quán)利要求26的方法，還包含整平所述半導(dǎo)體載體結(jié)構(gòu)的頂部以便清除排列在襯底頂部表面上的任何導(dǎo)電材料。
37.權(quán)利要求26的方法，其中，所述產(chǎn)生導(dǎo)電結(jié)構(gòu)包含將金屬-陶瓷排列在所述穿透通道中。
38.權(quán)利要求37的方法，其中，所述排列金屬-陶瓷包含下列步驟用高載荷的金屬-陶瓷懸浮物/粘膠填充所述盲通道孔；以及對(duì)所述結(jié)構(gòu)進(jìn)行加熱，以便提供連續(xù)的傳導(dǎo)網(wǎng)絡(luò)和賦予機(jī)械完整性。
39.權(quán)利要求26的方法，其中，所述襯底是硅，且其中，所述提供絕緣層包含暴露所述襯底來(lái)鈍化，以便在襯底與所述導(dǎo)電結(jié)構(gòu)之間沿各個(gè)所述穿透通道的側(cè)壁提供絕緣材料。
40.權(quán)利要求26的方法，其中，所述產(chǎn)生導(dǎo)電結(jié)構(gòu)包含下列步驟提供包含內(nèi)通道材料的核心結(jié)構(gòu)；以及在所述核心結(jié)構(gòu)周圍，將導(dǎo)電通道材料排列成環(huán)形。
41.權(quán)利要求26的方法，其中，所述產(chǎn)生導(dǎo)電結(jié)構(gòu)包含下列步驟在所述絕緣層上，將第一導(dǎo)電通道材料排列成環(huán)形，以便提供具有其余內(nèi)通道體積的環(huán)形導(dǎo)電環(huán)；以及用熱膨脹系數(shù)小于所述第一熱膨脹系數(shù)的第二通道材料，填充所述其余內(nèi)通道體積。
42.權(quán)利要求26的方法，其中，所述腐蝕包含腐蝕所述盲通道的環(huán)形環(huán)，以便提供所述襯底材料的核心結(jié)構(gòu)，且其中，所述產(chǎn)生導(dǎo)電結(jié)構(gòu)包含將導(dǎo)電材料排列在所述環(huán)形環(huán)中。
43.權(quán)利要求26的方法，其中，產(chǎn)生導(dǎo)電結(jié)構(gòu)包含下列步驟沿各個(gè)所述盲通道的絕緣表面，將導(dǎo)電通道材料排列成環(huán)形；以及在與所述導(dǎo)電通道材料電接觸的所述盲通道的表面處，拋光導(dǎo)電通道表面材料，從而將空氣/氣體/真空/氣氛密封在所述通道孔內(nèi)。
全文摘要
一種載體結(jié)構(gòu)和用來(lái)制造具有穿透通道的載體結(jié)構(gòu)的方法，各個(gè)穿透通道具有導(dǎo)電結(jié)構(gòu)，其有效熱膨脹系數(shù)小于或緊密匹配于襯底，且有效彈性模量小于或緊密匹配于襯底。此導(dǎo)電結(jié)構(gòu)可以包括不同的材料同心地排列在其中的同心通道填充區(qū)、導(dǎo)電材料的環(huán)形環(huán)所環(huán)繞的襯底材料的核心、導(dǎo)電材料的環(huán)形環(huán)所環(huán)繞的CTE匹配的不導(dǎo)電材料的核心、具有低CTE內(nèi)空洞的導(dǎo)電通道、或諸如已經(jīng)被燒結(jié)或熔融的金屬－陶瓷粘膠之類的導(dǎo)電復(fù)合物材料的完全填充。
文檔編號(hào)H01L21/48GK1684256SQ200410090600
公開日2005年10月19日 申請(qǐng)日期2004年11月5日 優(yōu)先權(quán)日2003年12月5日
發(fā)明者丹尼爾·查爾斯·艾德爾斯坦, 保羅·斯蒂芬·安德雷, 利納·帕維基·布奇沃爾特, 約翰·阿爾弗雷德·卡塞, 謝里夫·A·高馬, 雷蒙德·R·霍爾頓, 加雷斯·杰奧弗雷·修加姆, 邁克爾·懷恩·雷恩, 劉小虎, 奇拉克·蘇利亞康特·帕特爾, 埃德蒙德·尤利斯·斯普羅吉斯, 邁克雷·雷格·斯廷, 布賴恩·理查德·桑德羅夫, 曾康怡, 喬治·弗雷德里克·沃克爾 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司