專利名稱：在晶體管柵極結構上使用抗蝕刻襯里的方法和結構的制作方法
技術領域：
本發(fā)明一般涉及半導體器件及其制造方法，更具體地說涉及在晶體管柵極和/或電阻器柵極上使用抗蝕刻襯里的半導體器件的設計。
背景技術：
在晶體管的柵極疊層的上表面上和源極/漏極區(qū)中形成硅化物所需的工藝期間，通常使用隔離物保護柵極疊層的側壁。在形成硅化物之前，對晶片進行通常的預清潔工藝，以為硅化物形成準備柵極疊層的上表面和源極/漏極區(qū)。不幸地是，隔離物沒有足夠的抵抗力來對抗預清潔工藝，并且部分隔離物可能被不小心去掉。結果，暴露出部分柵極疊層的側壁。然后，柵極疊層側壁的暴露部分容易受到硅化物形成的影響。在柵極疊層的側壁上形成硅化物可能導致在柵極疊層頂部的硅化物與柵極疊層底部的源極/漏極區(qū)中的硅化物之間電短路。由于半導體器件不斷按比例縮小，并且柵極疊層頂部與源極/漏極區(qū)之間的距離也相應減小，所以由柵極疊層的側壁上形成的硅化物引起的電短路的可能性也相應增加。
上述預清潔工藝還可能影響在晶體管附近形成的電阻器。為了保持所設計的電阻值，希望防止在電阻器柵極疊層中或周圍形成硅化物。在預清潔工藝期間，保護電阻器柵極疊層側壁的部分隔離物可能被去掉。與晶體管相同，電阻器柵極疊層的暴露部分容易受到硅化物形成的影響，導致電阻值降低。
因此，工業(yè)上需求形成能夠克服上述問題的晶體管和/或電阻器柵極。

發(fā)明內容
本發(fā)明提供了一種在晶體管柵極疊層和電阻器柵極疊層上形成的抗蝕刻襯里，以解決上述問題。
本發(fā)明的第一方案提供了一種形成半導體器件的方法，包括提供在襯底表面上具有柵極疊層的襯底；在柵極疊層上形成抗蝕刻襯里；在襯里上沿柵極疊層的側壁形成隔離物；從沒有被隔離物覆蓋的襯底和柵極疊層的區(qū)域中去掉襯里，并在被隔離物覆蓋的襯底和柵極疊層的區(qū)域中保留襯里；以及在沒有被襯里覆蓋的襯底和柵極疊層的區(qū)域中形成導電材料。
本發(fā)明的第二方案提供了一種形成半導體器件的方法，包括提供在襯底表面上具有第一柵極疊層和第二柵極疊層的襯底；在第一和第二柵極疊層上形成襯里；在襯里上并沿第一和第二柵極疊層的側壁形成隔離物；從沒有被隔離物覆蓋的襯底和柵極疊層的區(qū)域中去掉襯里；在第二柵極疊層上形成保護層；以及在沒有被襯里覆蓋的區(qū)域中形成導電材料。
本發(fā)明的第三方案提供了一種半導體器件，包括在襯底上形成的柵極疊層；覆蓋柵極疊層的側壁和與柵極疊層相鄰的部分襯底的抗蝕刻襯里；在襯里上沿柵極疊層的側壁的隔離物；以及在柵極疊層的頂部區(qū)域中以及襯底的源極和漏極區(qū)域中的導電材料，其中源極和漏極區(qū)位于襯底上襯里的末端。
本發(fā)明的第四方案提供了一種半導體器件，包括在襯底上形成的晶體管柵極疊層和電阻器柵極疊層；沿晶體管和電阻器柵極疊層的側壁的第一隔離物；在晶體管和電阻器柵極疊層的第一隔離物上，并沿在晶體管和電阻器柵極疊層的底部的部分襯底的襯里，其中襯里沿襯底延伸到晶體管源極和漏極區(qū)的指定位置；在襯里上沿至少晶體管柵極疊層側壁的隔離物；以及在晶體管柵極疊層的上表面中和晶體管源極和漏極區(qū)中的導電材料。
通過隨后對本發(fā)明的實施例更詳細的說明，本發(fā)明的上述和其它特征和優(yōu)點將變得顯而易見。


下面參考附圖詳細說明本發(fā)明的實施例，其中相同的標號表示相同的元件，其中圖1示出了根據(jù)第一實施例的部分半導體器件，其中在襯底上形成第一和第二柵極疊層；圖2示出了圖1的襯底，其中沿柵極疊層的側壁形成第一隔離物；圖3示出了圖2的襯底，其中在襯底表面上形成襯里；圖4示出了圖3的襯底，其中在襯里上并沿柵極疊層側壁形成第二隔離物，并在襯底的表面上進行離子注入；圖5示出了圖4的襯底，其中從襯底的表面去掉部分襯里；圖6示出了圖5的襯底，其中在襯底的表面上淀積保護層，并在第二柵極疊層區(qū)上形成光致抗蝕劑層；圖7示出了從第一柵極疊層區(qū)的襯底表面上去掉保護層之后圖6的襯底；圖8a示出了預清潔工藝之后圖7的襯底；圖8b示出了在預清潔工藝之前圖7的第一柵極疊層；圖8c示出了在預清潔工藝之后圖7的第一柵極疊層；圖9示出了圖8a的襯底，其中在襯底的選擇區(qū)域中形成導電材料；圖10示出了根據(jù)第二實施例的部分半導體器件，其中在襯底上形成第一和第二柵極疊層，并在離子注入期間在第二柵極疊層區(qū)上形成光致抗蝕劑層；圖11示出了圖10的襯底，其中從第一柵極疊層區(qū)中的襯底的表面去掉部分襯里；圖12示出了圖11的襯底，其中在襯底的表面上淀積保護層，并在第二柵極疊層區(qū)上形成光致抗蝕劑層；圖13示出了從第一柵極疊層區(qū)中的襯底的表面去掉保護層之后圖12的襯底；圖14示出了預清潔工藝之后圖13的襯底；圖15示出了圖14的襯底，其中在襯底的選擇區(qū)域中形成導電材料；圖16示出了根據(jù)第三實施例的部分半導體器件，其中在襯底上形成第一和第二柵極疊層，并在襯底的表面形成襯里；圖17示出了在離子注入期間圖16的襯底；圖18示出了圖17的襯底，其中從襯底的表面去掉部分襯里；圖19示出了圖18的襯底，其中在襯底的表面上淀積保護層，并在第二柵極疊層區(qū)上形成光致抗蝕劑層；圖20示出了從第一柵極疊層區(qū)中的襯底的表面去掉保護層之后圖19的襯底；圖21示出了預清潔工藝之后圖20的襯底；圖22示出了圖21的襯底，其中在襯底的選擇區(qū)域中形成導電材料；圖23示出了根據(jù)第四實施例的部分半導體器件，其中在襯底上形成第一和第二柵極疊層，在襯底的表面形成襯里，并沿柵極疊層的側壁在襯里上形成第一隔離物；圖24示出了圖23的襯底，具有在離子注入期間覆蓋第二柵極疊層區(qū)的光致抗蝕劑層；圖25示出了圖24的襯底，其中從襯底的表面去掉部分襯里；圖26示出了圖25的襯底，其中在襯底的表面上淀積保護層，并在第二柵極疊層區(qū)上形成光致抗蝕劑層；圖27示出了從第一柵極疊層區(qū)中的襯底的表面去掉保護層之后圖26的襯底；圖28示出了預清潔工藝之后圖27的襯底；以及圖29示出了圖28的襯底，其中在襯底的選擇區(qū)域中形成導電材料。
具體實施例方式
雖然將展示和詳細說明本發(fā)明的某些實施例，但是應當理解，只要不脫離所附權利要求書的范圍，可以進行各種變化和修改。本發(fā)明的范圍并不限于構成元件的數(shù)量、材料、形狀、相對排列等。雖然附圖試圖說明本發(fā)明，但是沒有必要按比例繪制。
圖1示出了半導體襯底10，其中如現(xiàn)有技術所公知在襯底10中形成STI12。襯底10包括硅或其它類似的材料。在STI12的兩側將形成有源區(qū)14、16。具體地說，將在第一有源區(qū)14中形成晶體管，并將在第二有源區(qū)16中形成電阻器。每個有源區(qū)14、16具有將襯底10與柵極疊層20、22分開的柵極介質層18?？梢允褂贸Ｒ?guī)工藝形成包括多晶硅或其它類似材料的柵極疊層20、22。
如圖2所示，沿柵極疊層20、22的側壁形成第一隔離物24。第一隔離物24包括氧化物材料或其它類似材料。可以使用氧化工藝形成第一隔離物24，其中使用化學氣相淀積(CVD)、等離子體增強化學氣相淀積(PECVD)或其它類似工藝在側壁26上淀積氧化物。然后使用反應離子蝕刻(RIE)或其它類似工藝蝕刻氧化物。所形成的第一隔離物24的厚度大約為50-200。
如圖3所示，在襯底10的表面上形成襯里28，保形覆蓋柵極疊層20、22和第一隔離物24。襯里28包括抗蝕刻材料，例如，具有高介電常數(shù)的材料(其中“高”是指介電常數(shù)(K)至少為7，并且在7-150的范圍內)。例如，襯里28包括高K材料，例如，Al2O3、HfO2、Ta2O3或其它類似材料?；蛘撸r里28包括除如SiC的高K材料之外的抗蝕刻材料。所形成的襯里28的厚度范圍大約為25-250?？梢允褂肅VD、原子層淀積(ALD)、等離子體輔助CVD、濺射或其它類似工藝保形淀積襯里28。
如圖4所示，在襯里28上沿柵極疊層20、22的側壁形成第二隔離物30。第二隔離物30包括絕緣材料，例如，氮化物，例如，Si3N4或其它類似的絕緣材料。可以使用CVD、PECVD或其它類似工藝淀積第二隔離物30的材料。隨后，可以使用RIE或其它類似工藝去掉過多的材料，從而形成第二隔離物30。所形成的第二隔離物30的厚度大約為200-800。
然后將離子32，例如Ge、Xe、Si等，注入到襯底10的表面中，以破壞襯里28的暴露區(qū)34、36，或者沒有被第二隔離物30覆蓋的區(qū)域34、36。具體地說，通過離子注入，有意破壞在柵極疊層20、22頂部上的襯里28的暴露區(qū)34和與柵極疊層20、22相鄰的襯底10上的襯里28的暴露區(qū)36。隨后，使用濕蝕刻化學去除在區(qū)34和36中的襯里28的破壞部分，如圖5所示。
如圖6所示，在襯底10的表面上保形淀積絕緣層38。然后使用常規(guī)工藝淀積、構圖并蝕刻光致抗蝕劑40，以覆蓋襯底10的電阻器區(qū)16，而保留襯底10的晶體管區(qū)14不被覆蓋。進行蝕刻工藝，例如，RIE或其它類似工藝，從晶體管區(qū)14中的襯底10的表面去掉絕緣層38。去掉剩下的光致抗蝕劑40，留下在襯底10的電阻器區(qū)16上的保護層38，如圖7所示。
使用“預清潔”工藝清潔襯底10的表面，以準備晶體管區(qū)14中的襯底10的表面，用于形成導電材料。例如，可以進行氫氟化物(HF)化學預清潔工藝。在預清潔工藝期間，由于缺乏抗蝕刻能力，第二隔離物30也被非有意地蝕刻掉一部分。結果，減小了第二隔離物30的厚度，如圖8a-c所示。具體地說，圖8b示出了在進行預清潔工藝之前第二隔離物30的厚度42。此時，第二隔離物30的厚度42使其大致延伸到與柵極疊層20的底部相鄰的襯里28的末端44或沿柵極疊層20底部的襯底10的一部分。在預清潔工藝之后，減小了第二隔離物30的厚度46(圖8c)，從而第二隔離物30沒有延伸到與柵極疊層20的底部相鄰的襯里28的末端44或沿柵極疊層20底部的襯底10的一部分。在本實施例中，在電阻器柵極疊層22上的第二隔離物30不受預清潔影響，因為柵極疊層22和隔離物24、30受層38保護。
如圖9所示，在晶體管柵極疊層20的頂部區(qū)34上和晶體管的源極/漏極區(qū)50中形成導電材料48，例如，硅化物或其它類似的材料。通過使用PVD、CVD、濺射或其它類似的工藝在襯底10的表面上均勻的淀積一層難熔金屬，例如鈷或鈦，形成導電材料48。然后，例如暴露在700℃的溫度下大約30秒，退火金屬。在退火工藝期間，金屬擴散到硅的暴露區(qū)域中，形成了硅化物。隨后，化學去除未反應的鈷金屬。
應當注意，襯里28限定或確定了相對于晶體管柵極疊層20在哪里形成導電材料48。如果沒有使用襯里28，則在源極/漏極區(qū)50中形成的導電材料48將更靠近柵極疊層20的底部，因為在導電材料48形成之前進行的預清潔工藝減小了第二隔離物30的厚度46(參考圖8c)。襯里28覆蓋在區(qū)域52(在預清潔工藝之前最初被第二隔離物30覆蓋的區(qū)域)中的襯底10中的硅，從而防止在區(qū)域52中形成導電材料48。如果所形成的導電材料48太靠近柵極疊層20的底部，則在晶體管柵極疊層20的頂部區(qū)域34上的導電材料48與在晶體管柵極疊層20的源極/漏極區(qū)50中的導電材料48之間電短路的可能性更大。
另外，襯里28防止在預清潔工藝期間從柵極疊層20、22的側壁上去掉第一隔離物24。因為在第一隔離物24中沒有形成破口，所以柵極疊層20、22的側壁不會受導電材料48形成的影響。如在相關技術中所說明，在晶體管柵極疊層20的側壁26上形成的導電材料48增加了在柵極疊層20的頂部區(qū)域上的導電材料48與在源極/漏極區(qū)50中的導電材料48之間電短路的可能性。而且，在電阻器柵極疊層22的側壁26上形成的導電材料48降低了電阻器的電阻值。
在圖10-15中示出了第二實施例。在本實施例中，沒有去掉在電阻器柵極疊層22的頂部區(qū)域34上的襯里28以及與電阻器柵極疊層22相鄰的區(qū)域36中的襯里28。具體地說，在根據(jù)第一實施例(圖1-4)在襯里28上沿晶體管和電阻器柵極疊層20、22的側壁26形成第二隔離物30之后，在襯底10上淀積掩膜層或光致抗蝕劑層54。如圖10所示，構圖并蝕刻光致抗蝕劑層54，以暴露襯底10的晶體管區(qū)14。如上所述，注入的離子32將只破壞在晶體管區(qū)14中的襯里28的暴露區(qū)34、36，而不破壞在電阻器區(qū)16中的襯里28。
隨后，進行濕蝕刻，以去掉在區(qū)域34和36中襯里28的破壞部分，并去掉光致抗蝕劑54，如圖11所示。如在第一實施例中所述，在襯底10的表面上保形淀積保護層38(圖12)。然后使用常規(guī)工藝淀積、構圖并蝕刻光致抗蝕劑40，以覆蓋襯底10的電阻器區(qū)16，而保留襯底10的晶體管區(qū)14不被覆蓋(圖12)。進行蝕刻工藝，例如，RIE或其它類似的工藝，從晶體管區(qū)14中的襯底10的表面上去掉保護層38，如圖13所示。還去掉剩余的光致抗蝕劑40，留下襯底10的電阻器區(qū)16上的保護層38(圖13)。
隨后，進行預清潔工藝，以準備晶體管區(qū)14中的襯底10的表面，用于形成導電材料48。如上所述，在預清潔工藝期間，第二隔離物30的厚度減小(圖14)。在預清潔工藝期間，沿電阻器柵極疊層22的側壁的第二隔離物30受層38保護。另外，第一隔離物24和電阻器柵極疊層22不受預清潔的影響，因為柵極疊層22和第一隔離物24受襯里28保護。
然后，在晶體管柵極疊層20的頂部區(qū)34上和晶體管的源極/漏極區(qū)50中形成導電材料48(圖15)。但是，電阻器區(qū)16沒有形成導電材料48，因為覆蓋電阻器區(qū)16的整個表面的襯里28確保在導電材料48預清潔工藝期間，在隔離物24、30或保護層38中沒有破口。
在圖16-22中示出了第三實施例。不是沿晶體管柵極疊層20和電阻器柵極疊層22的側壁26形成第一隔離物24，而是在柵極疊層20、22上直接形成襯里28，如圖16所示。隨后，在襯里28上沿柵極疊層20、22的側壁26形成隔離物30，如圖17所示。
然后，將離子32注入襯底10的表面，以破壞襯里28的暴露部分，如圖17所示。如在第一實施例中所述，通過離子注入有意破壞襯里28的暴露區(qū)域。然后，使用濕蝕刻化學去除襯里28的破壞部分，如圖18所示。
如圖19所示，在襯底10的表面上保形淀積層38。然后使用常規(guī)工藝淀積、構圖并蝕刻光致抗蝕劑40，以覆蓋襯底10的電阻器區(qū)16，而保留襯底10的晶體管區(qū)14不被覆蓋。蝕刻工藝從晶體管區(qū)14中的襯底10的表面上去掉層38。去掉剩余的光致抗蝕劑40，留下襯底10的電阻器區(qū)16上的保護層38，如圖20所示。
進行預清潔工藝，以準備晶體管區(qū)14中的襯底10的表面，用于形成導電材料48。如在第一實施例中所述，在預清潔工藝期間，蝕刻第二隔離物30，從而減小第二隔離物30的厚度，如圖21所示。如在第一實施例中所述，并如圖22所示，在晶體管柵極疊層20的頂部區(qū)34上和晶體管的源極/漏極區(qū)50中形成導電材料48。
第四實施例組合了第二和第三實施例的一部分，并在圖16和23-29中示出。與上述第三實施例相同，在柵極疊層20、22上直接形成襯里28，而不形成第一隔離物24，如圖16所示。隨后，在襯里28上沿柵極疊層20、22的側壁26形成隔離物30，如圖23所示。然后，淀積、構圖和蝕刻光致抗蝕劑層54，如在第二實施例中所述，從而保護襯底10的電阻器區(qū)16，并暴露襯底10的晶體管區(qū)14，如圖24所示。
然后，將離子32注入襯底10的表面，以破壞襯里28的暴露區(qū)域34、36，如圖24所示。如在第一實施例中所述，通過離子注入有意破壞襯里28的暴露區(qū)域34、36。但是，光致抗蝕劑層54防止電阻器區(qū)16暴露在離子32下，從而保護在電阻器區(qū)16中的襯里28不被破壞，并最終防止被去掉。在離子32注入之后，去掉光致抗蝕劑層54，然后使用濕蝕刻化學去除襯里28的破壞部分，如圖25所示。
如圖26所示，在襯底10的表面上保形淀積層38。然后，淀積、構圖并蝕刻光致抗蝕劑40，以覆蓋襯底10的電阻器區(qū)16，而保留襯底10的晶體管區(qū)14不被覆蓋。蝕刻工藝從晶體管區(qū)14中的襯底10的表面上去掉層38。去掉剩余的光致抗蝕劑40，留下襯底10的電阻器區(qū)16上的保護層38，如圖27所示。
進行預清潔工藝，以準備晶體管區(qū)14中的襯底10的表面，用于形成導電材料48。如在第一實施例中所述，在預清潔工藝期間，蝕刻第二隔離物30，從而減小第二隔離物30的厚度(圖28)。如在第一實施例中所述，并如圖29所示，在晶體管柵極疊層20的頂部區(qū)34上和晶體管的源極/漏極區(qū)50中形成導電材料48。
權利要求
1.一種形成半導體器件的方法，包括提供在襯底表面上具有柵極疊層的襯底；在柵極疊層上形成抗蝕刻襯里；在襯里上沿柵極疊層的側壁形成隔離物；從沒有被隔離物覆蓋的襯底和柵極疊層的區(qū)域中去掉襯里，并在被隔離物覆蓋的襯底和柵極疊層的區(qū)域中保留襯里；以及在沒有被襯里覆蓋的襯底和柵極疊層的區(qū)域中形成導電材料。
2.根據(jù)權利要求1的方法，還包括在柵極疊層上形成襯里之前在襯底的表面上提供第二柵極疊層。
3.根據(jù)權利要求2的方法，還包括在第二柵極疊層上形成襯里；以及在襯里上沿第二柵極疊層的側壁形成隔離物。
4.根據(jù)權利要求3的方法，還包括在從沒有被隔離物覆蓋的襯底和柵極疊層的區(qū)域中去掉襯里，并在被隔離物覆蓋的襯底和柵極疊層的區(qū)域中保留襯里之前在襯里和第二柵極疊層的隔離物上淀積光致抗蝕劑層，以防止從第二柵極疊層上去掉襯里。
5.根據(jù)權利要求3的方法，還包括在從沒有被隔離物覆蓋的襯底和柵極疊層的區(qū)域中去掉襯里，并在被隔離物覆蓋的襯底和柵極疊層的區(qū)域中保留襯里之后在形成導電材料之前在覆蓋第二柵極疊層的襯底的表面上形成絕緣層。
6.根據(jù)權利要求2的方法，還包括在柵極疊層上形成襯里之前沿第一和第二柵極疊層的側壁形成第一隔離物。
7.根據(jù)權利要求2的方法，其中柵極疊層包括晶體管柵極疊層，第二柵極疊層包括電阻器柵極疊層。
8.根據(jù)權利要求1的方法，其中襯里包括選自如下的材料Al2O3、HfO2和Ta2O3。
9.根據(jù)權利要求1的方法，其中襯里包括SiC。
10.根據(jù)權利要求1的方法，還包括在去掉襯里的襯底和柵極疊層的區(qū)域中形成導電材料之前在襯底的表面上進行預清潔工藝。
11.根據(jù)權利要求1的方法，其中襯里包括介電常數(shù)的范圍為約7-150的材料。
12.根據(jù)權利要求1的方法，還包括在形成導電材料期間在襯底中形成源極和漏極區(qū)，其中通過從沒有被隔離物覆蓋的區(qū)域去掉襯里產生的襯里的末端確定源極和漏極區(qū)的位置。
13.一種形成半導體器件的方法，包括提供在襯底表面上具有第一柵極疊層和第二柵極疊層的襯底；在第一和第二柵極疊層上形成襯里；在襯里上并沿第一和第二柵極疊層的側壁形成隔離物；從沒有被隔離物覆蓋的襯底和柵極疊層的區(qū)域中去掉襯里；在第二柵極疊層上形成保護層；以及在沒有被襯里覆蓋的區(qū)域中形成導電材料。
14.根據(jù)權利要求13的方法，還包括在第一和第二柵極疊層上形成襯里之前沿第一和第二柵極疊層的側壁形成第一隔離物。
15.根據(jù)權利要求13的方法，還包括在從沒有被隔離物覆蓋的襯底和柵極疊層的區(qū)域中去掉襯里之前在襯里和第二柵極疊層的隔離物上淀積光致抗蝕劑層，以防止從第二柵極疊層上去掉襯里。
16.根據(jù)權利要求13的方法，還包括在形成導電材料之前在第二柵極疊層上形成絕緣層；以及在襯底上進行預清潔工藝。
17.根據(jù)權利要求13的方法，其中襯里包括抗蝕刻材料。
18.根據(jù)權利要求13的方法，其中襯里包括選自如下的材料Al2O3、HfO2和Ta2O3。
19.根據(jù)權利要求13的方法，其中襯里包括SiC。
20.根據(jù)權利要求13的方法，其中襯里包括介電常數(shù)的范圍為約7-150的材料。
21.根據(jù)權利要求13的方法，還包括在形成導電材料期間在襯底中形成源極和漏極區(qū)，其中通過從沒有被隔離物覆蓋的區(qū)域去掉襯里產生的襯里的末端確定源極和漏極區(qū)的位置。
22.一種半導體器件，包括在襯底上形成的柵極疊層；覆蓋柵極疊層的側壁和與柵極疊層相鄰的部分襯底的抗蝕刻襯里；在襯里上沿柵極疊層的側壁的隔離物；以及在柵極疊層的頂部區(qū)域中以及襯底的源極和漏極區(qū)域中的導電材料，其中源極和漏極區(qū)位于襯底上襯里的末端。
23.根據(jù)權利要求22的半導體器件，其中襯里包括介電常數(shù)的范圍為約7-150的材料。
24.根據(jù)權利要求22的半導體器件，其中襯里包括選自如下的材料Al2O3、HfO2和Ta2O3。
25.根據(jù)權利要求22的半導體器件，其中襯里包括SiC。
26.一種半導體器件，包括在襯底上形成的晶體管柵極疊層和電阻器柵極疊層；沿晶體管和電阻器柵極疊層的側壁的第一隔離物；在晶體管和電阻器柵極疊層的第一隔離物上，并沿在晶體管和電阻器柵極疊層的底部的部分襯底的襯里，其中襯里沿襯底延伸到晶體管源極和漏極區(qū)的指定位置；在襯里上沿至少晶體管柵極疊層側壁的隔離物；以及在晶體管柵極疊層的上表面中和晶體管源極和漏極區(qū)中的導電材料。
27.根據(jù)權利要求26的半導體器件，還包括覆蓋電阻器柵極疊層和在電阻器柵極疊層的底部的部分襯底的保護層。
28.根據(jù)權利要求26的半導體器件，其中襯里覆蓋整個電阻器柵極疊層和在電阻器柵極疊層的底部的部分襯底。
29.根據(jù)權利要求26的半導體器件，其中襯里包括介電常數(shù)的范圍為約7-150的材料。
30.根據(jù)權利要求26的半導體器件，其中襯里包括選自如下的材料Al2O3、HfO2和Ta2O3。
31.根據(jù)權利要求26的半導體器件，其中襯里包括SiC。
全文摘要
一種覆蓋晶體管柵極疊層的側壁和沿晶體管柵極疊層的底部的襯底的一部分的抗蝕刻襯里。該襯里防止在柵極疊層的側壁上形成可能引起電短路的硅化物，并在晶體管柵極疊層的底部的襯底中的源極和漏極區(qū)中確定硅化物形成的位置。該襯里還覆蓋電阻器柵極疊層，防止在電阻器柵極疊層中或附近形成硅化物。
文檔編號H01L21/336GK1617304SQ20041009097
公開日2005年5月18日 申請日期2004年11月11日 優(yōu)先權日2003年11月13日
發(fā)明者H·Y·額, 楊海寧 申請人:國際商業(yè)機器公司