專利名稱：畫素結(jié)構(gòu)與薄膜晶體管陣列及其修補方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種畫素結(jié)構(gòu)與薄膜晶體管陣列(Thin Film Transistorarray，TFT array)及其修補方法，特別是涉及一種易于進行各畫素中儲存電容(storage capacitor，Cst)修補動作的畫素結(jié)構(gòu)與薄膜晶體管陣列及其修補方法。
背景技術(shù)：
針對多媒體社會的急速進步，多半受惠于半導(dǎo)體元件或顯示裝置的飛躍性進步。就顯示器而言，陰極射線管(Cathode Ray Tube，CRT)因具有優(yōu)異的顯示品質(zhì)與其經(jīng)濟性，一直獨占近年來的顯示器市場。然而，對于個人在桌上操作多數(shù)終端機/顯示器裝置的環(huán)境，或是以環(huán)保的觀點切入，若以節(jié)省能源的潮流加以預(yù)測，陰極射線管因空間利用以及能源消耗上仍存在很多問題，而對于輕、薄、短、小以及低消耗功率的需求無法有效提供解決之道。因此，具有高畫質(zhì)、空間利用效率佳、低消耗功率、無輻射等優(yōu)越特性的薄膜晶體管液晶顯示器(Thin Film Transistor Liquid CrystalDisplay，TFT LCD)已逐漸成為市場的主流。
薄膜晶體管液晶顯示器(TFT-LCD)主要由薄膜晶體管陣列(陣列即為數(shù)組，以下均稱為陣列)基板、彩色濾光陣列基板和液晶層所構(gòu)成，其中薄膜晶體管陣列基板是由多個陣列排列的薄膜晶體管以及與每一個薄膜晶體管對應(yīng)配置的畫素電極(pixel electrode)所組成。而薄膜晶體管是用來作為液晶顯示單元的開關(guān)元件。此外，為了控制個別的畫素單元，通常會經(jīng)由掃描配線(scan line)與數(shù)據(jù)配線(data line，其中數(shù)據(jù)即為資料，以下均稱為數(shù)據(jù))以選取特定的畫素，并藉由提供適當?shù)牟僮麟妷?，以顯示對應(yīng)此畫素的顯示數(shù)據(jù)。另外，上述的畫素電極的部分區(qū)域通常會覆蓋在掃描配線或是共用配線(common line)上，以形成儲存電容。現(xiàn)有技術(shù)中，常見的儲存電容可區(qū)分為第一金屬層/絕緣層/第二金屬層(Metal-Insulator-Metal，MIM)以及第一金屬層/絕緣層/銦錫氧化物層(Metal-Insulator-ITO，MII)兩種架構(gòu)，以下將針對上述兩種架構(gòu)的儲存電容結(jié)構(gòu)進行詳細的說明。
圖1是現(xiàn)有習(xí)知的第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容的剖面示意圖。請參閱圖1所示，在現(xiàn)有習(xí)知的畫素結(jié)構(gòu)中，第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容Cst通常是藉由掃描配線或共用配線100與其上方的上電極120耦合而成。值得注意的是，在第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容中，掃描配線或共用配線100與上電極120是藉由閘極絕緣層110彼此電性絕緣，因此儲存電容值Cst與閘極絕緣層110的厚度有關(guān)。換言之，閘極絕緣層110的厚度越小，儲存電容值Cst就越大。此外，畫素電極140是藉由保護層130中的接觸窗132與上電極120電性連接。
圖2是現(xiàn)有習(xí)知第一金屬層/絕緣層/銦錫氧化物層(MII)架構(gòu)的儲存電容的剖面示意圖。請參閱圖2所示，在現(xiàn)有習(xí)知的畫素結(jié)構(gòu)中，第一金屬層/絕緣層/銦錫氧化物層(MII)架構(gòu)的儲存電容通常是藉由掃描配線或共用配線200與其上方的畫素電極230耦合而成。與第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)不同之處在于，第一金屬層/絕緣層/銦錫氧化物層(MII)架構(gòu)的儲存電容中的掃描配線或共用配線200與畫素電極230是藉由閘極絕緣層210與保護層220彼此電性絕緣，因此儲存電容值Cst與閘極絕緣層210及保護層220的總厚度有關(guān)。換言之，閘極絕緣層210及保護層220的總厚度越小，儲存電容值Cst就越大。
由上述可知，一般而言，第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容的儲存電容值Cst較第一金屬層/絕緣層/銦錫氧化物層(MII)架構(gòu)的儲存電容的儲存電容值Cst為大。原因在于，第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容中，二金屬層間只隔了一層閘極絕緣層110，而第一金屬層/絕緣層/銦錫氧化物層(MII)架構(gòu)的儲存電容，二金屬層間隔了一層閘極絕緣層210及一層保護層220。
由于畫素結(jié)構(gòu)中的儲存電容，因此薄膜晶體管液晶顯示器中(TFT-LCD)的各畫素單元具有記憶及保持的功能。也就是說，儲存電容值Cst越大，畫素單元對寫入信號的記憶及保持功能越好，所以現(xiàn)有習(xí)知的薄膜晶體管液晶顯示器(TFT-LCD)中通常是使用第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容。
然而，雖說第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容的儲存電容值較大，但是較易因產(chǎn)生缺陷(defect)，例如是產(chǎn)生微?；蚴瞧贫?，造成儲存電容失去作用而形成亮/暗點。
由此可見，上述現(xiàn)有的畫素結(jié)構(gòu)與薄膜晶體管陣列在結(jié)構(gòu)與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決畫素結(jié)構(gòu)與薄膜晶體管陣列存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的畫素結(jié)構(gòu)與薄膜晶體管陣列存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計制造多年豐富的實務(wù)經(jīng)驗及專業(yè)知識，并配合學(xué)理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的畫素結(jié)構(gòu)與薄膜晶體管陣列及其修補方法，能夠改進一般現(xiàn)有的畫素結(jié)構(gòu)與薄膜晶體管陣列，使其更具有實用性。經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復(fù)試作樣品及改進后，終于創(chuàng)設(shè)出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的薄膜晶體管陣列存在的缺陷，而提供一種新型結(jié)構(gòu)的薄膜晶體管陣列，所要解決的技術(shù)問題是使其當薄膜晶體管陣列中各畫素的儲存電容因微粒(particle)或破洞(defect)而泄漏時，其能夠有效地對各畫素中的儲存電容進行修補，從而更加適于實用。
本發(fā)明的另一目的在于，提供一種薄膜晶體管陣列修補方法，所要解決的技術(shù)問題是使其能夠有效修補各畫素中的儲存電容，從而更加適于實用。
本發(fā)明的再一目的在于，提供一種畫素結(jié)構(gòu)，所要解決的技術(shù)問題是使其是有利于修補畫素中的儲存電容，從而更加適于實用。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，本發(fā)明的主要技術(shù)內(nèi)容如下為達上述或其他目的，本發(fā)明提出一種薄膜晶體管陣列，此薄膜晶體管陣列是由一基板、多數(shù)個掃描配線、多數(shù)個數(shù)據(jù)配線、多數(shù)個薄膜晶體管、多數(shù)個共用配線、多數(shù)個上電極、多數(shù)條連接線以及多數(shù)個畫素電極所構(gòu)成。其中，掃描配線與數(shù)據(jù)配線是配置在基板上，以將基板區(qū)分為多數(shù)個畫素區(qū)域。薄膜晶體管是配置于對應(yīng)的畫素區(qū)域內(nèi)，并藉由掃描配線以及數(shù)據(jù)配線驅(qū)動，且薄膜晶體管具有一閘極、一源極以及一汲極。共用配線配置在基板上，且共用配線是位于相鄰的掃描配線之間。上電極是配置于對應(yīng)的畫素區(qū)域內(nèi)，且上電極是位于對應(yīng)的共用配線上方，以耦合為一儲存電容。薄膜晶體管的汲極是藉由連接線與對應(yīng)的上電極連接。畫素電極是配置于對應(yīng)的畫素區(qū)域內(nèi)，且位于上電極與連接線上方。此外，薄膜晶體管的汲極是與對應(yīng)的畫素電極電性連接，且連接線的一部分區(qū)域上未覆蓋有畫素電極。
依照本發(fā)明較佳實施例所述，上述的薄膜晶體管陣列更包括一配置在基板上的閘極絕緣層，以覆蓋住掃描配線。
依照本發(fā)明較佳實施例所述，上述薄膜晶體管陣列更包括一配置在基板上的保護層，以覆蓋住掃描配線、數(shù)據(jù)配線、薄膜晶體管、共用配線、上電極以及連接線。
依照本發(fā)明較佳實施例所述，上述的薄膜晶體管陣列中的畫素電極材質(zhì)例如為銦錫氧化物或是銦鋅氧化物。
依照本發(fā)明較佳實施例所述，上述的共用配線例如具有多數(shù)個第一分支結(jié)構(gòu)，而上電極例如具有多數(shù)個第二分支結(jié)構(gòu)，且第一分支結(jié)構(gòu)是分別位于對應(yīng)的第二分支結(jié)構(gòu)下方。
依照本發(fā)明較佳實施例所述，上述的共用配線例如是將畫素區(qū)域區(qū)分為一第一區(qū)域以及一第二區(qū)域。在本發(fā)明一較佳實施例中，第一區(qū)域的面積與第二區(qū)域的面積例如是相同，而在本發(fā)明另一較佳實施例中，第一區(qū)域的面積亦可以小于第二區(qū)域的面積。此外，上述的連接線例如是位于面積較小的第一區(qū)域內(nèi)，以增進開口率(aperture ratio)。
依照本發(fā)明較佳實施例所述，上述的上電極與共用配線之間具有一重疊區(qū)域，而各個重疊區(qū)域中具有一未被畫素電極覆蓋的修補區(qū)域。
為達上述或其他目的，本發(fā)明提出一種薄膜晶體管陣列修補方法，此修補方法主要是在儲存電容發(fā)生電容泄漏時，在未覆蓋有畫素電極處將對應(yīng)的連接線切斷，以使得儲存電容能夠從金屬層/絕緣層/金屬層(MIM)結(jié)構(gòu)轉(zhuǎn)換為金屬層/絕緣層/銦錫(鋅)氧化物層(MII)結(jié)構(gòu)。
為達上述或其他目的，本發(fā)明提出一種薄膜晶體管陣列修補方法，適于修補薄膜晶體管陣列，此薄膜晶體管陣列中的上電極與共用配線之間具有一重疊區(qū)域，且各個重疊區(qū)域中具有一未被畫素電極覆蓋的修補區(qū)域。此修補方法主要是在儲存電容其中之一發(fā)生電容泄漏時，在未覆蓋有畫素電極處將對應(yīng)的連接線其中之一切斷。然后，于對應(yīng)的修補區(qū)域內(nèi)將上電極與共用配線焊接。
本發(fā)明因采用此一薄膜晶體管陣列及修補方法，當?shù)谝唤饘賹?絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容因微?；蚴瞧贫炊斐呻娙菪孤r，可利用本發(fā)明的修補方法將其轉(zhuǎn)換為一個第一金屬層/絕緣層/銦錫(鋅)氧化物層(MII)架構(gòu)的儲存電容。
本發(fā)明提出一種具有儲存電容器的畫素結(jié)構(gòu)，包括一個薄膜晶體管、一畫素電極、一共用配線、一上電極及一連接線。其中薄膜晶體管具有一閘極、一源極以及一汲極。薄膜晶體管的汲極是與畫素電極電性連接。共用配線是配置于畫素電極下方。上電極是配置于共用配線與畫素電極之間，上電極是與共用配線耦合為一儲存電容。薄膜晶體管的汲極是藉由連接線與上電極連接，且連接線的一部分區(qū)域上未覆蓋有畫素電極。
依照本發(fā)明較佳實施例所述，上述的具有儲存電容器的畫素結(jié)構(gòu)，其中畫素電極的材質(zhì)包括銦錫氧化物及銦鋅氧化物其中之一。
依照本發(fā)明較佳實施例所述，上述的具有儲存電容器的畫素結(jié)構(gòu)，其中上電極與共用配線之間具有一重疊區(qū)域，而重疊區(qū)域中具有一修補區(qū)域，且畫素電極未覆蓋于修補區(qū)域上方。
經(jīng)由上述可知，本發(fā)明是關(guān)于一種畫素結(jié)構(gòu)與薄膜晶體管陣列及其修補方法，該薄膜晶體管陣列，包括基板、多個掃描配線、多個數(shù)據(jù)配線、多個薄膜晶體管、多個共用配線、多個上電極、多條連接線以及多個畫素電極。掃描配線與數(shù)據(jù)配線配置在基板上，將基板區(qū)分為多個畫素區(qū)域。薄膜晶體管配置于畫素區(qū)域內(nèi)，其中薄膜晶體管藉由掃描配線以及數(shù)據(jù)配線驅(qū)動且具有閘極、源極及汲極。共用配線配置在基板上且位于相鄰的掃描配線之間。上電極配置于畫素區(qū)域內(nèi)且位于共用配線上方，其中上電極與共用配線耦合為儲存電容。薄膜晶體管的汲極藉由連接線與上電極連接。畫素電極配置于畫素區(qū)域內(nèi)且位于上電極與連接線上方，其中薄膜晶體管的汲極與畫素電極電性連接，且連接線的部分區(qū)域上未覆蓋畫素電極。
借由上述技術(shù)方案，本發(fā)明畫素結(jié)構(gòu)與薄膜晶體管陣列及其修補方法至少具有下列優(yōu)點1、本發(fā)明的薄膜晶體管陣列中，連接線用以電性連接上電極與薄膜晶體管汲極，有助于在進行修補時儲存電容的轉(zhuǎn)換。
2、本發(fā)明的薄膜晶體管陣列中，共用配線及上電極可分別具有第一分支結(jié)構(gòu)及第二分支結(jié)構(gòu)，以增加儲存電容的儲存電容值Cst。
3、本發(fā)明的薄膜晶體管陣列有一未被畫素電極覆蓋的連接線部份，以及共用配線與上電極未被畫素電極覆蓋的重疊部分，可避免在進行修補時產(chǎn)生不當?shù)碾娦赃B接。
4、本發(fā)明的薄膜晶體管陣列修補方法能夠解決儲存電容發(fā)生缺陷所產(chǎn)生電容泄漏的問題，以有效提升薄膜晶體管陣列的良率。
綜上所述，本發(fā)明特殊結(jié)構(gòu)的薄膜晶體管陣列，當薄膜晶體管陣列中各畫素的儲存電容因微粒(particle)或破洞(defect)而泄漏時，其能夠有效地對各畫素中的儲存電容進行修補。另外，本發(fā)明特殊的薄膜晶體管陣列修補方法能夠有效修補各畫素中的儲存電容。還有，本發(fā)明特殊結(jié)構(gòu)的畫素結(jié)構(gòu)是有利于修補畫素中的儲存電容，其具有上述諸多的優(yōu)點及實用價值，并在同類產(chǎn)品及修補方法中未見有類似的結(jié)構(gòu)設(shè)計及方法公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品結(jié)構(gòu)、修補方法或功能上皆有較大的改進，在技術(shù)上有較大的進步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的畫素結(jié)構(gòu)與薄膜晶體管陣列具有增進的多項功效，從而更加適于實用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進步、實用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，以下特舉多個較佳實施例，并配合附圖，詳細說明如下。


圖1是現(xiàn)有習(xí)知第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容的剖面示意圖。
圖2是現(xiàn)有習(xí)知第一金屬層/絕緣層/銦錫氧化物層(MII)架構(gòu)的儲存電容的剖面示意圖。
圖3A是本發(fā)明一較佳實施例的薄膜晶體管陣列基板的上視示意圖。
圖3B是本發(fā)明另一較佳實施例的薄膜晶體管陣列基板的上視示意圖。
圖4是本發(fā)明一較佳實施例的薄膜晶體管結(jié)構(gòu)剖面圖。
圖5是本發(fā)明又一較佳實施例的薄膜晶體管陣列基板的上視示意圖。
圖6是本發(fā)明一較佳實施例的儲存電容結(jié)構(gòu)剖面圖。
圖7是本發(fā)明另一較佳實施例的薄膜晶體管陣列基板的上視示意圖。
圖8是本發(fā)明一較佳實施例的具有缺陷的薄膜晶體管結(jié)構(gòu)剖面圖。
圖9是本發(fā)明一較佳實施例的薄膜晶體管陣列修補方法流程圖。
100、200掃描配線或共用配線110、210、344閘極絕緣層120、360、460上電極 130、220、390保護層132接觸窗 140、230、380畫素電極300薄膜晶體管陣列基板 310基板312、412畫素區(qū)域 312a第一區(qū)域312b第二區(qū)域 320掃描配線330數(shù)據(jù)配線 340薄膜晶體管342閘極 346半導(dǎo)體材料層348a汲極 348b源極350、450共用配線 352修補區(qū)域354微粒 356導(dǎo)電通道370連接線 394歐姆接觸層450a第一分支結(jié)構(gòu) 460a第二分支結(jié)構(gòu)372連接線未被畫素電極覆蓋的部分802切斷連接上電極與薄膜晶體管汲極的連接線804上電極與共用配線進行焊接具體實施方式
為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的畫素結(jié)構(gòu)與薄膜晶體管陣列及其修補方法其具體實施方式
、結(jié)構(gòu)、修補方法、步驟、特征及其功效，詳細說明如后。
圖3A是本發(fā)明一較佳實施例的薄膜晶體管陣列基板的上視示意圖。請參閱圖3A所示，本實施例的薄膜晶體管陣列基板300是由一基板310、多數(shù)個掃描配線320、多數(shù)個數(shù)據(jù)配線330、多數(shù)個薄膜晶體管340、多數(shù)個共用配線350、多數(shù)個上電極360以及多數(shù)條連接線370所構(gòu)成。
本實施例中，基板310例如為玻璃基板、塑膠基板或是其他材質(zhì)的基板。如圖3A所示，掃描配線320與數(shù)據(jù)配線330是配置在基板310上，以將基板310區(qū)分為多數(shù)個畫素區(qū)域312。更詳細的說，掃描配線320例如是彼此平行地配置在基板310上，數(shù)據(jù)配線330亦例如是彼此平行地配置在基板310上，且掃描配線320與數(shù)據(jù)配線330的延伸方向例如是彼此交錯，以將基板310區(qū)分為多數(shù)個例如為四角形的畫素區(qū)域312。
如圖3A所示，各個薄膜晶體管340是配置于對應(yīng)的畫素區(qū)域312內(nèi)，并藉由對應(yīng)的掃描配線320以及數(shù)據(jù)配線330驅(qū)動。更詳細的說，薄膜晶體管340是鄰近于其所對應(yīng)的掃描配線320及數(shù)據(jù)配線330的交錯處(intersection)配置，意即，薄膜晶體管340是配置于畫素區(qū)域312中的一個角落上。
圖4為本發(fā)明一較佳實施例的薄膜晶體管結(jié)構(gòu)剖面圖。請同時參閱圖3A與圖4，薄膜晶體管340例如包括一閘極342、一閘極絕緣層344、一半導(dǎo)體材料層346、一歐姆接觸層394、一源極348b、一汲極(source/drainelectrode)348a以及一保護層390。其中，閘極342的材質(zhì)例如是鋁或是其它金屬。閘極絕緣層344的材料例如是氮化硅、氧化硅或是其它介電材料，其是配置在閘極342上。半導(dǎo)體材料層346的材料例如是非晶硅(amorphous silicon)，其是配置在閘極絕緣層344上。源極348b與汲極348a的材質(zhì)例如是鉬/鋁/鉬(Mo/AL/Mo)的復(fù)合金屬材料或是其它合適的單一或復(fù)合導(dǎo)體材料，其是配置于部分的半導(dǎo)體材料層346以及部分的閘極絕緣層344上，并透過保護層390中的接觸窗開口392與畫素電極380電性連接。保護層390的材質(zhì)例如是氮化硅、氧化硅或是其它合適的介電材料，其是覆蓋在源極348b、汲極348a、掃描配線320、數(shù)據(jù)配線330、共用配線350、上電極360以及連接線370上。此外，閘極342例如是與掃描配線320同時形成，而源極348b與汲極348a例如是與數(shù)據(jù)配線330同時形成。
請參閱圖3A所示，共用配線350是配置在基板310上，且共用配線350位于相鄰的掃描配線320之間，以作為第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容的第一金屬層。本實施例中，共用配線350的材質(zhì)例如是鋁或是其它金屬。此外，共用配線350例如可將畫素區(qū)域區(qū)分為一第一區(qū)域312a及一第二區(qū)域312b，第一區(qū)域312a與第二區(qū)域312b的大小關(guān)是由共用配線350分布的位置而定。在本實施例中，第一區(qū)域312a可以是大于、等于或是小于第二區(qū)域312b。
同樣請參閱圖3A所示，上電極360是配置于畫素區(qū)域312中，且上電極360位于共用配線350上方，以作為第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容的第二金屬層。換言之，上電極360與共用配線350是耦合成一儲存電容。本實施例中，上電極360與共用配線350的重疊區(qū)域中例如更包含了一未覆蓋有畫素電極380的修補區(qū)域352。其中，此修補區(qū)域352例如是圖3A中所繪示，畫素電極360的一開口，或是如圖3B中所繪示，畫素電極360的一缺口。
請參閱圖3A所示，連接線370是用以連接薄膜晶體管340的汲極348a與上電極360，通常配置于光線穿透量較少的區(qū)域。以多領(lǐng)域垂直配線液晶顯示器(MVA-LCD)為例，畫素區(qū)域312中通常因為凸起物(protrusion)及/或狹縫(slit)的設(shè)計而產(chǎn)生光線穿透量較少的區(qū)域(disclination)，而本實施例便可將這些連接線370配置于上述光線穿透量較少的區(qū)域上。承上述，連接線370的材質(zhì)可例如是鋁或是其它金屬，其是可以為與上電極360相同材質(zhì)的金屬，亦可與上電極360同時形成。
此外，圖5是本發(fā)明又一較佳實施例的薄膜晶體管陣列基板的上視示意圖。請參閱圖5所示，因為連接線370位于畫素區(qū)域312的第一區(qū)域312a中，所以連接線370的長短取決于共用配線350的位置而定。換句話說，當共用配線350的位置越靠近所對應(yīng)的薄膜晶體管340，連接線370長度就越短，連接線370例如位于面積較小的第一區(qū)域312a內(nèi)，以增進開口率(aperture ratio)。
請繼續(xù)參閱圖3A所示，畫素電極380是配置于畫素區(qū)域312內(nèi)，且位于上電極360與連接線370上方，且每一條連接線370的部分區(qū)域372上未覆蓋有畫素電極380，畫素電極380的材質(zhì)例如為銦錫氧化物、銦鋅氧化物，或是其他導(dǎo)體材料。其中，與現(xiàn)有技術(shù)不同的地方在于，現(xiàn)有習(xí)知的畫素電極140是藉由保護層130中的接觸窗132與上電極120電性連接，而本發(fā)明畫素電極380則是藉由薄膜晶體管的源極348b或汲極348a以及連接線370而與上電極360電性連接。
圖6是繪示本發(fā)明一較佳實施例的儲存電容結(jié)構(gòu)剖面圖。請參閱圖6所示，本發(fā)明的儲存電容包括一共用配線350、一閘極絕緣層344、一上電極360、一保護層390、一畫素電極380以及一修補區(qū)域352。其中，閘極絕緣層344配置在共用配線350之上。上電極360配置于閘極絕緣層344之上。保護層390覆蓋在上電極360與閘極絕緣層344之上。畫素電極380配置在保護層390之上，且在畫素電極390之間有一修補區(qū)域352。
此外，請參照圖6，共用配線350、閘極絕緣層344與上電極360形成一第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容。其中，共用配線350與上電極360耦合成一儲存電容。但是，上電極360與畫素電極380并不會耦合成儲存電容，原因在于畫素電極380與上電極360藉由薄膜晶體管340的汲極348a以及連接線370進行電性連接。
另外，儲存電容可以藉由一些特殊形狀來增加儲存電容值Cst。圖7是本發(fā)明另一較佳實施例的薄膜晶體管陣列基板的上視示意圖。請參閱圖7所示，共用配線450具有多數(shù)個第一分支結(jié)構(gòu)450a，而每一上電極460具有多數(shù)個第二分支結(jié)構(gòu)460a，且第一分支結(jié)構(gòu)450a分別位于第二分支結(jié)構(gòu)460a的下方。值得一提的是，這些第一分支結(jié)構(gòu)450a以及第二分支結(jié)構(gòu)460a是配置于畫素區(qū)域412中光線穿透量較少的區(qū)域中，意即靠近兩側(cè)的部分，所以少有阻擋光線穿透的疑慮。
換句話說，本發(fā)明所提出一種具有儲存電容器的畫素結(jié)構(gòu)，包括一個薄膜晶體管340、一畫素電極380、一共用配線350、一上電極360及一連接線370。其中薄膜晶體管340具有一閘極342、一源極348b以及一汲極348a。薄膜晶體管340的源極348b或汲極348a，是用以與畫素電極380電性連接。閘極342的材質(zhì)例如是鋁或是其它金屬。在另一較佳實施例中，閘極342上配置一閘極絕緣層344，其材料例如是氮化硅、氧化硅或是其它介電材料。源極348b與汲極348a的材質(zhì)例如是鉬/鋁/鉬(Mo/AL/Mo)的復(fù)合金屬材料或是其它合適的單一或復(fù)合導(dǎo)體材料共用配線350是配置在畫素電極380下方。
上電極360是配置于共用配線350與畫素電極380之間，上電極360是與共用配線350耦合為一儲存電容。但是，上電極360與畫素電極380并不會耦合成儲存電容，原因在于畫素電極380與上電極360藉由薄膜晶體管340的源極348b或汲極348a以及連接線370進行電性連接。
本發(fā)明發(fā)展出如上述的畫素結(jié)構(gòu)與薄膜晶體管陣列結(jié)構(gòu)，是用以對第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容受損時所產(chǎn)生的亮/暗點進行修補，以下將詳述本發(fā)明所提出的修補方法。
圖8是繪示本發(fā)明的一較佳實施例的具有缺陷的薄膜晶體管結(jié)構(gòu)剖面圖。請參閱圖8所示，當?shù)谝唤饘賹?絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容因微粒354(particle)或是破洞(圖中未示)而發(fā)生電容泄漏時，本發(fā)明是先將連接線370未被畫素電極覆蓋的部分372(請參見圖3A或圖3B所示)切斷，例如是利用雷射切割，再利用雷射焊接將上電極360與共用配線350相連。如此一來，上電極360與畫素電極380之間的電性連接也隨之被切斷，使上電極360、保護層390以及畫素電極380形成一第一金屬層/絕緣層/銦錫氧化物層(MII)架構(gòu)的儲存電容，來取代遭到破壞的第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容。
所以，請參閱圖8所示，本發(fā)明會藉由透過修補區(qū)域352，對上電極360與共用配線350進行焊接，產(chǎn)生一導(dǎo)電通道356使其二者電性連接，如此一來，第一金屬層/絕緣層/第二金屬層(MIM)架構(gòu)的儲存電容將不復(fù)存在，使得對操作電壓的調(diào)控可單純藉由第一金屬層/絕緣層/銦錫氧化物層(MII)架構(gòu)的儲存電容來進行，減少操作上的復(fù)雜性。
在大部份的情況下，為了確保元件能夠準確達到所要求的操作電壓，對于發(fā)生缺陷的儲存電容，所建議采用的修補方式如下所述。圖9是本發(fā)明一較佳實施例的薄膜晶體管陣列修補方法流程圖。請參閱圖8所示，首先，先切斷連接上電極360與薄膜晶體管汲極348a的連接線372(步驟802)。然后，將上電極360與共用配線350進行焊接(步驟804)。如此一來，可以避免因受損的儲存電容的儲存電容值Cst的不確定性，而造成的元件品質(zhì)問題。
在本發(fā)明上述實施例中，對汲極的定義為薄膜晶體管與畫素電極電性連接的端子，而對源極的定義為薄膜晶體管與數(shù)據(jù)配線電性連接的端子，然而熟悉此技術(shù)領(lǐng)域者當可在不同情況下，對源極與汲極的名稱作適當?shù)恼{(diào)整。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種薄膜晶體管陣列，其特征在于其包括一基板；多數(shù)個掃描配線，配置在該基板上；多數(shù)個數(shù)據(jù)配線，配置在該基板上，其中該些掃描配線與該些數(shù)據(jù)配線是將該基板區(qū)分為多數(shù)個畫素區(qū)域；多數(shù)個薄膜晶體管，每一該些薄膜晶體管是配置于該些畫素區(qū)域其中之一內(nèi)，其中，該些薄膜晶體管是藉由該些掃描配線以及該些數(shù)據(jù)配線驅(qū)動，且每一該些薄膜晶體管具有一閘極、一源極以及一汲極；多數(shù)個共用配線，配置在該基板上，且每一該些共用配線是位于相鄰的該些掃描配線之間；多數(shù)個上電極，每一該些上電極是配置于該些畫素區(qū)域其中之一內(nèi)，且每一該些上電極是位于每一該些共用配線上方，其中每一該些上電極是與該些共用配線其中之一耦合為一儲存電容；多數(shù)條連接線，每一該些薄膜晶體管的該汲極是藉由該些連接線其中之一與該些上電極其中之一連接；以及多數(shù)個畫素電極，每一該些畫素電極是配置于該些畫素區(qū)域其中之一內(nèi)，且位于該些上電極其中之一與該些連接線其中之一上方，其中每一該些薄膜晶體管的該汲極是與該些畫素電極其中之一電性連接，且每一該些連接線的一部分區(qū)域上未覆蓋有該些畫素電極。
2.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列，其特征在于更包括一閘極絕緣層，配置在該基板上，以覆蓋住該些掃描配線。
3.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列，其特征在于更包括一保護層，配置在該基板上，以覆蓋住該些掃描配線、該些數(shù)據(jù)配線、該些薄膜晶體管、該些共用配線、該些上電極以及該些連接線。
4.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列，其特征在于其中每一該些共用配線具有至少一個第一分支結(jié)構(gòu)，而每一該些上電極具有至少一個第二分支結(jié)構(gòu)，且每一該些第一分支結(jié)構(gòu)是分別位于該些第二分支結(jié)構(gòu)其中之一下方。
5.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列，其特征在于，其中每一該些共用配線是將該些畫素區(qū)域其中之一區(qū)分為一第一區(qū)域以及一第二區(qū)域，且該第一區(qū)域的面積與該第二區(qū)域的面積相同。
6.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列，其特征在于，其中每一該些共用配線是將該些畫素區(qū)域其中之一區(qū)分為一第一區(qū)域以及一第二區(qū)域，且該第一區(qū)域的面積小于該第二區(qū)域的面積。
7.根據(jù)權(quán)利要求6所述的薄膜晶體管陣列，其特征在于其中每一該些連接線是位于該第一區(qū)域內(nèi)。
8.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列，其特征在于其中每一該些上電極與該些共用配線其中之一之間具有一重疊區(qū)域，而每一該些重疊區(qū)域中具有一修補區(qū)域，且該些畫素電極未覆蓋在該些修補區(qū)域上方。
9.一種薄膜晶體管陣列修補方法，適于修補權(quán)利要求1所述的薄膜晶體管陣列，其特征在于該薄膜晶體管陣列修補方法包括以下步驟當該些儲存電容其中之一發(fā)生電容泄漏時，在未覆蓋有該些畫素電極處將對應(yīng)的該些連接線其中之一切斷。
10.一種薄膜晶體管陣列修補方法，適于修補權(quán)利要求8所述的薄膜晶體管陣列，其特征在于該薄膜晶體管陣列修補方法包括以下步驟當該些儲存電容其中之一發(fā)生電容泄漏時，在未覆蓋有該些畫素電極處將對應(yīng)的該些連接線其中之一切斷；以及于對應(yīng)的該些修補區(qū)域其中之一內(nèi)，將該些上電極其中之一與該些共用配線其中之一焊接。
11.一種具有儲存電容器的畫素結(jié)構(gòu)，其特征在于其包括一個薄膜晶體管，具有一閘極、一源極以及一汲極；一畫素電極，與該薄膜晶體管的該汲極電性連接；一共用配線，是配置在該畫素電極下方；一上電極，是配置于該共用配線與該畫素電極之間，其中該上電極是與該共用配線耦合為一儲存電容；以及一連接線，連接于該薄膜晶體管的該汲極與該上電極，且該連接線的一部分區(qū)域上未覆蓋有該畫素電極。
12.根據(jù)權(quán)利要求11所述的具有儲存電容器的畫素結(jié)構(gòu)，其特征在于其中所述的上電極與該共用配線之間具有一重疊區(qū)域，而該重疊區(qū)域中具有一修補區(qū)域，且該畫素電極未覆蓋在該修補區(qū)域上方。
全文摘要
一種畫素結(jié)構(gòu)與薄膜晶體管陣列及其修補方法，該薄膜晶體管陣列包括有基板、多個掃描配線、多個數(shù)據(jù)配線、多個薄膜晶體管、多個共用配線、多個上電極、多條連接線及多個畫素電極。掃描配線與數(shù)據(jù)配線配置在基板上，將基板區(qū)分為多個畫素區(qū)域。薄膜晶體管配置于畫素區(qū)域內(nèi)，其中薄膜晶體管藉由掃描配線及數(shù)據(jù)配線驅(qū)動且具有閘極、源極及汲極。共用配線配置在基板上且位于相鄰的掃描配線之間。上電極配置于畫素區(qū)域內(nèi)且位于共用配線上方，其中上電極與共用配線耦合為儲存電容。薄膜晶體管的汲極藉由連接線與上電極連接。畫素電極配置于畫素區(qū)域內(nèi)且位于上電極與連接線上方，其中薄膜晶體管的汲極與畫素電極電性連接，且連接線的部分區(qū)域上未覆蓋畫素電極。
文檔編號H01L21/00GK1632954SQ20041009107
公開日2005年6月29日 申請日期2004年11月16日 優(yōu)先權(quán)日2004年11月16日
發(fā)明者來漢中 申請人:友達光電股份有限公司