專利名稱：多功能芯片組及相關(guān)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多功能芯片組及相關(guān)設(shè)計(jì)/制造的方法，特別涉及一種能以單一集成電路設(shè)計(jì)實(shí)現(xiàn)出兩種不同功能芯片組的相關(guān)設(shè)計(jì)制造的方法與芯片組。
背景技術(shù)：
計(jì)算機(jī)系統(tǒng)是現(xiàn)代化信息社會(huì)中最重要的硬件基礎(chǔ)；隨著計(jì)算機(jī)系統(tǒng)被社會(huì)大眾廣泛運(yùn)用，不同使用者對(duì)計(jì)算機(jī)系統(tǒng)的不同需求也漸漸被突顯出來。為了適應(yīng)不同的功能需求，信息廠商也為計(jì)算機(jī)系統(tǒng)研發(fā)出各種不同的相關(guān)組件。如熟悉技術(shù)者所知，計(jì)算機(jī)系統(tǒng)中會(huì)使用芯片組(chipset)來管理/控制中央處理器、系統(tǒng)內(nèi)存、繪圖加速卡及各種附插卡/附加電路、周邊裝置間的數(shù)據(jù)交換；舉例來說，芯片組會(huì)通過一定規(guī)格的總線來電連至繪圖加速卡，以管理、控制繪圖加速卡與中央處理器間的數(shù)據(jù)交換。由于現(xiàn)行的個(gè)人計(jì)算機(jī)系統(tǒng)中多采用繪圖加速端口(AGP，accelerated graphic port)規(guī)格的繪圖加速卡，故在個(gè)人計(jì)算機(jī)系統(tǒng)中，就需采用可支持AGP總線規(guī)格的芯片組。另一方面，對(duì)數(shù)據(jù)流量大、效能需求高的網(wǎng)絡(luò)服務(wù)計(jì)算機(jī)系統(tǒng)來說，則較常使用高速的增進(jìn)型周邊裝置互連(PCI-X，peripheral componentinterconnect extended)總線來連接繪圖卡及其它的附插卡(像是高速網(wǎng)絡(luò)卡)，故在網(wǎng)絡(luò)服務(wù)計(jì)算機(jī)系統(tǒng)中，就需采用能支持PCI-X總線的芯片組。
在現(xiàn)有技術(shù)中，可支持AGP總線的芯片組與PCI-X總線的芯片組都是分別設(shè)計(jì)以及生產(chǎn)制造的；換句話說，在現(xiàn)有技術(shù)中，這兩種不同種類的芯片組要使用完全不同的集成電路設(shè)計(jì)，不能互相沿用彼此的電路布局；連帶地，半導(dǎo)體工藝的所需耗費(fèi)的時(shí)間與成本就無法降低，因?yàn)椴煌募呻娐吩O(shè)計(jì)就需要使用不同的光柵、不同的工藝及封裝設(shè)定。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的即在于提出一種能以同一集成電路來分別實(shí)現(xiàn)出不同功能芯片組的技術(shù)，以使AGP總線及PCI-X總線的芯片組可沿用相同的集成電路來加以實(shí)現(xiàn)，克服現(xiàn)有技術(shù)的缺點(diǎn)。
在本發(fā)明中，是在同一集成電路上配置了AGP總線的控制電路與PCI-X總線的控制電路，選擇性地使能(enable)一控制電路并使另一控制電路失能(disable)，就能以同一集成電路選擇性地實(shí)現(xiàn)出可支持AGP總線的芯片組，或是可支持PCI-X總線的芯片組。雖然AGP總線與PCI-X總線基本上采用了不同的信號(hào)協(xié)議與數(shù)據(jù)架構(gòu)，但兩者的規(guī)格也有部分的相似處。舉例來說，AGP總線與PCI-X總線上數(shù)據(jù)傳輸?shù)臅r(shí)鐘頻率非常接近，都是533MHz，這代表此兩種總線的控制電路非常適合在同一集成電路中共享某些布局設(shè)計(jì)，像是輸出入墊(I/O pad)的布局設(shè)計(jì)。
如熟悉技術(shù)者所知，輸出入墊上各輸出入信號(hào)的時(shí)鐘頻率是布局設(shè)計(jì)上最重要的考量因素之一；布局設(shè)計(jì)需要考量輸出入信號(hào)的時(shí)鐘頻率，以決定各輸出入墊之間的空間間隔(spacing)、走線與布局配置，避免各輸出入墊之間的各種信號(hào)干擾(像是信號(hào)串響，cross-talk，或是時(shí)鐘的扭曲與抖動(dòng)，clock skew and jitter，等等)。而本發(fā)明就是充分利用AGP與PCI-X總線規(guī)格中數(shù)據(jù)時(shí)鐘頻率相近的特點(diǎn)，使這兩種總線的控制電路能在同一集成電路中被整合在一起，共享輸出入墊的布局設(shè)計(jì)。在本發(fā)明的較佳實(shí)施例中，可通過一多工器的多工模塊來控制這兩種總線控制電路與輸出入墊的電連；此多工模塊可經(jīng)由端子短接(pin strapping)的控制以選擇性地將其中一控制電路電連于輸出入墊，使該控制電路能發(fā)揮功能，未被電連至輸出入墊的控制電路則失能而不作用；這樣一來，就能以同一集成電路實(shí)現(xiàn)出兩種可分別支持不同總線的芯片組。
在本發(fā)明中，由于不同功能的芯片組可沿用同一集成電路設(shè)計(jì)、制造及封裝的過程，故本發(fā)明可有效降低各種芯片組生產(chǎn)/制造的時(shí)間與成本。另外，由于現(xiàn)行芯片組的輸出入墊配置的布局面積本身就大于集成電路邏輯電路的布局面積，故輸出入墊的布局面積就支配了集成電路的總布局面積；即使本發(fā)明在集成電路中整合有兩種總線控制電路，也并不會(huì)增加集成電路的總布局面積。
在本發(fā)明的另一實(shí)施例中，同一集成電路上的兩個(gè)總線控制電路則可分別使用不同的輸出入墊，并在封裝階段配合不同的打線工藝規(guī)劃來將不同控制電路電連于封裝基底(substrate)上的球座(ball)，這樣也可利用同一集成電路來實(shí)現(xiàn)不同功能的芯片組。


圖1為本發(fā)明芯片組一實(shí)施例的示意圖。
圖2及圖3為圖1中芯片組應(yīng)用于不同計(jì)算機(jī)系統(tǒng)中的示意圖。
圖4為本發(fā)明另一實(shí)施例中以單一集成電路實(shí)現(xiàn)兩種不同功能芯片組的示意圖。
附圖符號(hào)說明10、60A-60B芯片組12A、52集成電路12B、66A-66B封裝基底14A接口電路14BPCI控制電路14C儲(chǔ)存接口控制電路14D內(nèi)存控制電路16A、56AAGP總線控制電路16B、56BPCI-X總線控制電路18多工器20多工模塊22-26、58A-58B輸出入端口28-32、62-64球座36A-36B中央處理器38A-38B系統(tǒng)內(nèi)存40A-40B計(jì)算機(jī)系統(tǒng)具體實(shí)施方式
請(qǐng)參考圖1，圖1為本發(fā)明芯片組10一實(shí)施例D功能方塊示意圖。芯片組10是以封裝于一封裝基底12B的集成電路12A來實(shí)現(xiàn)的；而集成電路12A中則可設(shè)有可管理周邊裝置互連(PCI，peripheral componentinterconnect)總線的PCI控制電路14B、可控制儲(chǔ)存裝置(像是硬盤或光盤)存取的儲(chǔ)存接口控制電路14C、可管理系統(tǒng)內(nèi)存存取的內(nèi)存控制電路14D，以及一接口電路14A，以管理芯片組10與計(jì)算機(jī)系統(tǒng)中央處理器間的數(shù)據(jù)交換。除此之外，集成電路12A中也可選擇性地內(nèi)建有可處理音效輸出的音效電路、可處理圖形信號(hào)的顯示處理電路或是網(wǎng)絡(luò)聯(lián)機(jī)控制電路等等。上述這些電路可經(jīng)由集成電路12A上的輸出入墊22接收/傳輸信號(hào)或偏壓電源；當(dāng)集成電路12A封裝于封裝基底12B時(shí)，這些輸出入墊22就可經(jīng)由集成電路12A與封裝基底12B之間的打線及封裝基底12B內(nèi)的走線布局而電連于封裝基底12B上的各個(gè)對(duì)應(yīng)球座(或端子)28。
除了上述的電路配置外，為了實(shí)現(xiàn)本發(fā)明的技術(shù)精神，本發(fā)明的集成電路12A內(nèi)還另外設(shè)有一AGP總線控制電路16A、一PCI-X總線控制電路16B及一多工模塊20。AGP總線控制電路16A(可視為第一總線控制電路)可管理AGP規(guī)格總線上各裝置的信號(hào)與數(shù)據(jù)交換，PCI-X總線控制電路16B(可視為第二總線控制電路)則可管理PCI-X規(guī)格總線上各裝置的信號(hào)數(shù)據(jù)交換。多工模塊20中可設(shè)有多個(gè)多工器18，兩總線控制電路16A以及16B的各個(gè)輸出入端即是經(jīng)由一對(duì)應(yīng)的多工器18而連接至一對(duì)應(yīng)的輸出入墊24，而各輸出入墊24則會(huì)經(jīng)由集成電路與封裝基底間的打線與封裝基底內(nèi)的走線布局而電連于各個(gè)對(duì)應(yīng)的球座30。在此配置下，各多工器18就可根據(jù)一設(shè)定信號(hào)S來控制兩總線控制電路的輸出入端是否實(shí)際電連于對(duì)應(yīng)的輸出入墊24以及球座30。
舉例來說，如圖1中所示，AGP與PCI-X總線控制電路16A及16B中分別有一輸出入端a1、p1電連于一對(duì)應(yīng)的多工器18；當(dāng)此多工器接收某一特定內(nèi)容的設(shè)定信號(hào)S(譬如說是一高電平的直流信號(hào))時(shí)，此多工器18就會(huì)使AGP總線控制電路的輸出入端a1電連至對(duì)應(yīng)的輸出入墊及球座，而PCI-X總線控制電路的輸出入端p1就被隔絕于對(duì)應(yīng)的輸出入墊及球座。相對(duì)地，若此多工器接收另一特定內(nèi)容的設(shè)定信號(hào)(像是一低電平的直流信號(hào))時(shí)，此多工器就會(huì)使PCI-X總線控制電路的輸出入端p1電連于對(duì)應(yīng)的輸出入墊及球座，反而使AGP總線控制電路的輸出入端a1隔絕于對(duì)應(yīng)的輸出入墊及球座。這樣一來，藉由多工模塊20中各個(gè)多工器18的作用，就可選擇性地控制是由AGP或是PCI-X總線控制電路才能經(jīng)由各輸出入墊24及球座30傳輸/接收信號(hào)；而這些球座30就可視為AGP或PCI-X總線的總線球座。
換句話說，若本發(fā)明需要以芯片組10來實(shí)現(xiàn)可支持AGP規(guī)格總線的芯片組時(shí)，就可通過多工模塊20的運(yùn)作，使AGP總線控制電路16A能經(jīng)由輸出入墊24及球座30傳輸/接收信號(hào)，發(fā)揮AGP總線控制的功能；而PCI-X總線控制電路16B就會(huì)被多工模塊隔絕于各輸出入墊及球座，不發(fā)揮任何功能。相對(duì)地，若要以同一芯片組10來實(shí)現(xiàn)可支持PCI-X總線規(guī)格的芯片組時(shí)，也可經(jīng)由多工模塊20的運(yùn)作而使PCI-X總線控制電路16B能經(jīng)由輸出入墊24及球座30傳輸/接收信號(hào)，發(fā)揮PCI-X總線控制功能；而AGP總線控制電路16A就會(huì)被隔絕于各輸出入墊及球座而停止發(fā)揮功能。在實(shí)際實(shí)現(xiàn)時(shí)，本發(fā)明還可利用多工模塊20的運(yùn)作，來使未電連于輸出入墊/球座的總線控制電路失能。舉例來說，多工模塊20可使未電連于輸出入墊/球座的總線控制電路無法得到電力供應(yīng)，像是使此總線控制電路不再電連于集成電路中供輸能量的電力線路(像是電力層，power plane)，以使其失能，不再耗用能量。相對(duì)地，電連于輸出入墊/球座的總線控制電路則可得到電力供應(yīng)而使能，并經(jīng)由各個(gè)電連的輸出入墊/球座來傳輸/接收信號(hào)。
至于多工模塊20本身所接收的設(shè)定信號(hào)S，其可以是由輸出入墊26及對(duì)應(yīng)的球座32而由芯片組10之外接收的(如圖1的實(shí)施例所示)；也就是使球座32成為一多工設(shè)定球座，讓芯片組10的使用者可以利用端子短接(pinstrapping)的方式來設(shè)定，選擇芯片組10到底是可支持AGP或PCI-X規(guī)格的芯片組。舉例來說，當(dāng)使用者將芯片組10的多工設(shè)定球座32短路至高電平的直流電壓時(shí)，就相當(dāng)于對(duì)多工模塊20發(fā)出一高電平的設(shè)定信號(hào)，可使多工模塊20將AGP或PCI-X總線控制電路其中之一使能，并允許其能經(jīng)由各輸出入墊24及對(duì)應(yīng)的球座30而傳輸/接收信號(hào)，發(fā)揮對(duì)應(yīng)的總線控制功能。另外，在某些芯片的端子短接的設(shè)定技術(shù)中，是在芯片處于特殊模式下(譬如說是初始設(shè)定模式，set-up)才可由特定的設(shè)定端子接收功能設(shè)定的設(shè)定信號(hào)；等芯片處于正常運(yùn)作模式下而發(fā)揮其設(shè)定的功能后，該特定的設(shè)定端子就可以當(dāng)作一般的輸出入端子，不再當(dāng)作是端子短接的設(shè)定端子。在本發(fā)明中，也可利用這種端子短接的設(shè)定技術(shù)來控制多工模塊20的功能。舉例來說，多工模塊20中可設(shè)置一設(shè)定信號(hào)緩存器，此緩存器可在芯片組10運(yùn)作于初始設(shè)定模式時(shí)(像是計(jì)算機(jī)系統(tǒng)剛開機(jī)時(shí))電連于此多工設(shè)定球座32，經(jīng)由此球座32來接收外界(像是主機(jī)板)的設(shè)定信號(hào)，以決定芯片組10要成為AGP或PCI-X總線的芯片組。等到芯片組10處于正常運(yùn)作模式時(shí)(像是計(jì)算機(jī)系統(tǒng)完成開機(jī)后)，多工模塊20中的各個(gè)多工器18就可根據(jù)此緩存器中儲(chǔ)存的設(shè)定信號(hào)來控制是由哪一個(gè)總線控制電路使能并電連于各球座；而球座32則可被隔離于此緩存器外而另行切換電連于芯片組10中的其它控制電路，成為芯片組10的一般信號(hào)輸出入球座。換句話說，在正常運(yùn)作模式下，多工模塊20不會(huì)再依據(jù)球座32上的信號(hào)來決定總線控制電路的電連情況。
綜合以上描述可知，本發(fā)明在圖1中的實(shí)施例可經(jīng)由多工模塊20的安排而使AGP與PCI-X總線共享相同的輸出入墊布局與配置。由于AGP與PCI-X總線本來就是基于PCI總線而衍生發(fā)展出來的規(guī)格，故AGP與PCI-X總線規(guī)格中定義有許多類似的信號(hào)，像是在兩總線規(guī)格中皆定義/使用了IRDY、TRDY、Frame等信號(hào)。而本發(fā)明就是利用此特性，使此兩種總線的控制電路可共享相同的輸出入墊布局。另外，更重要的是，AGP與PCI-X總線規(guī)格中信號(hào)傳輸/接收的時(shí)鐘頻率非常接近，事實(shí)上是相同的533MHz(在實(shí)際運(yùn)作時(shí)可能有些微規(guī)格容許的誤差)。如熟知技術(shù)人士所知，信號(hào)的時(shí)鐘頻率是設(shè)計(jì)輸出入墊布局時(shí)最重要的考慮因素之一，時(shí)鐘頻率會(huì)影響布線長(zhǎng)短、間隔等等參數(shù)值的設(shè)定；要傳輸不同時(shí)鐘頻率的輸出入墊，其布局設(shè)計(jì)也會(huì)大不相同。然而，由于AGP與PCI-X總線規(guī)格中的信號(hào)時(shí)鐘頻率非常接近，應(yīng)可容易地共享大部分的輸出入墊布局設(shè)計(jì)，而本發(fā)明就是充分利用這個(gè)特性，使AGP與PCI-X的總線控制電路能整合于同一集成電路中。
值得一提的是，在現(xiàn)行芯片組的集成電路設(shè)計(jì)中，其布局面積是由輸出入墊的配置來主導(dǎo)的；也就是說，其實(shí)芯片組中各控制電路布局面積的和小于集成電路的布局總面積，但由于要遷就輸出入墊分布的空間/面積需求，不論各控制電路的面積多小，集成電路的總布局面積也不能隨之縮小。而本發(fā)明既能使AGP與PCI-X總線控制電路共享相同的輸出入墊布局，就可以在不增加集成電路總布局面積的情形下，將AGP與PCI-X兩總線控制電路整合于同一集成電路中。換句話說，即使本發(fā)明芯片組的集成電路中同時(shí)包括有AGP與PCI-X的總線控制電路，但這些控制電路布局面積的總和還是小于輸出入墊所需的布局面積，故只要不增加輸出入墊所需的布局面積，本發(fā)明就不需增加芯片組集成電路的總布局面積。
當(dāng)然，在AGP與PCI-X總線規(guī)格下，兩者所需的信號(hào)數(shù)目可能不相等；舉例來說，由于PCI-X總線規(guī)格涉及64位的信號(hào)傳輸，其總線控制電路可能需要以較多輸出入墊及球座來傳輸/接收數(shù)量較多的信號(hào)/數(shù)據(jù)。在圖1中，這些PCI-X額外需要的輸出入墊/球座就可以用輸出入墊24B、球座30B來實(shí)現(xiàn)。當(dāng)芯片組要實(shí)現(xiàn)為PCI-X總線的芯片組時(shí)，芯片組10中的PCI-X總線控制電路16B就可經(jīng)由球座30、30B來傳輸/接收信號(hào)。反之，當(dāng)芯片組10要實(shí)現(xiàn)為AGP總線的芯片組時(shí)，這些球座30B就可以成為不使用(not used)的球座。
請(qǐng)參考圖2及圖3(并一并參考圖1)；圖2及圖3即為本發(fā)明芯片組10于不同的計(jì)算機(jī)系統(tǒng)中實(shí)現(xiàn)為不同功能芯片組的示意圖；為了使圖式更清晰易解，在不妨礙本發(fā)明的技術(shù)揭露情形下，圖2及圖3中已將芯片組10中的某些電路省略未繪出。在圖2中，計(jì)算機(jī)系統(tǒng)40A可為一個(gè)人計(jì)算機(jī)，經(jīng)由對(duì)多工模塊20的適當(dāng)?shù)亩俗佣探釉O(shè)定，多工模塊20就可讓PCI-X總線管理電路16B失能，并使能芯片組10中的AGP總線控制電路16A，使其可經(jīng)由各球座30電連于一AGP插槽42A；通過AGP插槽42A的轉(zhuǎn)接，芯片組10就能發(fā)揮AGP總線的控管功能，成為可支持AGP規(guī)格總線的芯片組，以管理AGP總線上的裝置，像是圖2中的AGP繪圖加速卡46A。另外，芯片組10的其它球座28則可分別電連(像是通過主機(jī)板上的走線布局電連至)至一中央處理器36A、一系統(tǒng)內(nèi)存38A(像是隨機(jī)存取內(nèi)存)、一或多個(gè)儲(chǔ)存裝置(像是硬盤)50A以及一或多個(gè)插槽48A(像是PCI規(guī)格的總線插槽)，以管理中央處理器36A、系統(tǒng)內(nèi)存38A、AGP插槽裝置、PCI插槽裝置(像是網(wǎng)絡(luò)卡、聲卡等等)與各儲(chǔ)存裝置間的信號(hào)交換。
在圖3中，計(jì)算機(jī)系統(tǒng)40B則可以是一個(gè)高速的網(wǎng)絡(luò)服務(wù)主機(jī)，需要一個(gè)能支持高速PCI-X總線的芯片組；而本發(fā)明的芯片組10在適當(dāng)?shù)囟俗佣探釉O(shè)定后，多工模塊20就能使AGI總線控制電路16A失能而使能PCI-X總線控制器16B，使PCI-X總線控制器16B得以經(jīng)由球座30(及30B)電連于一或多個(gè)PCI-X插槽42B，以實(shí)現(xiàn)出一PCI-X規(guī)格的芯片組，并管理PCI-X插槽42B上的裝置，像是PCI-X附插卡46B(其可為一PCI-X規(guī)格的繪圖加速卡，或者是高速網(wǎng)絡(luò)卡等等)。而芯片組10的其它球座28則可分別電連至一中央處理器36B、一系統(tǒng)內(nèi)存38B、一或多個(gè)儲(chǔ)存裝置50B以及插槽48B(像是PCI規(guī)格的總線插槽)，以管理中央處理器36A、系統(tǒng)內(nèi)存38A、PCI-X插槽裝置、PCI插槽裝置與各儲(chǔ)存裝置(像是硬盤)間的信號(hào)交換。
由圖2、圖3的討論可知，本發(fā)明可使用相同的芯片組設(shè)計(jì)來實(shí)現(xiàn)出可分別支持AGP與PCI-X總線的兩種芯片組，換句話說，本發(fā)明只要設(shè)計(jì)、生產(chǎn)、開發(fā)單一一種芯片組，就能實(shí)現(xiàn)出不同功能的芯片組，同時(shí)滿足不同計(jì)算機(jī)系統(tǒng)的不同功能需求，而芯片組設(shè)計(jì)生產(chǎn)開發(fā)的時(shí)間與成本也就能隨之降低。
請(qǐng)參考圖4；圖4為本發(fā)明于另一實(shí)施例中以單一集成電路52實(shí)現(xiàn)出兩種不同功能芯片組的示意圖。集成電路52中可設(shè)有一處理電路54、一AGP總線控制電路56A及一PCI-X總線控制電路56B。處理電路54中可設(shè)有各種接口電路、控制電路，像是圖1中的電路14A至14D，也可選擇性地設(shè)有音效電路、可處理圖形信號(hào)的顯示處理電路或是網(wǎng)絡(luò)聯(lián)機(jī)控制電路等等；此處理電路54可通過集成電路52上的各個(gè)輸出入墊58C傳輸/接收信號(hào)。AGP總線控制電路56A可通過各輸出入墊58A傳輸/接收信號(hào)，以管理、控制、服務(wù)AGP規(guī)格總線上的裝置；PCI-X總線控制電路56B則可經(jīng)由各輸出入墊58B傳輸/接收信號(hào)，以控管服務(wù)PCI-X規(guī)格總線上的裝置。換句話說，在集成電路52中，AGP及PCI-X總線控制電路分別具有各自的輸出入墊58A、58B。
當(dāng)本發(fā)明要以集成電路52來實(shí)現(xiàn)出一個(gè)可支持AGP規(guī)格總線的芯片組60A時(shí)，集成電路52可在封裝過程中配合對(duì)應(yīng)的打線工藝規(guī)劃，使AGP總線控制電路56A的各個(gè)輸出入墊58A能打線電連至封裝基板66A上的各個(gè)球座64(也就是總線球座)；這樣一來，AGP總線控制電路56A就能經(jīng)由輸出入端口58A、球座64而傳輸/接收信號(hào)，發(fā)揮AGP總線的控管功能。相對(duì)地，PCI-X總線控制電路56B的各輸出入墊58B則不會(huì)在此打線工藝中被電連至各球座，而PCI-X總線控制電路56B自然就不會(huì)發(fā)生作用。另外，此打線工藝也會(huì)將處理電路54的輸出入墊58C打線電連至各對(duì)應(yīng)的球座62。
另一方面，若要以集成電路52來實(shí)現(xiàn)出另一種可支持PCI-X總線的芯片組60B時(shí)，則可利用另一種打線工藝規(guī)劃，以將PCI-X總線控制電路56B的各輸出入墊58B打線電連至各球座64(也就是總線球座)，使PCI-X總線控制電路56B可經(jīng)由輸出入墊58B、球座64而傳輸/接收信號(hào)，發(fā)揮PCI-X總線的控管功能。相對(duì)地，在此打線工藝中，AGP總線控制電路56A的各個(gè)輸出入墊58A就不會(huì)被打線電連至各個(gè)球座，相當(dāng)于使AGP總線控制電路56A失能而不運(yùn)作。處理電路54的各輸出入墊58C則會(huì)被打線電連至各對(duì)應(yīng)球座62。其中，封裝基板66A、66B可以是相同的封裝基板。
由以上描述可知，本發(fā)明于圖4中的實(shí)施例是沿用同一種集成電路(甚至相同的封裝基板)，再配合以封裝過程中不同的打線工藝規(guī)劃，以使AGP與PCI-X總線控制電路其中之一能獲得電力及輸出入信號(hào)，并以此來實(shí)現(xiàn)出兩種不同功能、可分別支持AGP與PCI-X總線的芯片組。
總結(jié)來說，相較于現(xiàn)有技術(shù)中要分別設(shè)計(jì)、制造的AGP與PCI-X總線芯片組，本發(fā)明只要沿用同一種集成電路、甚至是同樣的封裝基板與打線工藝(如本發(fā)明于圖1的實(shí)施例)，就可分別實(shí)現(xiàn)出兩種不同功能的芯片組，故可大幅降低芯片組設(shè)計(jì)、生產(chǎn)、發(fā)展的時(shí)間與成本，滿足不同計(jì)算機(jī)系統(tǒng)的需要。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種支持兩種總線技術(shù)的芯片組，其中，該芯片組包括有一第一總線控制電路，用以管理一第一種總線技術(shù)的信號(hào)交換；一第二總線控制電路，用以管理一第二種總線技術(shù)的信號(hào)交換；以及一多工模塊，包含有多個(gè)多工器，其中，該第一總線控制電路以及該第二總線控制電路的各個(gè)輸出入端分別連結(jié)至該對(duì)應(yīng)多工器的輸入端，而該多工模塊根據(jù)一設(shè)定信號(hào)，管理該芯片組接受或傳送該第一種總線技術(shù)的信號(hào)或該第二種總線技術(shù)的信號(hào)。
2.如權(quán)利要求1所述的支持兩種總線技術(shù)的芯片組，更包含有多個(gè)總線球座，分別連結(jié)于該多個(gè)多工器的輸出端，用以當(dāng)做該第一總線控制電路或者該第二總線控制電路與該芯片組外部其它電路的連結(jié)。
3.如權(quán)利要求1所述的支持兩種總線技術(shù)的芯片組，其中，更包含有至少一多工設(shè)定球座，連結(jié)于該多工模塊以及該芯片組外部的電路，用以根據(jù)該外部電路的總線種類，發(fā)出該設(shè)定信號(hào)給該多工模塊。
4.如權(quán)利要求3所述的支持兩種總線技術(shù)的芯片組，其中，該多工設(shè)定球座可使得該芯片組可利用端子短接的方式選擇支持該第一總線技術(shù)的信號(hào)或是該第二總線技術(shù)的信號(hào)。
5.如權(quán)利要求4所述的支持兩種總線技術(shù)的芯片組，其中，當(dāng)該芯片啟動(dòng)時(shí)，根據(jù)該芯片所連結(jié)的外部電路決定該芯片組支持該第一總線技術(shù)或該第二總線技術(shù)其中之一，并發(fā)出對(duì)應(yīng)的該設(shè)定信號(hào)。
6.如權(quán)利要求5所述的支持兩種總線技術(shù)的芯片組，其中，該多工模塊設(shè)置有一連結(jié)至該多工設(shè)定球座的設(shè)定信號(hào)緩存器，用以接收該設(shè)定信號(hào)。
7.如權(quán)利要求1所述的支持兩種總線技術(shù)的芯片組，其中，當(dāng)該芯片組接受該設(shè)定信號(hào)的控制選擇支持該第一種總線技術(shù)的信號(hào)時(shí)，則使能該第一總線控制電路，非使能該第二總線控制電路。
8.如權(quán)利要求1所述的支持兩種總線技術(shù)的芯片組，其中，當(dāng)該芯片組接受該設(shè)定信號(hào)的控制選擇支持該第二種總線技術(shù)的信號(hào)時(shí)，則使能該第二總線控制電路，非使能該第一總線控制電路。
9.如權(quán)利要求1所述的支持兩種總線技術(shù)的芯片組，其中，該第一種總線技術(shù)為一繪圖加速端口規(guī)格的總線技術(shù)。
10.如權(quán)利要求1所述的支持兩種總線技術(shù)的芯片組，其中，該第二種總線技術(shù)為一增進(jìn)型周邊裝置互連規(guī)格的總線技術(shù)。
全文摘要
本發(fā)明提供一種多功能芯片組及相關(guān)設(shè)計(jì)、制造的方法，以便用同一種集成電路設(shè)計(jì)來實(shí)現(xiàn)出可分別支持繪圖加速端口(AGP)總線及增進(jìn)型周邊裝置互連(PCI－X)總線的兩種芯片組。本發(fā)明是在芯片組的集成電路中設(shè)置有這兩種總線的控制電路，使這兩種控制電路可共享相同設(shè)計(jì)的輸出入墊，并可利用端子短接來設(shè)定該芯片組要支持哪一種總線，使得單一集成電路的設(shè)計(jì)即可實(shí)現(xiàn)出兩種不同功能的芯片組。另外，本發(fā)明也可在集成電路封裝時(shí)以相異的打線配置來分別實(shí)現(xiàn)出兩種可分別支持不同總線規(guī)格的芯片組。
文檔編號(hào)H01L21/70GK1624918SQ20041009530
公開日2005年6月8日 申請(qǐng)日期2004年11月19日 優(yōu)先權(quán)日2004年11月19日
發(fā)明者林吉星, 余嘉興 申請(qǐng)人:威盛電子股份有限公司