專利名稱：引腳共用系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種引腳共用系統(tǒng)(pin sharing system)，特別是關(guān)于將一ATA(Advanced Technology Attachment)裝置與一寫出寫入裝置(I/O device)間的多個引腳中一共用引腳與一外圍設(shè)備共用的引腳共用系統(tǒng)。
背景技術(shù)：
隨著科技發(fā)展的日新月異，電子產(chǎn)品的設(shè)計在體積方面亦朝向輕、薄、短、小的目標邁進。隨著電子產(chǎn)品體積的縮小，用以控制電子產(chǎn)品的集成電路包裝也同樣地日趨精密。尤其集成電路的發(fā)展朝向體積越來越小，而功能卻更加強大的情況下，其所連接的外圍設(shè)備數(shù)量也隨之上升。但由于集成電路包裝的緣故，與外圍設(shè)備連接的引腳數(shù)目為一固定值，因此如何適應(yīng)日益增多的外圍連接裝置，并有效地利用有限的引腳以達到信號傳輸?shù)哪康哪耸悄壳爱a(chǎn)業(yè)上亟需解決的問題。

發(fā)明內(nèi)容
本發(fā)明的一目的提供一引腳共用系統(tǒng)(pin sharing system)，利用一介于ATA裝置與寫出寫入裝置(I/O device)間的共用引腳，共用引腳為一裝置數(shù)據(jù)引腳(Device Data pins，DD pins)，用以與一外圍設(shè)備共用。
本發(fā)明的另一目的為提供一引腳共用系統(tǒng)，利用一介于ATA裝置與寫出寫入裝置間的共用引腳，共用引腳為一裝置地址引腳(Device Address pin，DA pin)，用以與一外圍設(shè)備共用。
本發(fā)明的另一目的提供一引腳共用系統(tǒng)，利用一介于ATA裝置與寫出寫入裝置間的共用引腳，用以與多個外圍設(shè)備共用。
本發(fā)明引腳共用系統(tǒng)包含一外圍控制單元、-ATA控制單元以及一寫出寫入控制器。外圍控制單元用以接收該外圍設(shè)備所需的一引腳要求信號，并根據(jù)一排序原則，排定該外圍設(shè)備中多個模塊的一優(yōu)先順序(priority)并進而產(chǎn)生一優(yōu)先順序信號。ATA控制單元用以接收該ATA裝置運用該多個引腳所傳送的信號，進而判斷該共用引腳的使用狀態(tài)，而產(chǎn)生一ATA狀態(tài)信號。寫出寫入控制器用以根據(jù)該ATA狀態(tài)信號、該引腳要求信號以及該優(yōu)先順序信號，控制該共用引腳由該外圍設(shè)備使用的一使用時間。
關(guān)于本發(fā)明的優(yōu)點與精神可以經(jīng)由以下的發(fā)明詳述及附圖得到進一步的了解。


圖1為本發(fā)明的引腳共用系統(tǒng)的方塊圖。
圖2為本發(fā)明另一實施例的引腳共用系統(tǒng)的方塊圖。
圖3為本發(fā)明另一實施例的引腳共用系統(tǒng)的方塊圖。
圖4為本發(fā)明圖1至圖3實施例的系統(tǒng)結(jié)構(gòu)與信號引腳圖。
圖5為本發(fā)明引腳共用方法的流程圖。
圖6為本發(fā)明引腳共用方法于登記數(shù)據(jù)傳輸/編程輸出入數(shù)據(jù)送入時(Register/PIO data-in transfer)的時序圖。
圖7為本發(fā)明引腳共用方法于登記數(shù)據(jù)傳輸/編程輸出入數(shù)據(jù)送出時(Register/PIO data-out transfer)的時序圖。
圖8為本發(fā)明引腳共用方法于多字直接存儲器存取數(shù)據(jù)送出傳輸(Multiword DMA data-out transfer)實施例的時序圖。
圖9為本發(fā)明引腳共用方法于多字直接存儲器存取數(shù)據(jù)送出傳輸(Multiword DMA data-out transfer)另一實施例時的時序圖。
圖10為本發(fā)明引腳共用方法于超高速直接存儲器存取數(shù)據(jù)送出傳輸(Ultra DMA data-out)實施例的時序圖。
圖11為本發(fā)明引腳共用方法于超高速直接存儲器存取數(shù)據(jù)送出傳輸(Ultra DMA data-out)另一實施例的時序圖。
圖12為ATA控制單元執(zhí)行引腳共用的處理流程圖。
主要元件符號說明100引腳共用系統(tǒng)110寫出寫入裝置120外圍控制單元130ATA控制單元140寫出寫入控制器 150ATA裝置160外圍設(shè)備170引腳170a共用引腳
200引腳共用系統(tǒng) 210寫出寫入裝置220外圍控制單元 230ATA控制單元240寫出寫入控制器 250ATA裝置260外圍設(shè)備 270引腳270a共用引腳300引腳共用系統(tǒng) 310寫出寫入裝置320外圍控制單元 330ATA控制單元340寫出寫入控制器 350ATA裝置360多個外圍設(shè)備 370引腳370a共用引腳具體實施方式
本發(fā)明提供一種引腳共用系統(tǒng)(pin sharing system)，用以將介于ATA裝置與寫出寫入裝置(I/O device)間的一共用引腳與一外圍設(shè)備共用。
請參閱圖1，圖1為本發(fā)明的引腳共用系統(tǒng)100的方塊圖。引腳共用系統(tǒng)100包含一寫出寫入裝置110、一外圍控制單元120、一ATA控制單元130、一寫出寫入控制器140、一ATA裝置150、以及一外圍設(shè)備160。寫出寫入裝置110通過多個引腳170連接至ATA裝置150。多個引腳包含一共用引腳170a，為一裝置數(shù)據(jù)引腳(Device Data pin，DD pin)，用以進行數(shù)據(jù)傳輸。共用引腳170a進一步連接至外圍設(shè)備160，用以做為寫出寫入裝置110、ATA裝置150以及外圍設(shè)備160的共用引腳。
外圍控制單元120用以接收外圍設(shè)備160所需的一引腳要求信號，并根據(jù)一排序原則，排定外圍設(shè)備160中多個模塊的一優(yōu)先順序(priority)并進而產(chǎn)生一優(yōu)先順序信號。ATA控制單元130用以接收ATA裝置150運用這些引腳170所傳送的信號，進而判斷共用引腳170a的使用狀態(tài)，而產(chǎn)生一ATA狀態(tài)信號。寫出寫入控制器140根據(jù)ATA狀態(tài)信號、引腳要求信號以及優(yōu)先順序信號，控制共用引腳170a由外圍設(shè)備160使用的一使用時間。
請參閱圖2，圖2為本發(fā)明的另一實施例引腳共用系統(tǒng)200的方塊圖。引腳共用系統(tǒng)200包含一寫出寫入裝置210、一外圍控制單元220、一ATA控制單元230、一寫出寫入控制器240、一ATA裝置250、一外圍設(shè)備260。寫出寫入裝置210通過多個引腳270連接至ATA裝置250。多個引腳包含一共用引腳270a，為一裝置地址引腳(Device Address pin，DA pin)，用以與外圍設(shè)備260共用，進行地址傳輸。共用引腳270a進一步連接至外圍設(shè)備260，用以做為寫出寫入裝置210、ATA裝置250以及外圍設(shè)備260的共用引腳。至于引腳共用系統(tǒng)200中的其他的元件及功能則與圖1所示的引腳共用系統(tǒng)100相似，在此不再贅述。
請參閱圖3，圖3為本發(fā)明的另一實施例引腳共用系統(tǒng)300的示意圖。引腳共用系統(tǒng)300包含一寫出寫入裝置310、一外圍控制單元320、一ATA控制單元330、一寫出寫入控制器340、一ATA裝置350、以及多個外圍設(shè)備360。寫出寫入裝置310通過多個引腳370連接至ATA裝置350。多個引腳包含一共用引腳370a，用以進一步與多個外圍設(shè)備360共用。外圍控制單元320用以同時接收多個外圍設(shè)備360所需的多個次引腳要求信號，而合成一引腳要求信號，并根據(jù)一排序原則，排定多個外圍設(shè)備360的一裝置優(yōu)先順序(priority)并進而產(chǎn)生一裝置優(yōu)先順序信號。ATA控制單元330用以接收ATA裝置350運用多個引腳所傳送的信號，進而判斷共用引腳370a的使用狀態(tài)，而產(chǎn)生一ATA狀態(tài)信號。寫出寫入控制器340根據(jù)ATA狀態(tài)信號、引腳要求信號以及優(yōu)先順序信號，控制共用引腳370a由多個外圍設(shè)備360中的一外圍設(shè)備所使用的時間。
請參閱圖4，圖4為本發(fā)明圖1至圖3實施例的系統(tǒng)結(jié)構(gòu)與信號引腳圖。本發(fā)明圖1至圖3的實施例可以綜合于圖4來加以說明，在圖1至圖3中相似功能的元件，于圖4中會以相似的數(shù)字標示加以注明，以便于了解與比較。引腳共用系統(tǒng)400包含一寫出寫入裝置410、一外圍控制單元420、一ATA控制單元430、一ATA仲裁模塊432、一寫出寫入控制器440、一ATA裝置450、以及多個外圍設(shè)備一460到外圍設(shè)備N462等，外圍設(shè)備可以是閃速存儲器(flash memory)，但不以此為限。
寫出寫入裝置410通過多個引腳470連接至ATA裝置450，這些引腳470定義于標準的ATA信號協(xié)定中，包含(但不限于)CS0、CS1、DIOR、DIOW、DMACK、RESET、IORDY、INTRQ、DMARQ、裝置地址引腳DA[2:0]以及裝置數(shù)據(jù)引腳DD[15:0]，如果需要可以查閱相關(guān)的ATA信號協(xié)定，于此不多作贅述。本發(fā)明則利用其中的裝置地址引腳DA[2:0]以及裝置數(shù)據(jù)引腳DD[15:0]，來作為本發(fā)明所需的共用引腳470a，以便能被ATA裝置450與外圍設(shè)備一460到外圍設(shè)備N462所共用，并實現(xiàn)本發(fā)明利用集成電路中有限的引腳來達到信號傳輸?shù)哪康摹?br> 為了使本發(fā)明的目的可以正確實現(xiàn)，ATA控制單元430必須慎選啟動引腳共用或切換的時機。也就是說，寫出寫入裝置410中的ATA控制單元430必須能接收ATA裝置450經(jīng)由引腳470所傳送的信號，進而判斷其中共用引腳470a的使用狀態(tài)，以便能全盤掌握不同裝置間的信號或數(shù)據(jù)傳輸，如此一來才能正確啟動引腳共用或切換的時機。為了實現(xiàn)此一目的，當不同外圍設(shè)備一460/外圍設(shè)備N462，或是外圍設(shè)備中的不同外圍模塊都要求執(zhí)行引腳共用的功能時，外圍控制單元420會依據(jù)這些外圍模塊間彼此工作處理的優(yōu)先順序所形成的排序原則(order of priority)，來決定先滿足哪一個外圍模塊，因而產(chǎn)生一優(yōu)先順序信號，而ATA控制單元430中則包含有一ATA仲裁模塊432，會根據(jù)此時多個引腳470的狀態(tài)，作為是否通知寫出寫入裝置410切換共用引腳470a的存取權(quán)予外圍設(shè)備一460/外圍設(shè)備N462的判斷依據(jù)。例如在閃速存儲器中，如果是要存取其中執(zhí)行碼的工作優(yōu)先順序就高于存取其中螢?zāi)伙@示(OSD)數(shù)據(jù)的工作。
在ATA信號傳輸協(xié)定下，有一些信號或數(shù)據(jù)傳輸?shù)倪^程相當適合作為本發(fā)明引腳共用的時機。例如登記數(shù)據(jù)傳輸(Register transfer)、編程輸出入數(shù)據(jù)傳輸(PIO data transfer)、當ATA裝置釋出裝置數(shù)據(jù)總線(DD bus)時的多字直接存儲器存取數(shù)據(jù)接收傳輸(Multiword DMA data-in transfer)、多字直接存儲器存取數(shù)據(jù)送出傳輸(Multiword DMA data-out transfer)、當ATA裝置釋出裝置數(shù)據(jù)總線(DD bus)時的超高速直接存儲器存取數(shù)據(jù)接收傳輸(Ultra DMA data-in transfer)，直接存儲器存取數(shù)據(jù)送出傳輸(Ultra DMAdata-out transfer)等數(shù)據(jù)傳輸模式，以及裝置閑置狀態(tài)(idle state)(這包含直接存儲器存取數(shù)據(jù)接收傳輸已經(jīng)終止)。上述的時機也可以稱為ATA控制單元可進行控制的時機(host-controllable cycles)。
當裝置處于ATA控制單元可進行控制的時機的狀態(tài)時，是本發(fā)明用來啟動引腳共用或切換的好時機，以便執(zhí)行額外的外圍設(shè)備數(shù)據(jù)的存取，這通常是在一組ATA數(shù)據(jù)(于八位Register/PIO數(shù)據(jù)傳輸模式為一組八位數(shù)據(jù)，其他數(shù)據(jù)傳輸模式則為一組十六位數(shù)據(jù))開始傳輸之前或完成傳輸之后。以下將于圖5至圖12中說明本發(fā)明引腳共用的流程圖以及相關(guān)時序圖。
請參閱圖5，圖5為本發(fā)明引腳共用方法的流程圖。參考圖1的引腳共用系統(tǒng)100，本發(fā)明的引腳共用方法一般說來包含下列步驟
步驟182接收外圍設(shè)備160所需的引腳要求信號；步驟184根據(jù)一排序原則，排定外圍設(shè)備160中多個模塊的一優(yōu)先順序(priority)并進而產(chǎn)生一優(yōu)先順序信號；步驟186接收ATA裝置150運用這些引腳170所傳送的信號，進而判斷共用引腳170a的使用狀態(tài)，而產(chǎn)生一ATA狀態(tài)信號；步驟188根據(jù)該ATA狀態(tài)信號、該引腳要求信號以及該優(yōu)先順序信號，控制共用引腳170a由外圍設(shè)備160使用的一使用時間。
此外，可參考圖4所示的引腳共用系統(tǒng)400，本發(fā)明另一實施例的引腳共用方法用于共用引腳470a與多個外圍設(shè)備一460至外圍設(shè)備N462的情況。與上述圖5的引腳共用方法主要不同的處在于，另一實施例的引腳共用方法中進一步包含同時接收外圍設(shè)備一460至外圍設(shè)備N462所需的多個次引腳要求信號，而合成該引腳要求信號的步驟，以及根據(jù)該優(yōu)先順序，排定這些外圍設(shè)備一460至外圍設(shè)備N462的一裝置優(yōu)先順序(peripheral priority)并進而產(chǎn)生一裝置優(yōu)先順序信號的步驟。
請參閱圖6，圖6為本發(fā)明引腳共用方法于登記數(shù)據(jù)傳輸/編程輸出入數(shù)據(jù)送入時(Register/PIO data-in transfer)的時序圖。于時間t3引腳DIOR-的信號606揚起(asserted)之前，引腳CS0-/CS1-的信號602以及引腳DA[2:0]的信號604已分別于時間t1與時間t2的時先行揚起，而在時間t5引腳DIOR-的信號606落下(de-asserted)之前，ATA裝置450已經(jīng)在時間t4將引腳DD[15:0]的信號608傳送出，如此便完成了一組ATA裝置數(shù)據(jù)的讀取。在引腳DIOR-的信號606落下后，就可以進行外圍設(shè)備數(shù)據(jù)的傳送。例如當寫出寫入裝置410中的外圍控制單元420在時間t6收到外圍設(shè)備一460或/與N462所需的引腳要求信號，要求與ATA裝置450進行引腳共用之時，外圍控制單元420會送出一請求(request)信號610與優(yōu)先順序信號612至ATA控制單元430。ATA控制單元430則會在目前的ATA裝置數(shù)據(jù)613完成傳送之后，在時間t7回傳一外圍通知信號(Peripheral Ack)614至外圍控制單元420，以便共用引腳DA[2:0]與DD[15:0]可以傳送外圍設(shè)備數(shù)據(jù)的相關(guān)信號616與618。在時間t8完成外圍設(shè)備數(shù)據(jù)的傳送后，外圍通知信號614在時間t9落下，就可以恢復(fù)正常的ATA數(shù)據(jù)620讀取。請參閱圖7，圖7為本發(fā)明引腳共用方法于登記數(shù)據(jù)傳輸/編程輸出入數(shù)據(jù)送出時(Register/PIO data-outtransfer)的時序圖。和圖6相似，于時間t3引腳DIOW-的信號706揚起(asserted)之前，引腳CS0-/CS1-的信號702以及引腳DA[2:0]的信號704已分別于時間t1與時間t2之時先行揚起，而在時間t5引腳DIOW-的信號706落下(de-asserted)之前，ATA裝置450已經(jīng)在時間t4將引腳DD[15:0]的信號708傳送出，如此便完成了一組ATA裝置數(shù)據(jù)的寫入。在引腳DIOW-的信號706落下后，就可以進行外圍設(shè)備數(shù)據(jù)的傳送。例如當寫出寫入裝置410中的外圍控制單元420在時間t6收到外圍設(shè)備一460或/與N462所需的引腳要求信號，要求與ATA裝置450進行引腳共用之時，外圍控制單元420會送出一請求(request)信號710與優(yōu)先順序信號712至ATA控制單元430。ATA控制單元430則會在目前的ATA裝置數(shù)據(jù)713完成傳送之后，在時間t7回傳一外圍通知信號(Peripheral Ack)714至外圍控制單元420，以便共用引腳DA[2:0]與DD[15:0]可以傳送外圍設(shè)備數(shù)據(jù)的相關(guān)信號716與718。在時間t8完成外圍設(shè)備數(shù)據(jù)的傳送后，外圍通知信號714在時間t9落下，就可以恢復(fù)正常的ATA數(shù)據(jù)720寫入。
由于登記數(shù)據(jù)傳輸/編程輸出入數(shù)據(jù)送出時(Register/PIO data-outtransfer)，共用引腳470a全程由ATA控制單元430控制其輸出致能(outputenable)，因此共用引腳DA[2:0]與DD[15:0]可以傳送外圍設(shè)備數(shù)據(jù)的相關(guān)信號716與718的時間，亦可于引腳DIOW-揚起之后。
請參閱圖8，圖8為本發(fā)明引腳共用方法于多字直接存儲器存取數(shù)據(jù)送出傳輸(Multiword DMA data-out transfer)實施例的時序圖。當ATA裝置450揚起DMARQ引腳的信號803后，ATA控制單元430會使引腳CS0-/CS1-的信號802落下，并使DMACK-引腳的信號805揚起，引腳DIOW-的信號806揚起，引腳DD[15:0]的信號808傳送出要寫入的ATA裝置數(shù)據(jù)且引腳DIOW-的信號806落下，如此便完成了一組ATA裝置數(shù)據(jù)的寫入。在引腳DIOW-的信號806落下后，就可以進行外圍設(shè)備數(shù)據(jù)的傳送。例如當寫出寫入裝置410中的外圍控制單元420在時間t6收到外圍設(shè)備一460或/與N462所需的引腳要求信號，要求與ATA裝置450進行引腳共用之時，外圍控制單元420會送出一請求(request)信號810與優(yōu)先順序信號812至ATA控制單元430。ATA控制單元430則會在目前的ATA裝置數(shù)據(jù)813完成傳送之后，在時間t7回傳一外圍通知信號(Peripheral Ack)814至外圍控制單元420，以便共用引腳DD[15:0]可以傳送外圍設(shè)備數(shù)據(jù)的相關(guān)信號818。在時間t8完成外圍設(shè)備數(shù)據(jù)的傳送后，外圍通知信號814在時間t9落下，就可以恢復(fù)正常的ATA數(shù)據(jù)820寫入。
請參閱圖9，圖9為本發(fā)明引腳共用方法于多字直接存儲器存取數(shù)據(jù)送出傳輸(Multiword DMA data-out transfer)另一實施例時的時序圖。當ATA裝置450揚起DMARQ引腳的信號903后，ATA控制單元430會使引腳CS0-/CS1-的信號902落下，并使DMACK-引腳的信號905揚起，引腳DIOW-的信號906揚起且引腳DD[15:0]的信號908也揚起并傳送出要寫入的ATA裝置數(shù)據(jù)，如此便完成了一組ATA裝置數(shù)據(jù)的寫入。與圖8不同的是雖然引腳DIOW-的信號907仍是揚起的，還是可以進行外圍設(shè)備數(shù)據(jù)的傳送。此時如果寫出寫入裝置410中的外圍控制單元420在收到外圍設(shè)備一460或/與N462所需的引腳要求信號，要求與ATA裝置450進行引腳共用之時，外圍控制單元420同樣會送出一請求(request)信號910與優(yōu)先順序信號912至ATA控制單元430。ATA控制單元430則會回傳一外圍通知信號(Peripheral Ack)914至外圍控制單元420，以便共用引腳DD[15:0]可以傳送外圍設(shè)備數(shù)據(jù)的相關(guān)信號918。在完成外圍設(shè)備數(shù)據(jù)的傳送后，外圍通知信號914落下，就可以恢復(fù)正常的ATA數(shù)據(jù)920寫入。
請參閱圖10，圖10為本發(fā)明引腳共用方法于超高速直接存儲器存取數(shù)據(jù)送出傳輸(Ultra DMA data-out)實施例的時序圖。當ATA裝置450揚起DMARQ引腳的信號1003后，ATA控制單元430會使引腳CS0-/CS1-的信號1002落下，并使DMACK-引腳的信號1005揚起，然后引腳STOP的信號1009會落下，而ATA裝置450會使得DDMARDY引腳的信號1011揚起，以便于通知ATA控制單元430ATA裝置450已經(jīng)就緒準備傳送數(shù)據(jù)。ATA控制單元430則會使得HSTROBE引腳的信號1006揚起并使得引腳DD[15:0]就緒準備傳送數(shù)據(jù)。ATA控制單元430會每隔一段時間使得HSTROBE引腳的信號以及引腳DD[15:0]的信號揚起與落下。當HSTROBE引腳的信號揚起或落下后，一組組ATA裝置數(shù)據(jù)(如1008、1013)就可以進行傳送。如果寫出寫入裝置410中的外圍控制單元420在收到外圍設(shè)備一460或/與N462所需的引腳要求信號，要求與ATA裝置450進行引腳共用之時，外圍控制單元420同樣會送出一請求(request)信號1010與優(yōu)先順序信號1012至ATA控制單元430。ATA控制單元430則會回傳一外圍通知信號(Peripheral Ack)1014至外圍控制單元420，以便共用引腳DD[15:0]可以傳送外圍設(shè)備數(shù)據(jù)的相關(guān)信號1018。在完成外圍設(shè)備數(shù)據(jù)的傳送后，外圍通知信號1014落下，當HSTROBE引腳的信號再次揚起或落下時，又可以繼續(xù)傳送ATA數(shù)據(jù)(例如1020)。
請參閱圖11，圖11為本發(fā)明引腳共用方法于超高速直接存儲器存取數(shù)據(jù)送出傳輸(Ultra DMA data-out)另一實施例的時序圖。圖11的實施例大致與圖10相似，與圖10不同的是雖然引腳HSTROBE的信號1106仍是揚起的，還是可以進行外圍設(shè)備數(shù)據(jù)1118的傳送。
另外，因為在ATA/ATAPI規(guī)范標準中并未要求ATA裝置450于每一組多字直接存儲器存取數(shù)據(jù)送入傳輸(Multiword DMA data-in transfer)或超高速直接存儲器存取數(shù)據(jù)送入傳輸(Ultra DMA data-in)的ATA裝置數(shù)據(jù)傳送后釋放裝置數(shù)據(jù)引腳470a。若是ATA外圍設(shè)備能夠配合釋放裝置數(shù)據(jù)引腳470a，則在多字直接存儲器存取數(shù)據(jù)送入傳輸(Multiword DMA data-in transfer)或超高速直接存儲器存取數(shù)據(jù)送入傳輸(Ultra DMA data-in)過程中，仍然是可以做到共用引腳470a提供給外圍設(shè)備數(shù)據(jù)傳輸?shù)氖褂谩?br> 請參閱圖12，圖12為本發(fā)明另一實施例中ATA控制單元執(zhí)行引腳共用的處理流程圖。引腳共用方法的流程圖。參考圖4的引腳共用系統(tǒng)400，本發(fā)明的引腳共用方法包含下列步驟步驟502ATA控制單元430處于閑置狀態(tài)；步驟504外圍設(shè)備460/462是否發(fā)出引腳要求信號？是，到步驟506；否，到步驟510；步驟506與外圍設(shè)備460/462共用該共用引腳470a；步驟508外圍設(shè)備460/462完成工作或被要求停止工作；步驟510是否有ATA事件？是，到步驟512；否，到步驟502；步驟512準備執(zhí)行一ATA命令；步驟514外圍設(shè)備460/462是否發(fā)出引腳要求信號？是，到步驟516；否，到步驟520；步驟516與外圍設(shè)備460/462共用該共用引腳470a；步驟518外圍設(shè)備460/462完成工作或被要求停止工作；步驟520寫出寫入裝置410與ATA裝置450間進行ATA傳輸；步驟522外圍設(shè)備460/462是否發(fā)出緊急的引腳要求信號？是，到步驟524；否，到步驟528；步驟524與外圍設(shè)備460/462共用該共用引腳470a；步驟526外圍設(shè)備460/462完成工作或被要求停止工作；
步驟528寫出寫入裝置410與ATA裝置450間的ATA數(shù)據(jù)傳輸是否都已完成？是，到步驟530；否，到步驟520；步驟530ATA命令是否都已執(zhí)行完畢？是，到步驟502；否，到步驟512。
本發(fā)明的引腳共用系統(tǒng)與方法包含外圍控制單元、ATA控制單元以及寫出寫入控制器，可用以將介于ATA裝置與寫出寫入裝置(I/O device)間的一共用引腳與一外圍設(shè)備共用或多個外圍設(shè)備共用。至于該共用引腳則可為裝置數(shù)據(jù)引腳或裝置地址共用引腳。
經(jīng)由以上較佳具體實施例的詳述，希望能更加清楚描述本發(fā)明的特征與精神，而并非以上述所公開的較佳具體實施例來對本發(fā)明的范疇加以限制。相反地，其目的是希望能涵蓋各種改變及等效性的配置于本發(fā)明所欲申請的權(quán)利要求的范疇內(nèi)。
權(quán)利要求
1.一種引腳共用系統(tǒng)，用以將一ATA裝置與一寫出寫入裝置間的多個引腳中一共用引腳與一外圍設(shè)備共用，該系統(tǒng)包含一外圍控制單元，用以接收該外圍設(shè)備所需的一引腳要求信號，并根據(jù)一排序原則，排定該外圍設(shè)備中多個模塊的一優(yōu)先順序并進而產(chǎn)生一優(yōu)先順序信號；一ATA控制單元，用以接收該ATA裝置運用該多個引腳所傳送的信號，進而判斷該共用引腳的使用狀態(tài)，而產(chǎn)生一ATA狀態(tài)信號；以及一寫出寫入控制器，用以根據(jù)該ATA狀態(tài)信號、該引腳要求信號以及該優(yōu)先順序信號，控制該共用引腳由該外圍設(shè)備使用的一使用時間。
2.如權(quán)利要求1所述的系統(tǒng)，其中該共用引腳一裝置數(shù)據(jù)引腳，用以與該寫出寫入裝置進行數(shù)據(jù)傳輸。
3.如權(quán)利要求1所述的系統(tǒng)，其中該多個引腳包含一裝置地址引腳，用以與該外圍設(shè)備共用，用以與該寫出寫入裝置進行地址傳輸。
4.如權(quán)利要求1所述的系統(tǒng)，其中該共用引腳進一步與多個外圍設(shè)備共用。
5.如權(quán)利要求4所述的系統(tǒng)，其中該外圍控制單元同時接收該多個外圍設(shè)備所需的多個次引腳要求信號，而合成該引腳要求信號，并根據(jù)該優(yōu)先順序，排定該多個外圍設(shè)備的一裝置優(yōu)先順序并進而產(chǎn)生一裝置優(yōu)先順序信號。
6.一種引腳共用方法，用以將一ATA裝置與一寫出寫入裝置間的多個引腳中一共用引腳與一外圍設(shè)備共用，該方法包含接收該外圍設(shè)備所需的一引腳要求信號；根據(jù)一排序原則，排定該外圍設(shè)備中多個模塊的一優(yōu)先順序并進而產(chǎn)生一優(yōu)先順序信號；接收該ATA裝置運用該多個引腳所傳送的信號，進而判斷該共用引腳的使用狀態(tài)，而產(chǎn)生一ATA狀態(tài)信號；以及根據(jù)該ATA狀態(tài)信號、該引腳要求信號以及該優(yōu)先順序信號，控制該共用引腳由該外圍設(shè)備使用的一使用時間。
7.如權(quán)利要求6所述的方法，其中該共用引腳一裝置數(shù)據(jù)引腳，用以與該寫出寫入裝置進行數(shù)據(jù)傳輸。
8.如權(quán)利要求6所述的方法，其中該多個引腳包含一裝置地址引腳，用以與該外圍設(shè)備共用，用以與該寫出寫入裝置進行地址傳輸。
9.如權(quán)利要求6所述的方法，其中該共用引腳進一步與多個外圍設(shè)備共用。
10.如權(quán)利要求9所述的方法，進一步包含下列步驟同時接收該多個外圍設(shè)備所需的多個次引腳要求信號，而合成該引腳要求信號；以及根據(jù)該優(yōu)先順序，排定該多個外圍設(shè)備的一裝置優(yōu)先順序(priority)并進而產(chǎn)生一裝置優(yōu)先順序信號。
全文摘要
本發(fā)明提供一種引腳共用系統(tǒng)，用以將一ATA裝置與一寫出寫入裝置間的多個引腳中一共用引腳與一外圍設(shè)備共用。該系統(tǒng)包含一外圍控制單元、一ATA控制單元以及一寫出寫入控制器。外圍控制單元用以接收外圍設(shè)備所需的一引腳要求信號，并根據(jù)一排序原則，排定外圍設(shè)備中多個模塊的一優(yōu)先順序并進而產(chǎn)生一優(yōu)先順序信號。ATA控制單元用以接收ATA裝置運用該多個引腳所傳送的信號，進而判斷共用引腳的使用狀態(tài)，而產(chǎn)生一ATA狀態(tài)信號。寫出寫入控制器用以根據(jù)ATA狀態(tài)信號、引腳要求信號以及優(yōu)先順序信號，控制共用引腳由外圍設(shè)備使用的一使用時間。
文檔編號H01L23/52GK1779957SQ20041009534
公開日2006年5月31日 申請日期2004年11月24日 優(yōu)先權(quán)日2004年11月24日
發(fā)明者鄭宇倫, 蔡忠宏 申請人:聯(lián)發(fā)科技股份有限公司