專利名稱：非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體技術(shù)，尤指一種非揮發(fā)性存儲(chǔ)器結(jié)構(gòu)及其制造方法。
背景技術(shù)：
以前在制造非揮發(fā)性快閃存儲(chǔ)器時(shí)，常會(huì)用到一種很典型的制程-局部矽氧化(local oxidation of Silicon，LOCOS)制程，以隔離并排在晶片上的各元件(如位元線)，但是局部矽氧化的制程往往會(huì)生成鳥(niǎo)嘴形狀的氧化層，我們必須預(yù)留空間給這個(gè)凸出的結(jié)構(gòu)，但是這個(gè)凸出結(jié)構(gòu)的尺寸在位元線間距中占了相當(dāng)大的比例，使得元件間的距離無(wú)法更進(jìn)一步的縮小，未對(duì)準(zhǔn)步驟成為限制元件尺寸的主要因素。有鑒于此，一種所謂的淺溝槽隔離(shallow trench isolation，STI)技術(shù)因應(yīng)而生，以自對(duì)準(zhǔn)的方式有效改善這種情況。
圖1到圖8說(shuō)明J.Chen等人在2000年1月11日公告的美國(guó)專利號(hào)6,013,551，內(nèi)容描述的傳統(tǒng)非揮發(fā)性堆疊閘快閃存儲(chǔ)器的制造方法。在P摻雜矽基板150上方成長(zhǎng)二氧化矽層108(亦可稱為穿隧氧化層(tunnel oxide layer)，在以下的敘述中會(huì)簡(jiǎn)稱為氧化層)，在氧化層108頂面再沉積一摻雜復(fù)晶矽層124，此復(fù)晶矽層124將會(huì)形成記憶胞元電晶體的浮動(dòng)閘(floating gate)。
接著，在結(jié)構(gòu)的表面形成掩膜106，經(jīng)由掩膜開(kāi)口向下蝕刻復(fù)晶矽層124、氧化層108、以及基板150，致使在基板150內(nèi)形成多個(gè)溝槽910(如圖2所示)。
如圖3所示，將介電材料填入溝槽910中并覆蓋整個(gè)結(jié)構(gòu)，其細(xì)節(jié)步驟為先以熱氣化法成長(zhǎng)二氧化矽層90，然后以電漿增強(qiáng)化學(xué)氣相沉積法(plasma enhanced chemical vapor deposion，PECVD)沉積一二氧化矽層94，再以次大氣壓化學(xué)氣相沉積法(subatomspheric chemicalvapor deposition，SACVD)沉積一層厚度較厚的二氧化矽層96。
接著對(duì)結(jié)構(gòu)進(jìn)行化學(xué)機(jī)械研磨(chemical mechanical polishing，CMP)步驟，如圖4所示，以曝露出復(fù)晶矽層124。
關(guān)于化學(xué)機(jī)械研磨，我們?cè)诖颂貏e稍加說(shuō)明。在圖案化絕緣層或?qū)⒊练e下一層之前，需要平坦化絕緣層的上表面，因?yàn)檫@么做可以放寬對(duì)用于圖案化絕緣層或上方層的微影設(shè)備聚焦深度的要求，如果絕緣層的上表面是平坦的，則我們可以接受聚焦深度有較大的變異性，這對(duì)以微影設(shè)備制造小尺寸物品是特別重要的。
而化學(xué)機(jī)械研磨法廣泛使用于平坦化制程，因?yàn)榛瘜W(xué)機(jī)械研磨法十分快速，也不需要在高溫下進(jìn)行。
以化學(xué)機(jī)械研磨法處理絕緣層通常是停止于絕緣層下方較堅(jiān)硬的一層，舉個(gè)例子，以化學(xué)機(jī)械研磨法處理二氧化矽層時(shí)，可以在形成二氧化矽層前先沉積一層氧化矽層，做為停止層，請(qǐng)參閱于1999年6月1日公告的美國(guó)專利號(hào)5,909,628《REDUCING NON-UNIFORMITY IN A REFILLLAYER THICKNESS FOR A SEMICONDUCTOR DEVICE》。
接著如圖5所示，在結(jié)構(gòu)上形成一ONO(氧化矽、氮化矽、氧化矽)層98，然后在上方沉積一矽層99，接著沉積一矽化鎢層100。
然后形成掩膜(沒(méi)有畫出)，并圖案化上述100、99、98、124各層(如圖6所示)，此時(shí)復(fù)晶矽層124將會(huì)成為浮動(dòng)閘，而矽層99和矽化鎢層100將會(huì)分別成為控制閘(control gate)和字元線(wordline)。
如圖8所示，接著在結(jié)構(gòu)上形成掩膜101，利用掩膜101蝕刻移除部分的氧化層90、94、96(如圖7所示)，蝕刻之后，保留掩膜101，用于植入摻雜物以形成源極線103。
然后執(zhí)行其他的植入步驟以適當(dāng)?shù)膿诫s源極區(qū)域和漏極區(qū)域。
雖然上述方法可以縮小存儲(chǔ)器的尺寸，但隨著制程的演進(jìn)及線寬的限制，還是需要再縮小存儲(chǔ)器的尺寸。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供一種制造包含非揮發(fā)性存儲(chǔ)器的集成電路的方法，利用多次的自對(duì)準(zhǔn)步驟形成多晶矽層(浮動(dòng)閘、控制閘、選擇閘)，借由三者閘的自對(duì)準(zhǔn)及相互排列方式，可以更進(jìn)一步減少位元線閘距，更大幅地縮小存儲(chǔ)器的尺寸。
依照上述的目的，本發(fā)明實(shí)施例提供了一種制造包含非揮發(fā)性存儲(chǔ)器的集成電路的方法，這種方法包括以下步驟(a)在半導(dǎo)體區(qū)域S1上形成一第一層，其中集成電路包含多個(gè)非揮發(fā)性記憶胞元，每一個(gè)記憶胞元有一個(gè)由部分第一層所形成的浮動(dòng)閘；(b)經(jīng)由上述第一層的開(kāi)口在區(qū)域S1內(nèi)形成溝槽，并以絕緣材料填充溝槽；(C)在區(qū)域S1上形成一第一層，其中每一個(gè)胞元有一個(gè)由部分第二層所形成的導(dǎo)電閘，其中導(dǎo)電閘(conductive gate)與胞元的浮動(dòng)閘隔離；(d)圖案化上述第二層，以形成伸向特定方向的長(zhǎng)條(strip)，每一長(zhǎng)條會(huì)橫跨多個(gè)溝槽；(e)移除未被第二層覆蓋的區(qū)域S1上的部分第一層，以形成多個(gè)第一結(jié)構(gòu)，每一個(gè)第一結(jié)構(gòu)包含一條從第二層形成的長(zhǎng)條，并包含長(zhǎng)條下方的部分第一層，每一個(gè)第一結(jié)構(gòu)還有一個(gè)第一側(cè)壁；(f)在第一層和第二層之上形成一第三層，并利用非等向蝕刻步驟移除部分的第三層，在每一第一結(jié)構(gòu)的至少一部分第一側(cè)壁上形成間壁，每一間壁會(huì)與第一結(jié)構(gòu)上的第一層和第二層隔離；(g)移除部分區(qū)域S1上方的部分第三層，不完全移除間壁，其中每一個(gè)胞元包含一個(gè)由第一結(jié)構(gòu)第一側(cè)壁上方的部分間壁所形成的導(dǎo)電閘；(h)在至少一部分的區(qū)域S1中摻入摻雜物；其中步驟(g)和(h)是利用單一微影掩膜技術(shù)進(jìn)行。
本發(fā)明的其他特征和優(yōu)點(diǎn)會(huì)在實(shí)施例說(shuō)明中有詳細(xì)的介紹，當(dāng)然本發(fā)明真正的權(quán)利范圍是由所附申請(qǐng)專利范圍所定義。


圖1至圖7為習(xí)知快閃存儲(chǔ)器的制程剖面圖；圖8為圖1至圖7存儲(chǔ)器的俯視圖；圖9A為根據(jù)本發(fā)明存儲(chǔ)器實(shí)施例的俯視圖；圖9B和圖9C為圖9A存儲(chǔ)器的剖面圖；圖10A為圖9A存儲(chǔ)器的電路圖；圖10B為圖9A存儲(chǔ)器的俯視圖；圖11和圖12A為圖9A存儲(chǔ)器的制程剖面圖；圖12B為圖12A結(jié)構(gòu)的俯視圖；圖13至圖15為圖9A存儲(chǔ)器的制程剖面圖；圖16為圖9A存儲(chǔ)器于制程中的透視圖；圖17A至圖22B為圖9A存儲(chǔ)器的制程剖面圖；
圖22C為圖22A和圖22B結(jié)構(gòu)的俯視圖；圖23A至圖24C為本發(fā)明存儲(chǔ)器實(shí)施例于制程中的剖面圖；圖25至圖26C為本發(fā)明存儲(chǔ)器實(shí)施例的剖面圖；圖27至圖29為本發(fā)明存儲(chǔ)器實(shí)施例的俯視圖；圖30A和圖30B為本發(fā)明存儲(chǔ)器實(shí)施例的剖面圖；圖30C顯示本發(fā)明存儲(chǔ)器實(shí)施例的掩膜布局；圖31A至圖33B為本發(fā)明存儲(chǔ)器實(shí)施例的剖面圖；圖34為本發(fā)明存儲(chǔ)器實(shí)施例的俯視圖；圖35和圖36為圖34存儲(chǔ)器的制程剖面圖；圖37和圖38為圖34存儲(chǔ)器于制程中的俯視39至圖41為圖34存儲(chǔ)器的制程剖面圖；圖42為本發(fā)明存儲(chǔ)器實(shí)施例于制程中的俯視圖；圖43為用于本發(fā)明存儲(chǔ)器實(shí)施例的電壓產(chǎn)生器的方塊圖；圖44至圖61為本發(fā)明存儲(chǔ)器實(shí)施例的制程剖面圖。
圖號(hào)說(shuō)明98、1010、1810、2901、2903、3003絕緣層98.1、98.3、1510、1810、2710、4408、4410二氧化矽層98.2、720、903、1203、2607氮化矽層103源極線108穿隧氧化層(可為二氧化矽層)110半導(dǎo)體結(jié)構(gòu)113介電層120記憶胞元120S選擇電晶體120F浮動(dòng)閘電晶體
124浮動(dòng)閘(由復(fù)晶矽形成，為配合圖示說(shuō)明，在某些時(shí)候會(huì)稱為復(fù)晶矽層，或是浮動(dòng)閘線)128控制閘(為配合圖示說(shuō)明，在某些時(shí)候稱為控制閘線)128.1復(fù)晶矽層128.2矽化鎢層128A部分130位元線133源極/漏極區(qū)域134、312位元線區(qū)域138位元線接觸區(qū)域141虛置結(jié)構(gòu)144源極線144C、29003C接觸開(kāi)口150基板區(qū)域520字元線(由復(fù)晶矽形成，為配合圖示說(shuō)明，在某些時(shí)候會(huì)稱為復(fù)晶矽層，或是選擇閘)520E橫向凸起710包含浮動(dòng)閘與控制閘的堆疊結(jié)構(gòu)(或稱為列結(jié)構(gòu))901記憶陣列904、1014、1710、2501、2810、4501、4601、4801光阻掩膜905基板910隔離溝槽1103、1105N-區(qū)域1107、2709區(qū)域1603周邊區(qū)域1810柵極氧化層
2110、2401植入2605導(dǎo)電材料2701、3010間隙2703.1、2703.2記憶陣列區(qū)段2903金屬帶3301矽化層4201電壓產(chǎn)生器4402、4404、4406、4404D主動(dòng)區(qū)域具體實(shí)施方式
有關(guān)較佳實(shí)施例的敘述是說(shuō)明而非限制之用，除非文中有特別的指明，不然本發(fā)明并不受限于任何的特殊尺寸、材料、程序步驟、摻雜物、摻雜濃度、結(jié)晶位向、各層厚度、布局、或其他元件特征。
圖9A是自對(duì)準(zhǔn)三閘記憶胞元120的快閃記憶陳列的俯視圖，圖9B為沿著圖9A的線9B-9B切開(kāi)的剖面圖，圖9C為沿著圖9A的線9C-9C切開(kāi)的剖面圖，圖10A是陣列的電路圖，圖10B是說(shuō)明其他新增特征的俯視圖。
圖中的位元線(bit lines)130是橫向延伸的，位元線130是由位于記憶胞元120上方的導(dǎo)電層(如鋁或鎢，沒(méi)有畫出)所形成，位元線130與記憶胞元120的位元線區(qū)域134在位元線接觸區(qū)域138中接觸，源極線(source lines)144是縱向延伸于相鄰的列結(jié)構(gòu)710間，每一個(gè)列結(jié)構(gòu)710包含一條縱向的控制閘線(control gate Line)128，做為每一列記憶胞元的控制閘，在本實(shí)施例中的控制閘線128是由復(fù)晶矽層128.1和矽化鎢層128.2所組成，復(fù)晶矽浮動(dòng)閘124位于控制閘128的下方，每一個(gè)浮動(dòng)閘位于相鄰的隔離溝槽910閘，溝槽910則是橫向位于位元線130間。
每一個(gè)列結(jié)構(gòu)710都是自對(duì)準(zhǔn)堆疊。
字元線520(如摻雜復(fù)晶矽層)與位元線130垂直(或呈一特別的角度)，每一條字元線520可做為一列記憶胞元的選擇閘，每一字元線520是在對(duì)應(yīng)堆疊結(jié)構(gòu)710的側(cè)壁上形成的自對(duì)準(zhǔn)間壁，字元線520借由氧化矽間壁903及二氧化矽層1510與相鄰的控制閘128和浮動(dòng)閘124分開(kāi)，而903和1510層只不需要掩膜即可生成。
如圖10A所示，每一列的記憶胞元在相鄰的兩個(gè)位元線130間有兩個(gè)胞元120，其中每一記憶列有一條控制閘線128和一條字元線520，兩個(gè)相鄰的記憶列共享一條源極線144，在每一個(gè)記憶胞元120中，一個(gè)NMOS選擇電晶體120s和一個(gè)浮動(dòng)閘電晶體120F串連，選擇電晶體120s的柵極由字元線520提供，而浮動(dòng)閘電晶體120F的控制閘則由控制閘線128所提供。
我們可以借由從浮動(dòng)閘124經(jīng)二氧化矽層108到源極線144或基板區(qū)域150的Fowler-Nordheim電子穿隧以抹除每一個(gè)胞元(區(qū)域150包括記憶胞元的通道區(qū)域)，而借由源極端的熱電子注入可使胞元程式化，這個(gè)名詞“源極端熱電子注入”是假設(shè)胞元的位元線區(qū)域134是“源極”，在另一情況下，如果這個(gè)區(qū)域是漏極，則源極線區(qū)域144就是源極，區(qū)域134和144可被稱為源極/漏極區(qū)域，我們不用特別的術(shù)語(yǔ)來(lái)限定本發(fā)明。
存儲(chǔ)器是形成于矽基板905的獨(dú)立P型區(qū)域150的內(nèi)部及上方(如圖11所示)，矽基板905是由單晶矽或其他半導(dǎo)體材料所形成，在某些實(shí)施例中，基板905的頂面有一晶向<100>，這個(gè)基板以硼摻雜，濃度為2E15到2E16atom/cm3。
上述區(qū)域150的生成方法如下在基板905內(nèi)以離子植入法經(jīng)由掩膜開(kāi)口植入N型摻雜物，以形成N-區(qū)域1103，可以隔離區(qū)域150與下方結(jié)構(gòu)，舉個(gè)例子，以1.5MeV的能量及1.0E13atom/cm2的劑量植入磷。
在一個(gè)單獨(dú)的離子植入步驟或一連串的離子植入步驟中，使用另外的掩膜(沒(méi)有畫出)植入N型摻雜物以形成N-區(qū)域1105，N-區(qū)域1105將區(qū)域150完全包圍起來(lái)，在某些實(shí)施例中，這個(gè)步驟可以同時(shí)制造出N井(沒(méi)有畫出)，在其內(nèi)將會(huì)形成周邊電路的周邊PMOS電晶體，這類電路有感測(cè)放大器、輸入/輸出驅(qū)動(dòng)器、解碼器、電壓產(chǎn)生器等等，在CMOS技術(shù)中，制造出這類N井是已知的技術(shù)。
當(dāng)存儲(chǔ)器運(yùn)作時(shí)，N-區(qū)域1103和1105的電壓與基板區(qū)域150的電壓相同或更高，下表1顯示區(qū)域150的參考電壓，基板905的區(qū)域1107的電壓則與區(qū)域1103和1105的電壓相同或更低，在某些實(shí)施例中，使區(qū)域150、1103、1105接在一起形成短路，另外使區(qū)域1107接地。
本發(fā)明沒(méi)有特別限定區(qū)域150的隔離技術(shù)，也不限定是具有獨(dú)立基板區(qū)域的存儲(chǔ)器。
如圖12A所示，在基板區(qū)域150的頂面以熱氧化法生成二氧化矽層(或稱為穿隧氧化層，以下有時(shí)簡(jiǎn)稱為氧化層)108，在某些實(shí)施例中，是約800℃的干式氧化法成長(zhǎng)厚9um的氧化層。
接著，在氧化層108頂面形成復(fù)晶矽層124，在某些實(shí)施例中，是以低壓化學(xué)氣相沉積法(low pressure chemical vapor deposition，LPCVD)沉積一層厚120um的復(fù)晶矽層124，在沉積當(dāng)時(shí)或之后進(jìn)行輕度摻雜(N型)，上述復(fù)晶矽層124將可做為浮動(dòng)閘，或者可以做為周邊電路的其他電路元件，這類元件有內(nèi)連線、電晶體柵極、電阻器、電容板等等。
在復(fù)晶矽層124的頂面繼續(xù)沉積一氮化矽層1203，在某些實(shí)施例中，是以低壓化學(xué)氣相沉積法沉積一層厚120nm的氮化物，如果需要的話，也可以在沉積氮化物之前先在復(fù)晶矽層124上方形成一層二氧化矽層(沒(méi)有畫出)如此可減低應(yīng)力。
然后在氮化矽層1203上方以微影技術(shù)形成光阻掩膜904，并從掩膜開(kāi)口蝕刻氮化矽層1203和復(fù)晶矽層124，借此形成與位元線同方向穿過(guò)記憶陣列的長(zhǎng)條(strip)，在圖12B的俯視圖中，“BL”軸指向位元線的方向，而“WL”軸指向字元線的方向，在某些實(shí)施例中，是以反應(yīng)性離子蝕刻法(reactive ion etching process，RIE)蝕刻復(fù)晶矽層124和氮化矽層1203。
就算光阻掩膜904沒(méi)有對(duì)準(zhǔn)也不會(huì)影響胞元幾何形狀，即使需要調(diào)整，也只需要調(diào)整在陣列邊緣和周邊區(qū)域(周邊電路所在的區(qū)域)的部分。
蝕刻復(fù)晶矽層124之后，從光阻掩膜904的開(kāi)口蝕刻氧化層108和基板區(qū)域150，以形成隔離溝槽910(如圖13所示)，周邊電路(沒(méi)有畫出)的隔離溝槽也是在此步驟形成，蝕刻方式則可選擇反應(yīng)性離子蝕刻法，溝槽深度約為0.25nm。
然后移除光阻掩膜904。
在這里只要提到利用掩膜蝕刻兩層或多層結(jié)構(gòu)，除非特別提到，不然就是利用這個(gè)掩膜只會(huì)蝕刻最上層，當(dāng)最上層被蝕刻掉之后，移除掩膜，然后再以保留下的最上層做為掩膜，蝕刻剩下的層，或者是根本不需要掩膜，舉例來(lái)說(shuō)，蝕刻氮化矽層1203后，移除先阻掩膜904，然后以氮化矽層1203當(dāng)作掩膜，蝕刻底下的復(fù)晶矽層124、氧化層108、基板150，可能有部分的氮化矽層1203同時(shí)被蝕刻，但不是完全移除。
以溝槽絕緣材料填充溝槽910以形成一絕緣層1010并覆蓋晶圓(如圖13所示)，在某些實(shí)施例中，絕緣層1010可由下列方法生成在溝槽910的裸露表面上方以已知的快速熱氧化法(rapid termal oxide，RTO)生成一層厚13.5um的一氧化矽層，然后再使用高密度電漿(highdensity plasma，HDP)化學(xué)氣相沉積法(chemical vapor deposition，CVD)沉積一層厚480nm的二氧化矽層。
接著利用化學(xué)機(jī)械研磨法(CMP)及/或一些全面性蝕刻制程(blanketetch process)蝕刻去除部分絕緣層1010，直到裸露出氮化矽層1203為止(如圖14所示)，其中氮化矽層1203在這個(gè)步驟中是做為蝕刻停止層。然后移除氮化矽層1203(如以濕蝕刻方式)，或者是把絕緣層1010也蝕刻掉，這可以利用定時(shí)濕蝕刻(timed wet etch)，最后的結(jié)構(gòu)會(huì)如圖15所示，有一平坦的上部結(jié)構(gòu)，又或者是蝕刻絕緣層1010可以露出復(fù)晶矽層124的側(cè)壁，這會(huì)改善記憶胞元的效率，我們將于后文說(shuō)明。
接著，形成絕緣層98(如圖9B與圖9C所示)在某些實(shí)施例中，絕緣層98是氧氮氧化物(oxide-nitride-oxide，ONO)結(jié)構(gòu)，其形成方法為首先，在復(fù)晶矽層124上方以干式氧化法于800℃或較低溫度下加熱形成二氧化矽層98.1(如圖1 6所示)，二氧化矽層98.1的參考厚度為6um，然后以低壓化學(xué)氣相沉積法沉積一層厚4um的氮化矽層98.2，接著以濕式氧化法在低于850℃的溫度下加熱形成氧化矽層98.3。
在圖16中，二氧化矽層98.3同時(shí)做為周邊電晶體的柵極絕緣層，在形成二氧化矽層98.3之前，先在記憶陣列上形成光阻掩膜(沒(méi)有畫出)，掩膜沒(méi)有覆蓋周邊區(qū)域1603，蝕刻掉周邊區(qū)域1603的98.2、98.1、124、108各層以裸露出基板905，然后移除掩膜，氧化晶圓以生成二氧化矽層98.3，在周邊區(qū)域1603的二氧化矽層98.3的參考厚度為24nm，而在存儲(chǔ)器區(qū)域氮化矽層98.2上方的一氧化矽層98.3則為1nm厚，在氮化矽層98.2上面的一氧化矽層98.3比較薄，這是因?yàn)槎趸诘锷厦娴某砷L(zhǎng)速率比在矽基板905上面要慢。
在絕緣層98上方形成復(fù)晶矽層128.1，在某些實(shí)施例中，以低壓化學(xué)氣相沉積法沉積一層厚80um的復(fù)晶矽層128.1，在沉積當(dāng)時(shí)或之后以N+或P+摻雜，然后沉積矽化鎢層128.2，其參考厚度為50nm，矽化鎢層128.2可以化學(xué)氣相沉積法形成，接著在晶圓上方沉積氨化矽層720，氮化層720可以由低壓化學(xué)氣相沉積法形成，厚度約為160um。
在某些實(shí)施例中，復(fù)晶矽層128.1和矽化鎢層128.2的其中一層可以省略，或由其他材料取代。
接著，在氮化矽層720表面形成光阻，微影圖案化光阻形成長(zhǎng)條，其與記憶陣列上的字元線同向，此光阻掩膜1014將用來(lái)形成堆疊結(jié)構(gòu)710，光阻掩膜1014也可以圖案化周邊區(qū)域1603的周邊電晶體柵極128.1、128.2、氮化矽層720，光阻掩膜1014的沒(méi)有對(duì)準(zhǔn)并不會(huì)改變記憶胞元的幾何結(jié)構(gòu)，只需調(diào)整記憶陣列的邊界及周邊區(qū)域即可。
蝕刻720、128(即128.1和128.2)、98各層以定義堆疊結(jié)構(gòu)710，可利用的蝕刻方式有非等向反應(yīng)性離子蝕刻法，然后去除先阻掩膜1014，在周邊區(qū)域1603上方再形成另一個(gè)光阻掩膜(沒(méi)有畫出)，以氮化矽層720為掩膜蝕刻底下的的復(fù)晶矽層124和氧化層108，光阻會(huì)保護(hù)周邊主動(dòng)區(qū)域的矽基板905，然后剝除光阻，圖17A和圖17B顯示生成的記憶陣列剖面圖，其剖面與位元線平行，這些剖面分別沿著圖16的箭頭17A和17B取得，圖17B中的剖面是沿著溝槽910切下，圖17A的剖面則是沿著相鄰溝槽間的位置切下。
同樣地，圖18A、圖19A、圖20A、圖21A、圖22A、圖23A、圖24A、圖31A、圖32A、圖33A的剖面是沿著相鄰溝槽間的位置切下，而圖18B、圖19B、圖20B、圖21B、圖22B、圖23B、圖24B、圖31B、圖32B、圖33B的剖面則是沿著溝槽910切下。
在某些實(shí)施例中，并沒(méi)有用復(fù)晶矽層128.1及矽化鎢層128.2來(lái)形成周邊電晶體柵極，周邊電晶體柵極是由之后沉積的復(fù)晶矽層所形成，字元線也是由復(fù)晶矽層所形成的。這個(gè)實(shí)施例省略了在形成二氧化矽層98.3前先蝕刻98.2、98.1、124、108各層的步驟，而在蝕刻時(shí)以掩膜保護(hù)記憶陣列的步驟也省略了，當(dāng)形成光阻掩膜1014時(shí)，周邊主動(dòng)區(qū)域上方已有108、124、98、128、720各層，就是蓋住記憶陣列主動(dòng)區(qū)域的那些層，同時(shí)蝕刻在周邊區(qū)域及記憶陣列區(qū)域的這些層，如此蝕刻完二氧化矽層98.3之后不需要?jiǎng)兂庾柩谀?014，而上述在蝕刻復(fù)晶矽層124時(shí)用于保護(hù)周邊主動(dòng)區(qū)域的掩膜則可以省略。
氧化結(jié)構(gòu)(如在1080℃的氧氣氛圍下以快速熱氧化法進(jìn)行)，如此，會(huì)在基板區(qū)域150的裸露表面形成厚5um的二氧化矽層1510(如圖18A和圖18B所示)，這個(gè)步驟會(huì)同時(shí)讓氧化露出的復(fù)晶矽層124和128.1，在復(fù)晶矽側(cè)壁的一氧化矽層1510有8nm的水平厚度。
以低壓化學(xué)氣相沉積法沉積一層厚20um的薄氮化矽層903(如圖19A和圖19B所示)，不需掩膜，非等向性蝕刻上述氮化矽層903即可以在堆疊結(jié)構(gòu)710的側(cè)壁上形成間壁。
這個(gè)蝕刻步驟同時(shí)會(huì)移除暴露在外的二氧化矽層1510，以干式氧化法在低于800℃的溫度下重新在基板區(qū)域150上方成長(zhǎng)一二氧化矽層1810，這個(gè)在圖19A中標(biāo)為1810的二氧化矽層將提供選擇電晶體的柵極絕緣層，此二氧化矽層1810的參考厚度為5nm。
在某些實(shí)施例中，可以省略形成氮化矽層903或二氧化矽層1510的步驟。
接著，形成復(fù)晶矽層520(如圖20A、圖20B、圖21A、圖21B所示)，在某些實(shí)施例中，以低壓化學(xué)氣相沉積法沉積一層厚300um的復(fù)晶矽層520，沉積當(dāng)時(shí)或之后進(jìn)行重度摻雜(N+或P+)，對(duì)上述復(fù)晶矽層520進(jìn)行全面性非等向性蝕刻(如反應(yīng)性離子蝕刻法)，好在堆疊結(jié)構(gòu)710的側(cè)壁上形成間壁，我們可以借由調(diào)整氮化矽層720及復(fù)晶矽層520的垂直厚度來(lái)控制所形成的復(fù)晶矽間壁的寬度。
實(shí)施例中的堆疊結(jié)構(gòu)710兩端側(cè)壁上都有復(fù)晶矽間壁520，在某些實(shí)施例中，源極線144很窄，以致于復(fù)晶矽層520會(huì)填滿源極線上方堆疊結(jié)構(gòu)710間的間隙，而不會(huì)在靠近源極線那一端的堆疊側(cè)壁上形成間壁。
除了可做為選擇柵極之外，復(fù)晶矽層520還可以做為內(nèi)連線、電晶體柵極等其他周邊電路的電路元件，為了這個(gè)目的，在蝕刻復(fù)晶矽層520之前可以先在周邊區(qū)域形成掩膜，而在記憶胞元上方則不需要這種掩膜。
在部分復(fù)晶矽層520的上方利用微影形成光阻掩膜1710(圖21A和圖21B所示)，這部分的復(fù)晶矽層520將形成字元線，光阻掩膜1710也可以覆蓋部分或全部的周邊區(qū)域，形成字元線方向的長(zhǎng)條，每一長(zhǎng)條與相鄰源極線144間的兩個(gè)相鄰堆疊結(jié)構(gòu)710重疊，并蓋住位元線區(qū)域134，而源極線144則沒(méi)有被光阻掩膜1710蓋住。
光阻掩膜1710的縱向邊緣可以位在堆疊結(jié)構(gòu)710上的任一位置，因此只要掩膜對(duì)準(zhǔn)的誤差小于堆疊結(jié)構(gòu)710寬度的一半即可，我們對(duì)于位置的要求并不那么嚴(yán)格。在某些實(shí)施例中，最小的特征尺寸是0.14mm，掩膜對(duì)準(zhǔn)的容許誤差是0.07mm，每一個(gè)堆疊結(jié)構(gòu)710的寬度是0.14mm，即兩倍的對(duì)準(zhǔn)公差。
蝕刻每一堆疊結(jié)構(gòu)710靠近源極線那一側(cè)的復(fù)晶矽層520(如圖22A和圖22B所示)，保留每一堆疊結(jié)構(gòu)710靠近位元線那一側(cè)的復(fù)晶矽間壁520。
蝕刻掉復(fù)晶矽層520之后，保留光阻掩膜1710，做為N型摻雜物(如磷)植入晶圓之用，如圖22A中箭頭2110所比的方向，重度摻雜(N+)源極線144，這是讓源極線帶有高電壓供抹除及/或程式化操作電壓的“深”植入，當(dāng)摻雜物向側(cè)邊擴(kuò)散，深植入可在已摻雜源極線及浮動(dòng)閘124間形成適當(dāng)?shù)闹丿B。
在某些實(shí)施例中，摻雜物不會(huì)穿透絕緣層1010，所以這個(gè)步驟不會(huì)有摻雜溝槽910的底部的情形發(fā)生(如圖22B所示)，這個(gè)步驟摻雜的源極線區(qū)域在圖22C中被標(biāo)示成“144.0”，不管摻雜物是否會(huì)穿透絕緣層1010，絕緣層1010都會(huì)避免摻雜物接近或到達(dá)N-區(qū)域1103(如圖11所示)，因此可避免在源極線144和N-區(qū)域1103間有高漏電流或短路的情形發(fā)生。在某些實(shí)施例中，在制程結(jié)束后(即加熱步驟后)，N-區(qū)域1103的上表面離區(qū)域150的基板905上表面大約為1mm，溝槽910深度是0.25mm。
植入之后，留下光阻掩膜1710，而露出的絕緣層1010已經(jīng)完全或部分自位于源極線144的溝槽910移除(如圖23B所示)，氮化矽層903和二氧化層1510會(huì)保護(hù)124和128兩層的側(cè)壁不致露出，蝕刻方式可以是非等向性蝕刻，如反應(yīng)性離子蝕刻。在此步驟中一同時(shí)蝕刻去除位于源極線144頂面的二氧化矽層1810(如圖23A所示)。
然后移除掩膜1710，并進(jìn)行全面性N+植入2401以摻雜位元線區(qū)域134及源極線144(如圖24A、圖24B、圖9B、圖9C所示)，堆疊結(jié)構(gòu)710和復(fù)晶矽層520在進(jìn)行植入時(shí)遮住基板。在某些實(shí)施例中，植入程序步驟包括在垂直軸(垂直晶圓的軸)的非零角度方向進(jìn)行離子植入，以摻雜溝槽側(cè)壁，在某些實(shí)施例中，角度為7°、8°或30°，摻雜物可以是砷。
上述這種植入并不會(huì)穿透靠近位元線區(qū)域134的絕緣層1010，所以位元線區(qū)域不會(huì)形成短路。
接下來(lái)可以利用已知的技術(shù)完成存儲(chǔ)器的制造，像是可以沉積絕緣層(沒(méi)有畫出)、形成接觸開(kāi)口138(如圖9A所示)、沉積并圖案化導(dǎo)電材料以形成位元線和其他必須部分。
如前面有關(guān)圖15的說(shuō)明，在研磨絕緣層1010之后，可以將其蝕刻以曝露出復(fù)晶矽層124的側(cè)壁，圖24C說(shuō)明此實(shí)施例，此圖為存儲(chǔ)器沿著字元線穿過(guò)控制閘128的記憶陣列剖面圖，控制閘128包括靠近浮動(dòng)閘124側(cè)壁的部分128A，如此可改善控制閘128和浮動(dòng)閘124間的電容耦合。在某些實(shí)施例中。復(fù)晶矽層124厚120nm、寬140nm，如果復(fù)晶矽層124的上表面大約在絕緣層1010上表面的上方60um，那麼就可大為改善控制閘128和浮動(dòng)閘124間的耦合情況。
特別需要注意的是，本發(fā)明中位元線方向的浮動(dòng)閘124自對(duì)準(zhǔn)主動(dòng)區(qū)域，字元線方向的控制閘128則自對(duì)準(zhǔn)浮動(dòng)閘124，然后選擇閘(字元線)520則自對(duì)準(zhǔn)控制閘128。其實(shí)施方法就是利用淺溝槽隔離技術(shù)，以浮動(dòng)開(kāi)124定義主動(dòng)區(qū)域(或是直接以主動(dòng)區(qū)域掩膜同時(shí)定義浮動(dòng)閘124與主動(dòng)區(qū)域)，如此浮動(dòng)閘124即自對(duì)準(zhǔn)主動(dòng)區(qū)域；接著利用浮動(dòng)閘124上方的控制閘128定義浮動(dòng)閘124(或是定義控制閘128上方的厚絕緣層時(shí)也跟著同時(shí)定義浮動(dòng)閘124與控制閘128)，如此控制閘128且自對(duì)準(zhǔn)浮動(dòng)閘124；最后生成選擇閘520(間壁)，因?yàn)檫x擇閘520會(huì)沿著控制閘128上方的厚絕緣層生成，亦即字元線方向的選擇閘520同時(shí)也自對(duì)準(zhǔn)厚絕緣層下方的控制閘128。
利用多次的自對(duì)準(zhǔn)步驟，不僅可以有效減少存儲(chǔ)器的尺寸，還可以確保各胞元的導(dǎo)電度，雖然選擇閘520與控制閘128間的未對(duì)準(zhǔn)并不會(huì)改變記憶胞元的導(dǎo)電度，但是因?yàn)檫x擇閘520與浮動(dòng)閘124間的通道長(zhǎng)度決定了記憶胞元的導(dǎo)電度，所以選擇閘520與浮動(dòng)閘124間的未對(duì)準(zhǔn)是會(huì)影響到記憶胞元的導(dǎo)電度，跟著改變?cè)O(shè)計(jì)元件的電性，利用本發(fā)明的制程即可有效改善這類偏差。
在某些實(shí)施例中，周邊電晶體的柵極是由復(fù)晶矽層520所形成，而不是由128層所形成，前面有關(guān)圖16的部分已提過(guò)，如此就不需要在沉積控制閘層128之前先遮住記憶陣列，并從周邊區(qū)域1603移除復(fù)晶矽層124和98.2、98.1、108各層。在以復(fù)晶矽層520形成周邊電晶體柵極的實(shí)施例中，光阻掩膜1014并不會(huì)覆蓋周邊區(qū)域1603，或是至少不會(huì)覆蓋周邊電晶體柵極將形成的區(qū)域，因此，當(dāng)定義堆疊結(jié)構(gòu)710時(shí)，會(huì)蝕刻掉周邊區(qū)域或至少周邊電晶體柵極區(qū)域的108、124、98、128、720各層，露出周邊主動(dòng)區(qū)域的基板905。
然后如上述方式處理晶圓(如圖17A至圖19B所示)，二氧化矽層1810將形成周邊電晶體的柵極絕緣層。
如上所述沉積復(fù)晶矽層520，出來(lái)的結(jié)構(gòu)如圖25所示，在非等向性蝕刻復(fù)晶矽層520之前，先在要形成周邊電晶體柵極及其他元件(如內(nèi)連線、電阻器等等)的周邊區(qū)域上方形成光阻掩膜2501，然后非等向性蝕刻復(fù)晶矽520，接著移除光阻掩膜2501，移除光阻掩膜2501之后的周邊區(qū)域剖面圖如圖26A所示，記憶陣列的剖面圖則如圖20A和圖20B所示在某些實(shí)施例中，由下列步驟可以降低周邊電晶體柵極的電阻，當(dāng)沉積復(fù)晶矽層520之后(如圖25所示)，在復(fù)晶矽層520上方形成一層矽化鎢或其他低電阻材料層(沒(méi)有畫出)，然后在周邊區(qū)域上方形成光阻掩膜2501，蝕刻去除復(fù)晶矽層520上未被光阻掩膜2501覆蓋的矽化鎢或其他材料層，接著對(duì)復(fù)晶矽層520進(jìn)行非等向性蝕刻，以形成間壁(如圖20A和圖20B所示)，并定義周邊電晶體柵極和其他周邊元件，然后移除光阻掩膜2501，如此矽化鎢或其他導(dǎo)電材料2605就會(huì)覆蓋周邊區(qū)域的復(fù)晶矽層520(如圖26B所示)，如果導(dǎo)電材料2605和復(fù)晶矽層被同時(shí)蝕刻，則記憶陣列的復(fù)晶矽層520上方也可能留下一些導(dǎo)電材料2605。
從源極線移除復(fù)晶矽層520的當(dāng)時(shí)，光阻掩膜1710(如圖11A所示)會(huì)保護(hù)周邊主動(dòng)區(qū)域。
在某些實(shí)施例中，于形成光阻掩膜2501之前，先在復(fù)晶矽層520上方沉積一層氮化矽層2607(如圖26C所示)，如果導(dǎo)電材料2605是用于降低周邊電晶體柵極的電阻，則將氮化矽層2607沉積在導(dǎo)電材料2605上方，然后如上所述在周邊電晶體柵極的上方形成光阻掩膜2501，蝕刻未被覆蓋區(qū)域的氮化矽層，根據(jù)圖25、圖26A、圖26B的方式處理晶圓，圖26C是周邊區(qū)域具有導(dǎo)電材料2605的實(shí)施例的剖面圖。在稍后對(duì)結(jié)構(gòu)進(jìn)行化學(xué)機(jī)械研磨時(shí)，氮化矽層720和2607會(huì)做為蝕刻停止層，在圖24A和圖24B的階段時(shí)(即摻雜源極線和位元線之后)，當(dāng)結(jié)構(gòu)被絕緣材料(如氣相沉積氧化物(vapor deposited oxide(vapox)，沒(méi)有畫出)覆蓋后，進(jìn)行化學(xué)機(jī)械研磨可以平坦化晶圓。在某些實(shí)施例中，絕緣層是做為晶圓切割或封裝前的最后一層保護(hù)層，而在某些實(shí)施例中，絕緣層的材料可以是摻雜或未摻雜二氧化矽層，如硼磷矽玻璃(borophosphosilicate glass，BPSG)，還可以使用其他的材料。
在某些實(shí)施例中，一些周邊電晶體柵極或其他元件是由128層所形成，其他的周邊柵極或元件則是由復(fù)晶矽層520所形成，后面將根據(jù)圖44至圖50說(shuō)明一個(gè)這種實(shí)施例。
要降低復(fù)晶矽層(字元線)520的電阻，可以利用金屬帶，每一條金屬帶位于一條字元線上，并以一定的周期間隔與字元線接觸(如每128行)，因?yàn)樽衷€520是窄的間壁，即使有小凸起與金屬帶接觸仍具有低電阻，光阻掩膜2501可以用來(lái)形成這種凸起。圖27為這個(gè)實(shí)施例的俯視圖，顯示利用非等向性蝕刻復(fù)晶矽層520形成間壁之后，記憶陣列被截?cái)喽幸婚g隙2701，間隙2701與位元線同向，如此制造出將形成字元線凸起的空間，間隙2701可以供溝槽910使用，記憶陣列區(qū)段2703.1位于間隙的一側(cè)(圖27看來(lái)是位于間隙上方)，而記憶陣列區(qū)段2703.2則依于間隙下方，字元線520和堆疊結(jié)構(gòu)710不間斷的跨過(guò)區(qū)段2703.1和2703.2和間隙，在進(jìn)行蝕刻形成間壁之前所形成的掩膜2501覆蓋間隙2701內(nèi)的部分復(fù)晶矽層520，圖28顯示移除光阻掩膜2501及形成光阻掩膜1710后間隙2701區(qū)域的俯視圖。
一個(gè)記憶陣列的間隙2701數(shù)目可以任意選定，舉個(gè)例子，在一個(gè)記憶陣列中可以每隔128行(位元線)就有一個(gè)間隙，當(dāng)然，一條存儲(chǔ)器也可以有任意數(shù)目的記憶陣列。
在圖27中，光阻掩膜2501包括沿著間隙延伸的長(zhǎng)條，光阻掩膜2501在相鄰字元線520間的區(qū)域2709被截?cái)?，如此可蝕刻字元線閘的復(fù)晶矽層520，因此可避免相鄰字元線間形成短路，光阻掩膜2501在源極線144上方一可斷可不斷，在源極線上方的光阻掩膜不需中斷，這是困為蝕刻源極線區(qū)域的復(fù)晶矽層520是利用光阻掩膜1710(如圖28所示)。
光阻掩膜2501也可以覆蓋周邊電晶體柵極及其他周邊元件，如同上面有關(guān)圖25的敘述。
光阻掩膜1710(如圖28所示)可以與上面有關(guān)圖21A到圖23B所敘述的光阻掩膜有相同的幾何外型，也可以有上述同樣的用途，即蝕刻源極線144的復(fù)晶矽層520、對(duì)源極線進(jìn)行深植入2110、蝕刻溝槽的絕緣層1010，圖29顯示已蝕刻源極線的復(fù)晶矽層520，每一復(fù)晶矽(字元線)520在間隙2701內(nèi)有橫向凸起520E。
然后參考先前的圖22A至圖26C處理晶圓，如果絕緣層1010是參考圖23B的方式進(jìn)行蝕刻，則完全或部分移除位于源極線144的間隙2701內(nèi)的絕緣層1010，同時(shí)摻雜記憶陣列中間隙內(nèi)的溝槽底部及側(cè)壁，如此，源極線144會(huì)穿過(guò)間隙而不間斷。
圖30A顯示位于較后段制程的存儲(chǔ)器間隙2701內(nèi)部的剖面圖，在記憶胞元上方已形成絕緣層2901，每一金屬帶2903位于對(duì)應(yīng)字元線520的上方，并在閘隙2701內(nèi)經(jīng)由絕緣層2901的開(kāi)口2903C與字元線520接觸。在圖30A中，復(fù)晶矽層520的上表面與控控閘128上方氮化矽層720的上表面同高，這是因?yàn)閺?fù)晶矽層520已經(jīng)過(guò)化學(xué)機(jī)械研磨法處理，碰到氮化矽層時(shí)停止。具體而言，絕緣層2901由復(fù)數(shù)層所組成的，有些層是在圖24A和圖24B的步驟后沉積，再經(jīng)過(guò)化學(xué)機(jī)械研磨處理，接著形成其他層以完成一完整的絕緣層2901。在其他實(shí)施例中復(fù)晶矽層520與氮化矽層重疊。
在某些實(shí)施例中，隔離溝槽910并沒(méi)有用掉整個(gè)間隙2701的寬度(即圖28和圖29的重直尺寸)，復(fù)合層隔離溝槽可以位于間隙內(nèi)，或是間隙內(nèi)也可以沒(méi)有任何溝槽。
圖30B和圖30C分別是另一實(shí)施例的存儲(chǔ)器剖面與掩膜布局圖，圖30c顯示光阻掩膜904、1014、2501(請(qǐng)同時(shí)參考圖12A、圖12B、圖16、圖27)，位元線接觸138可以與復(fù)晶矽層520的接觸開(kāi)口290C同時(shí)蝕刻，也可以不同時(shí)，源極線144的接觸開(kāi)口144C也可以與位元線接觸138或復(fù)晶矽接觸2903C同時(shí)蝕刻。在某些實(shí)施例中，接觸開(kāi)口138、2903C、144C和控制閘128的接觸開(kāi)口(沒(méi)有畫出)是使用同樣的光阻掩膜同步進(jìn)行蝕刻，從掩膜開(kāi)口向下蝕刻氮化矽層720以露出控制閘，復(fù)晶矽層520的接觸開(kāi)口2903C與控制閘128不相連，以避免字元線520與控制閘128形成短路。
接觸開(kāi)口138可以使用已知的技術(shù)以N+摻雜復(fù)晶矽插塞填滿，如果因?yàn)榻佑|掩膜的沒(méi)有對(duì)準(zhǔn)使得接觸開(kāi)口138的蝕刻影響了溝槽910內(nèi)的絕緣層1010，則溝槽內(nèi)被移除的絕緣層1010就會(huì)在形成插塞時(shí)被填入N+復(fù)晶矽，復(fù)晶矽插塞可以避免金屬接觸及P摻雜基板區(qū)域150間形成短路。
在某些實(shí)施例中，相鄰的源極線144之間會(huì)形成短路，舉例而言，源極線可以四個(gè)為一組，每一組的四個(gè)源極線可以與金屬帶2903相接形成短路，金屬帶2903可以經(jīng)由記憶陣列相鄰行間的間隙3010內(nèi)開(kāi)口144C與源極線接觸，使源極線短路可以減少需要連接源極線至較高金屬層(沒(méi)有畫出)的區(qū)域，因?yàn)樗臈l源極線與較高金屬層接觸只需要一個(gè)接觸開(kāi)口(沒(méi)有畫出)，與較高金屬層的接觸也可以用來(lái)降低源極線的電阻，由較高金屬層所形成的金屬帶可以形成于源極線上方，與金屬帶2903間隔接觸，金屬帶2903與源極線在間隙3010內(nèi)開(kāi)口144C接觸，記憶陣列可以有多個(gè)間隙3010。對(duì)每一組的四源極線而言，所伴隨的八個(gè)控制閘線128也可以接在一起形成短路。
由光阻掩膜1014所定義的控制閘線128沿著源極線接觸開(kāi)口144C彎曲，如果相鄰的控制閘線128在間隙3010內(nèi)的位元線區(qū)域312中非常靠近，復(fù)晶矽層520可能會(huì)填入上述區(qū)域312中，導(dǎo)致字元線520在這些區(qū)域形成麻煩的短路，為了避免短路，可以使用光阻掩膜1710(圖28)移除間隙3010內(nèi)的復(fù)晶矽層520，這會(huì)使得字元線間壁520在間隙3010內(nèi)被截?cái)?，不過(guò)閘隙3010間的個(gè)別部分字元線會(huì)以金屬帶2903(如圖30B所示)電連接，金屬帶2903則在間隙2701內(nèi)與字元線接觸。
位于閘隙2701和3010間的記憶陣列區(qū)段2703.1和2703.2的剖面與圖24A和圖24B相似，金屬帶2903在記憶陣列區(qū)段2703.1和2703.2中，位于字元線之上，但不與其接觸。
在某些實(shí)施例中，會(huì)借由矽化源極線144以降低其電阻，舉例而言，在圖24A和圖24B的階段(即摻雜位元線區(qū)域134之前或之后)的結(jié)構(gòu)上沉積鈷或其他合適的金屬，加熱晶圓使得裸露的矽與鈷或其他金屬反應(yīng)，而形成導(dǎo)電的矽化物，然后移除未反應(yīng)的鈷或其他金屬，此矽化物便會(huì)留在源極線144和字元線520上方，上述的矽化步驟與此領(lǐng)域中已知的矽化制程(即自對(duì)準(zhǔn)矽化物)相同。
在某些實(shí)施例中，絕緣層1810可能不足以避免鈷或其他金屬與位元線區(qū)域134間形成短路，因此，字元線520是有可能會(huì)與位元線區(qū)域134形成短路，我們可利用下列方法避免這種情況當(dāng)晶圓經(jīng)過(guò)圖20A和圖20B階段的處理之后，就在沉積光阻掩膜1710之前，先沉積絕緣層3003(如圖31A和圖31B)，上述絕緣層3003的材質(zhì)可以是二氧化矽。然后如上所述的方法，依序形成光阻掩膜1710，接著移除裸露在光阻掩膜1710外邊的絕緣層3003，再將晶圓經(jīng)過(guò)圖21A至圖23B步驟的處理，具體而言就是蝕刻復(fù)晶矽層520和摻雜源極線144(即植入2110)，然后移除光阻掩膜1710，生成的結(jié)構(gòu)便如圖32A和圖32B所示。
然后再沉積一層金屬(如鈷)，加熱晶圓使得金屬與源極線區(qū)域中的矽反應(yīng)，并移除未反應(yīng)的金屬，最后，就在源極線上方形成矽化層3301(如圖33A和圖33B所示)。
在某種情況下，如果沒(méi)有完全蝕刻去除位于溝槽910內(nèi)的絕緣層1010(如圖23B所示)，則溝槽910內(nèi)的矽化物3301會(huì)被截?cái)唷?br> 接著，繼續(xù)蝕刻絕緣層3003，在位元線區(qū)域134和源極線進(jìn)行植入2401(如圖24A和圖24B所示)，或者是可以穿過(guò)絕緣層3003進(jìn)行植入，當(dāng)然絕緣層3003也可以選擇保留在存儲(chǔ)器中。
而源極線矽化技術(shù)可以與圖16的實(shí)施例(即周邊電晶體柵極是由控制閘層128所形成)一起應(yīng)用，也可以與圖25、圖26A、圖26B、圖26C的實(shí)施例(即周邊電晶體柵極是由復(fù)晶矽層520所形成)一起應(yīng)用，或者是與圖44至圖50的實(shí)施例(復(fù)晶矽層128和520都用來(lái)做為周邊電晶體柵極)一起應(yīng)用，這部分將于后面說(shuō)明，矽化技術(shù)也可以與凸起520E(如圖27至圖30所示)結(jié)合。
圖34說(shuō)明根據(jù)本發(fā)明的另一快閃記憶陣列，每一個(gè)隔離溝槽910突出于相鄰的源極線144之間，但是并不與源極線相交，我們把隔離溝槽的邊界標(biāo)示為910B。
上述這種存儲(chǔ)器的制程如下?lián)诫s基板905形成隔離區(qū)域150(如圖11所示)，然后依序形成穿隧氧化層108、復(fù)晶矽層124、氮化矽層1203、光阻掩膜904(如圖12A和圖12B所示)，圖案化氮化矽層1203和復(fù)晶矽層124，不過(guò)，這個(gè)步驟并沒(méi)有蝕刻基板區(qū)域150，穿隧氧化層108則可自行決定是否要蝕刻掉，接著移除光阻掩膜904，得到的結(jié)構(gòu)便如圖35所示。
接著，以化學(xué)氣相沉積法沉積一層厚的300nm的一氧化矽層2710(如圖36所示)，如硼磷矽玻璃，然后微影圖案化光阻掩膜2810(如圖37所示)，使成為字元線方向的長(zhǎng)條，每一長(zhǎng)條位于源極線144將形成的區(qū)域，光阻掩膜2810與存儲(chǔ)器其他元件(如控制閘128)有關(guān)(如圖38所示)，這個(gè)步驟還沒(méi)有形成控制閘128。
借由對(duì)光阻掩膜2810和氮化矽層1203的選擇比蝕刻去除光阻掩膜和氮化矽層1203所包圍的二氧化層2710和108，然后移除光阻掩膜2810，以二氧化層2710和氮化矽層1203為掩膜蝕刻基板區(qū)域150，形成長(zhǎng)方形溝槽910；或者是在蝕刻基板區(qū)域150時(shí)，可以將光阻掩膜2810留著，在這個(gè)情形下不需要沉積二氧化層2710。圖39顯示使用二氧化層2710的實(shí)施例的剖面，這個(gè)剖面是沿著圖37的線39-39切下所得到通過(guò)溝槽的平面，沒(méi)有通過(guò)溝槽的平面剖面則與圖36一樣。
然后再沉積一絕緣層1010(如圖13所示)，并以化學(xué)機(jī)械研磨法移除部分絕緣層1010(如圖14所示)，接著移除氮化矽層1203，選擇性蝕刻絕緣層1010，致使上表面成為一平坦表面。圖40B是所得結(jié)構(gòu)在平行字元線并通過(guò)溝槽的平面剖面圖，圖40A則是通過(guò)相鄰溝槽間的平面剖面圖，有些絕緣層1010可能覆蓋源極線144部分的基板區(qū)域150。源極線并沒(méi)有跨過(guò)溝槽(有些二氧化層2710可以留在復(fù)晶矽長(zhǎng)條124的側(cè)壁上，這時(shí)氧化層看起來(lái)會(huì)像是絕緣層1010的一部分)。
在某些實(shí)施例中，會(huì)蝕刻去除部分絕緣層1010，以曝露出復(fù)晶矽層124的側(cè)壁，借此改善控制閘128和浮動(dòng)閘124間的電容耦合(如圖24C所示)。
剩下的制程步驟可與前述圖16至圖33B相同，如形成絕緣層(材質(zhì)可為氧氮氧化層，ONO layer)98、控制閘層128、氮化矽層720、光阻掩膜1014等步驟(即周邊電晶體柵極可由128層或字元線層520所形成)。
然后形成二氧化矽層1510(如圖18A所示)，氮化矽間壁903和二氧化矽層1810(如圖19A所示)。
沉積并非等向性蝕刻復(fù)晶矽層520(如圖20A所示)，然后形成光阻掩膜1710(如圖21A所示)，蝕刻源極線144處的復(fù)晶矽層520(如圖22A所示)，至于源極線144處的絕緣層1010可蝕刻可不蝕刻，然后進(jìn)行植入2110，因?yàn)樵礃O線沒(méi)有與溝槽910相交，這次的植入摻雜整個(gè)長(zhǎng)條的源極線，生成的結(jié)構(gòu)與圖22A相同，圖41顯示沿著溝槽的剖面(即這個(gè)剖面圖是假設(shè)已經(jīng)蝕刻源極線處的絕緣層1010)。
如同前面有關(guān)圖24A和圖24B的說(shuō)明，移除光阻邀罩1710，進(jìn)行N型植入2401摻雜位元線區(qū)域134和源極線144，在植入2410步驟前可先蝕刻源極線處的絕緣層1010，或是在植入2110和2410步驟之間進(jìn)行蝕刻，或是在植入2410步驟后進(jìn)行，或是不要蝕刻。
在某些實(shí)施例中，圖27至圖30的凸起部分520E被當(dāng)作字元線520；在某些實(shí)施例中，如圖24A、圖31A至圖33B所示，會(huì)矽化源極線144以降低其電阻。
在圖42中，我們省略了二氧化層2710和光阻掩膜2810，隔離溝槽910如圖12A所示是由光阻掩膜904所定義，但是由于溝槽910是長(zhǎng)方形的(如圖37所示)，因此氮化矽層1203和復(fù)晶矽層124與圖37的復(fù)合層有同樣的輪廓，溝槽910與圖34至圖41的溝槽有同樣的外形，以化學(xué)機(jī)械研磨法移除源極線144上方的絕緣層1010(如圖15所示)，剩下的制程步驟就和圖37至圖41一樣，當(dāng)定義堆疊結(jié)構(gòu)710時(shí)，并同時(shí)蝕刻源極線144上方的復(fù)晶矽層124和二氧化層108，這個(gè)步驟會(huì)曝露出源極線144。
在圖9A到圖43的實(shí)施例中，是利用源極端熱電子注入法來(lái)程式化(使成為非導(dǎo)電)記憶胞元，請(qǐng)參閱W.D.Brown等人于1998年發(fā)表的《Nonvolatile Semiconductor Memory Technology》第21至23頁(yè)，下表1列出以1.8V外部電源供應(yīng)(VCC)驅(qū)動(dòng)的存儲(chǔ)器參考電壓，斜線是用來(lái)表示選擇/非選擇記憶列或行的電壓，舉個(gè)例子，在表1的“程式化”行、“位元線區(qū)域134”列，項(xiàng)目“0V/V3”表示選擇位元線是0V，而未被選擇位元線是電壓V3，我們沒(méi)有列出所有的非選擇電壓。
記憶胞元的抹除可使用從浮動(dòng)閘124到源極線144(請(qǐng)參考表1的“經(jīng)由源極線抹除扇區(qū)”行)或是到基板區(qū)域150(“經(jīng)由基板抹除扇區(qū)”)的Fowler-Nordheim穿隧，后者是比較佳的技術(shù)，因?yàn)榻档土藥c帶間(band-to-band)電流。在圖10B和圖34的快閃記憶陣列中，只能抹除整個(gè)區(qū)域(sector)，而不能抹除個(gè)別的胞元，一個(gè)區(qū)域是指一列或是數(shù)列，他們對(duì)應(yīng)的源極線144經(jīng)由電路連接形成短路，而對(duì)應(yīng)的控制閘線128也經(jīng)由電路連接形成短路。
一些實(shí)施例提供了于單一操作步驟中抹除多個(gè)區(qū)域或是整個(gè)記憶陣列的選擇，其中利用從浮動(dòng)閘124到基板區(qū)域150的Fowler-Nordheim電子穿隧以同步抹除所有待抹除的胞元，這就是表1的“晶片抹除”，區(qū)域150相對(duì)于所有的控制閘是正向偏壓，陣列抹除采用晶片抹除方式的速度會(huì)比逐列抹除方式來(lái)的快，這在測(cè)試存儲(chǔ)器時(shí)特別有用。
表1

注*在實(shí)施例中，VTN＝0.6V、ΔV1＝0.9V、ΔV2＝1.4V。
**V3是大于0V1的電壓。
***V4電壓范圍0＜V4＜VCC。
一條存儲(chǔ)器可以有多個(gè)記憶陣列，每一個(gè)記憶陣列都有自己的位元線和字元線，不同的陣列可以放在相同的基板區(qū)域150或是放在同一集成電路的不同隔離基板區(qū)域150?！熬ǔ辈僮骺梢阅ǔ谀骋粋€(gè)基板區(qū)域150上的記憶胞元，而不會(huì)抹除到在其他基板區(qū)域150的胞元。
電壓產(chǎn)生器和解碼器區(qū)塊4201(如圖43所示)會(huì)使用已知的技術(shù)因應(yīng)電源供應(yīng)電壓VCC、位址訊號(hào)“ADDR”、其他的命令/控制訊號(hào)等產(chǎn)生必須的電壓。
圖44說(shuō)明根據(jù)圖9A至圖43的存儲(chǔ)器實(shí)施例所得到不同金氧半電晶體柵極絕緣層的厚度，高速操作時(shí)需要薄的柵極絕緣層，相反地，暴露在高電壓下的電晶體則需要較厚的柵極絕緣層，同時(shí)，穿隧氧化層108也要有足夠的厚度以記憶長(zhǎng)資料。
在下面馬上要敘述中實(shí)施例中，所有的柵極絕緣層都是二氧化矽層，但這不是一定的，有關(guān)柵極絕緣層的厚度是假設(shè)VCC＝1.8V，而操作電壓如上表1所列，這些電壓僅供說(shuō)明而非用來(lái)限制本發(fā)明。
在圖44中，穿隧氧化層108厚約9um，選擇電晶體柵極氧化層1810則要比較薄(如5nm)，以提供快速運(yùn)算，但是也要夠厚，才耐得住表1中用作讀取操作的電壓3.2V(范例中VCC+ΔV2＝3.2V)。
周邊區(qū)域1603包括主動(dòng)區(qū)域4402、4404、4406，高電壓主動(dòng)區(qū)域4402是給暴露在10V到-10V電壓(請(qǐng)參閱表1)及其他高電壓下的電晶體使用，這些電晶體可能是電壓產(chǎn)生器4201(如圖43所示)的一部分，在區(qū)域4402的柵極氧化層4408上較厚，約22到25nm厚。
高速主動(dòng)區(qū)域4404是給暴露在低于VCC電壓下的電晶體使用，這些電晶體可能是位址解碼器、感測(cè)放大器、時(shí)脈訊號(hào)產(chǎn)生器、電壓產(chǎn)生器、位址及資料緩沖器及其他電路的一部分，他們的柵極氧化層4410相當(dāng)薄，約3.5nm厚。
I/O主動(dòng)區(qū)域4406是給做為切斷晶片電路介面的電晶體使用，切斷晶片電路可能在更高的電源供應(yīng)電壓下操作，如2.5V或3.3V，所以I/O電晶體必須有較厚的柵極氧化層以承受這么高的電壓，在圖44中，I/O電晶體柵極氧化層1810跟選擇電晶體柵極氧化層1810是同一層，約為5um厚。
在圖44中，區(qū)域4402和4404的電晶體柵極是由控制閘層128所形成，區(qū)域4406的I/O電晶體柵極及記憶胞元的選擇閘520(即字元線)是由復(fù)晶矽層520所形成，如圖26B和圖26C的說(shuō)明，選擇閘520之上可以有金屬層及/或氮化矽層，控制閘128可以是由復(fù)晶矽多晶矽化金屬或其他導(dǎo)電層所形成。
上述形成柵極絕緣層的制程如下生成厚9nm的穿隧氧化層108(如圖12A所示)，上述氧化層108是生成在整個(gè)晶片上(包括周邊區(qū)域1603)，然后沉積并圖案化復(fù)晶矽層124，接著形成隔離溝槽910，并以絕緣材料1010填滿溝槽910，請(qǐng)參閱圖12A至圖15、圖37、圖42及相關(guān)的文字說(shuō)明。
形成二氧化矽層98.1和氮化矽層98.2(如圖16所示)，上述這些層的參考厚度分別是1nm和5nm。
然后沉積并微影圖案化光阻掩膜4501，使其蓋住記憶陣列(如圖45所示)，蝕刻周邊區(qū)域1603的98.2、98.1、124、108各層，以曝露出基板905。
接著，移除光阻掩膜4501，在850℃或較低的溫度下氧化晶圓，如此會(huì)在主動(dòng)區(qū)域4402、4404、4406生成厚24um的二氧化矽層4408(如圖46所示)，同時(shí)，在記憶陣列主動(dòng)區(qū)域901的氮化矽層98.2上方則形成厚1nm到1.5nm的二氧化矽層98.3。
然后沉積并圖案化光阻掩膜4601，使其蓋住整個(gè)記憶陣列和高電壓主動(dòng)區(qū)域4402，主動(dòng)區(qū)域4404和4406沒(méi)有被蓋住，因此得以蝕刻主動(dòng)區(qū)域4404和4406的二氧化矽層4408。
然后移除光阻掩膜4601，一般而言，移除光阻之后的步驟通常是清潔晶圓，在此實(shí)施例中清潔步驟不太會(huì)損壞區(qū)域4402的二氧化層4408，這是因?yàn)槎趸瘜?408很厚，而薄氧化層4410(如圖44所示)因不會(huì)與光阻有接觸，所以也不會(huì)因?yàn)橐瞥庾韬蟮那鍧嵅襟E而造成損壞。
然后氧化晶圓，在主動(dòng)區(qū)域4404和4406生成厚3.5nm的二氧化矽層4410(如圖47所示)，這里可使用溫度低于850℃的干式氧化法，這個(gè)步驟使得二氧化層4408(即區(qū)域4402內(nèi))的厚度增加到約25um。
然后在晶圓上沉積控制閘層128和氧化矽層720，形成光阻掩膜1014，并利用此光阻掩膜1014定義堆疊結(jié)構(gòu)710和位于高電壓區(qū)域4402及高速區(qū)域4404的電晶體柵極，光阻掩膜1014并沒(méi)有覆蓋I/O主動(dòng)區(qū)域44406，并依序蝕刻光阻掩膜1014以曝露出底下的氮化矽層720、控制閘層128、以及98.3、98.2、98.1、4408、4410各層，其中在蝕刻過(guò)程中只要碰到陣列主動(dòng)區(qū)域901的復(fù)晶矽層124和周邊主動(dòng)區(qū)域的基板905即停止。
然后移除光阻掩膜1014，形成另一光阻掩膜4801(如圖48所示)覆蓋所有的周邊區(qū)域1603(有形成氮化矽層720的區(qū)域可以不用光阻掩膜4801)，蝕刻晶圓上未被光阻掩膜4801和氮化矽層720保護(hù)的復(fù)晶矽層124和二氧化矽層108，如此形成堆疊結(jié)構(gòu)710，然后移除光阻掩膜4801，所生成的結(jié)構(gòu)如圖49所示。
接著，繼續(xù)形成二氧化矽層1510和氮化矽層903(如圖19A和圖19B所示)，以保護(hù)堆疊結(jié)構(gòu)710的側(cè)壁，然后氧化晶圓，在記憶陣列主動(dòng)區(qū)域901的裸露基板區(qū)域150和I/O主動(dòng)區(qū)域4406的裸露基板905上方形成厚5um的二氧化矽層1810(如圖20A和圖44所示)，接著沉積并圖案化復(fù)晶矽層520，以做為I/O周邊電晶體柵極(如圖25、圖26A、圖26B、圖26C所示)。
如上所述，在進(jìn)行化學(xué)機(jī)械研磨時(shí)，主動(dòng)區(qū)域4406復(fù)晶矽層520上方的氮化矽層2607(如圖26C所示)會(huì)保護(hù)復(fù)晶矽層520，但假使如果沒(méi)有形成上述氮化矽層2607的話，也可以以圖50的方式保護(hù)復(fù)晶矽層520，其方法為先在靠近電晶體主動(dòng)區(qū)域4406的“虛置(dummy)”區(qū)域4404D形成虛置結(jié)構(gòu)，虛置區(qū)域的處理步驟與高速區(qū)域4404相同(圖44)，如此會(huì)在區(qū)域4404D形成氮化矽層720，氮化矽層720的上表面比區(qū)域4406復(fù)晶矽層520的上表面要高，當(dāng)稍后以二氧化矽(沒(méi)有畫出)覆蓋晶圖并進(jìn)行化學(xué)機(jī)械研磨時(shí)，區(qū)域4404D的氮化矽層720不會(huì)讓區(qū)域4406復(fù)晶矽層520上方的二氧化矽被移除，如此即可保護(hù)復(fù)晶矽層520。
另外，虛置區(qū)域的處理步驟也可以與高電壓區(qū)域4402相同，或者，可用不同的虛置區(qū)域圍住每一個(gè)I/O電晶體主動(dòng)區(qū)域4406，有些是利用區(qū)域4402的方式，有些則利用區(qū)域4404的方式，或提供于任一側(cè)面圍住元件的單一處置結(jié)構(gòu)。一些區(qū)域4404D可以不是虛置區(qū)域，即可以在這些區(qū)域內(nèi)形成電晶體。可以利用隔離溝槽910將區(qū)域4404D與區(qū)域4406隔開(kāi)，或者區(qū)域4404D可能部分與隔離溝槽重疊，或完全位于隔離溝槽的上方。
下面我們針對(duì)以虛置結(jié)構(gòu)保護(hù)電路元件的方式，再做進(jìn)一步的說(shuō)明。
圖51是半導(dǎo)體結(jié)構(gòu)110的剖面圖，此結(jié)構(gòu)包括半導(dǎo)體基板905、復(fù)晶矽層128和520、保護(hù)層720其材質(zhì)可為氮化矽)，介電層113。電路結(jié)構(gòu)121.1包括由復(fù)晶矽層128所形成的電路元件128.1以及由復(fù)晶矽層520所形成的電路元件520.1，在一實(shí)施例中，上述元件128.1可以是電容板或薄膜電晶體的柵極，而元件520.1可以是電容板、電晶體的源極、漏極及/或通道區(qū)域，兩者可以是不同的裝置，舉例而言，元件128.1可以是電晶體柵極，而元件520.1可以是電阻器、電容板、內(nèi)連線等。
復(fù)晶矽層520提供電路元件520.2，在圖51的實(shí)施例中，元件520.2是電晶體121.2的柵極，電晶體121.2在基板905內(nèi)有源極/漏極區(qū)域129，電晶體121.2在基板905與柵極520.2間有柵極絕緣層1810，本發(fā)明并不限制這類電晶體，元件520.2可以是電容板、電阻器、內(nèi)連線或任何其他的元件。同樣地，復(fù)晶矽層128提供電路元件128.3，在圖51中，元件128.3是電晶體121.3的柵極，電晶體121.3包括形成于基板905內(nèi)的源極/漏極區(qū)域133，柵極絕緣層4410分開(kāi)柵極128.3與基板905。
保護(hù)特征720.1和720.2是由720層所形成，在化學(xué)機(jī)械研磨介電層113時(shí)可以保護(hù)元件128.1、520.1、520.2。
至少一部分的元件128.3沒(méi)有被保護(hù)層720蓋住。
在靠近元件128.3的地方形成虛置結(jié)構(gòu)141，可以在化學(xué)機(jī)械研磨介電層113時(shí)保護(hù)這個(gè)電路元件，每一個(gè)虛置結(jié)構(gòu)包括由復(fù)晶矽層520所形成的部分520.3，由保護(hù)層720所形成的特征元件720.3會(huì)覆蓋個(gè)別的部分520.3，特征520.3不會(huì)做為任何電路元件，也不提供任何電性功能，可以連接至一固定電壓或讓其浮動(dòng)。
場(chǎng)隔離區(qū)域1010是由淺溝槽隔離技術(shù)所形成，或是可以利用局部矽氧化(local oxidation of silicon，LOCOS)技術(shù)或其他技術(shù)形成；虛置結(jié)構(gòu)141位于場(chǎng)隔離區(qū)域1010上方，但是這不是必須的。
因?yàn)楦髟姆瞧教馆喞绊?，使得介電?13的上表面并不平坦，我們對(duì)介電層113進(jìn)行化學(xué)機(jī)械研磨，碰到保護(hù)層720時(shí)停止，借此達(dá)成平坦化的目的，生成的結(jié)構(gòu)如圖52所示，結(jié)構(gòu)的上表面可能是完全平坦的，或還留有一些非平坦區(qū)域，形成非平坦的一個(gè)原因是各特征元件720.1、720.2、720.3并不平坦，其中元件720.2和720.3的上表面比元件720.1的上表面低，還有，元件128.3上方的介電層113上表面也會(huì)比較低，這是因?yàn)橄路經(jīng)]有保護(hù)層720的結(jié)構(gòu)，另一個(gè)平坦性不佳的原因可能是元件在集成電路的某些部分密度較低，請(qǐng)參閱于1999年6月1日公告的美國(guó)專利號(hào)5,909,628“REDUCING NON-UNIFORMITYIN A REFILL LAYER THICKNESS FOR A SEMICONDUCTOR DEVICE”，不過(guò)，經(jīng)過(guò)化學(xué)機(jī)械研磨之后，結(jié)構(gòu)110的上表面已經(jīng)比較平坦，屬于實(shí)質(zhì)性平坦。
在某些實(shí)施例中，保護(hù)層720的高點(diǎn)和介電層113的低點(diǎn)間差距小于15nm，已知非平坦的程度與介電層113的厚度、研磨時(shí)間、化學(xué)機(jī)械研磨參數(shù)(如壓力)有關(guān)，非平坦的程度也跟特定的化學(xué)機(jī)械研磨技術(shù)(如使用泥漿或低泥漿固定研磨劑)有關(guān)，本發(fā)明不限定任何特定的化學(xué)機(jī)械研磨制程或非平坦程度。
在某些實(shí)施例中，不是所有的保護(hù)層720都受到研磨影響，比如說(shuō)只有較高的特征元件720.1會(huì)受到研磨影響，而較低的特征元件720.2則不會(huì)。
虛置結(jié)構(gòu)141會(huì)保護(hù)元件128.3不受影響，在某些實(shí)施例中，元件128.3相反兩側(cè)的相鄰結(jié)構(gòu)141間距約為5mm，層720為厚的160nm的氮化矽，而虛置特征元件720.3的上表面在元件128.3上方約0.21mm；在其他實(shí)施例中，元件128.3相反兩側(cè)的虛置結(jié)構(gòu)141間距超過(guò)10mm，最大可允許間距跟使用的材料、層厚度、化學(xué)機(jī)械研磨的品質(zhì)都有關(guān)系。
可以只在結(jié)構(gòu)121.3的一邊提供虛置結(jié)構(gòu)。
如果在元件128.3上方的介電層113不夠厚，以致于無(wú)法提供所需的隔離，則可以在結(jié)構(gòu)上沉積另一層絕緣層(沒(méi)有畫出)，這一層會(huì)有比較實(shí)質(zhì)性平坦的上表面，因?yàn)橄路降慕殡妼?13經(jīng)過(guò)化學(xué)機(jī)械研磨之后，有比較平坦的結(jié)構(gòu)。
柵極絕緣層1810和柵極絕緣層4410不一定是由同樣的絕緣層形成，可以使用不同的絕緣層，尤其是當(dāng)我們想讓電晶體121.2和121.3有不同厚度的柵極絕緣層。
下面提供一參考制程依照各人需求處理基板905(如形成互補(bǔ)金氧半導(dǎo)體(complementary metal oxide semiconductor，CMOS)井，不過(guò)本發(fā)明不僅限于互補(bǔ)金氧半導(dǎo)體)，然后形成絕緣層4410或1810及其他層，沉積并圖案化128、520、720各層，然后沉積絕緣層113，并以化學(xué)機(jī)械研磨法處理，當(dāng)然可于制程中的某些階段形成其他層或進(jìn)行摻雜步驟。
沉積復(fù)晶矽層128和520可以利用化學(xué)氣相沉積法、濺鍍法或其他已知未知的技術(shù)?？梢允褂脝我谎谀ね瑫r(shí)圖案化720和520層，也可在形成128層之后才形成1810層。
在圖53中，虛置結(jié)構(gòu)141是使用復(fù)晶矽層128，圖53的集成電路包括一快閃記憶陣列901，矽層124做為記憶胞元的浮動(dòng)閘，復(fù)晶矽層128做為控制閘，復(fù)晶矽層520做為選擇柵極，絕緣層108(“穿隧氧化層”)是由二氧化矽形成，有足夠的厚度以提供適當(dāng)?shù)馁Y料記憶，在某些實(shí)施例中，氧化層108厚9nm，選擇電晶體柵極氧化層1810厚5nm，這里提到的材料與厚度只供說(shuō)明之用而非用來(lái)限制本發(fā)明。
記憶胞元的位元線區(qū)域134與上方位元線(沒(méi)有畫出)連接，其伸向位元線“BL”的方向，源極線區(qū)域144伸向字元線的方向，與位元線垂直。
其中周邊區(qū)域1603包括主動(dòng)區(qū)域4402、4404、4406(如圖53所示)，其內(nèi)形成電晶體，高電壓主動(dòng)區(qū)域4402是供位于高電壓環(huán)境中的電晶體使用，電晶體則用于抹除及程式化陣列901的記憶胞元，這個(gè)區(qū)域的電晶體柵極由復(fù)晶矽層128所形成，柵極絕緣層4408是厚約20nm的二氧化矽層。
高速區(qū)域4404包括具有較薄柵極氧化層4410的電晶體，于低電壓下操作，氧化層4410厚3.5nm，電晶體柵極是由128層所形成。
I/O主動(dòng)區(qū)域4406是供做為切斷晶片電路介面的電晶體使用，切斷晶片電路可以在更高的電源供應(yīng)電壓下操作，所以電晶體有比較厚的柵極氧化層，以承受這種電壓，柵極絕緣層與做為記憶陣列901選擇電晶體柵極絕緣1810層相同。
標(biāo)號(hào)133是指示區(qū)域4402、4404、4406內(nèi)的電晶體源極和漏極區(qū)域，場(chǎng)絕緣層1010形成于區(qū)域4406內(nèi)的電晶體或其他電晶體的四周。
有關(guān)的制造步驟簡(jiǎn)述如下在基板905上以熱氧化法形成厚9nm的穿隧氧化層108(圖54)，然后依序沉積復(fù)晶矽層124、二氧化矽層98.1、氮化矽層98.2，接著在記憶陣列901上方形成光阻掩膜4501，蝕刻區(qū)域4402、4404、4406內(nèi)的98.2、98.1、124各層，以裸露出基板905。
在沉積二氧化矽層98.1之前，先圖案化復(fù)晶矽層124和基板905，形成隔離溝槽，以二氧化矽1010填滿溝槽。
蝕刻氧化層108之后，移除光阻掩膜4501，在基板905上加熱生成厚19nm的氧化層4408(圖55)，這時(shí)會(huì)在氮化矽層98.2上方形成薄薄的二氧化矽層98.3。
在記憶陣列901和高電壓區(qū)域4402微影生成光阻掩膜4601，蝕刻區(qū)域4404和4406內(nèi)基板上的二氧化矽層4408。
然后移除光阻掩膜4601，氧化晶圓，在區(qū)域4404和4406內(nèi)的基板905上方生成厚3.5nm的二氧化矽層4410(第56圖)，在這個(gè)步驟中，區(qū)域4402內(nèi)的氧化層4408的厚度有稍微增加。
然后在晶圓上沉積復(fù)晶矽層128和氮化矽層720，形成光阻掩膜1014以定義(i)記憶陣列的浮動(dòng)閘和控制閘(ii)區(qū)域4402和4404內(nèi)的電晶體柵極、(iii)區(qū)域4406內(nèi)的虛置結(jié)構(gòu)141，蝕刻未被掩膜覆蓋區(qū)域的720、128、98.3、98.2、98.1、4408、4410各層，蝕刻將停止于記憶陣列區(qū)域中的復(fù)晶矽層124及其他區(qū)域中的基板905(圖57)。
然后移除光阻1014，在清理步驟時(shí)，復(fù)晶矽層128和氮化矽層720會(huì)保護(hù)高速區(qū)域4404的薄柵極氧化層4410。
在區(qū)域4402、4404、4406形成另一光阻掩膜4801，有氮化矽層720的地方可以不用，除了光阻掩膜4801和氮化矽層720保護(hù)的區(qū)域之外，蝕刻晶圓的復(fù)晶矽層1124和二氧化矽層108，然后移除光阻掩膜4801(圖58)。
在124和128層的露出側(cè)壁及基板905的上方氧化結(jié)構(gòu)生成薄二氧化矽層1510(圖59)，然后沉積并非等向性蝕刻薄氮化矽層903，如此可在電晶體柵極結(jié)構(gòu)和虛置結(jié)構(gòu)形成間壁，于蝕刻時(shí)，因蝕刻氮化矽層903而露出的二氧化矽層1510可能會(huì)被移除。
在基板905的裸露表面上方以熱氧化生成厚5nm的二氧化矽層1810(圖60)。
在結(jié)構(gòu)上沉積復(fù)晶矽層520，然后形成光阻掩膜2501以定義I/O區(qū)域4406的電晶體柵極，非等向性蝕刻復(fù)晶矽層520形成電晶體柵極結(jié)構(gòu)和虛置結(jié)構(gòu)側(cè)壁上的間壁。
移除先阻掩膜2501，在I/O電晶體的柵極和記憶陣列的選擇柵極上方形成光阻層1710(圖61)，蝕刻剩下區(qū)域的復(fù)晶矽層520。
于制程中的適當(dāng)階段進(jìn)行適宜的摻雜步驟，形成電晶體的源極和漏極區(qū)域、位元線和源極線區(qū)域及其他摻雜區(qū)域。
在某些實(shí)施例中，記憶胞元是多階胞元(multilevel cells，MLC)，即每一個(gè)記憶胞元可以儲(chǔ)存超過(guò)一位元的資訊，每一個(gè)浮動(dòng)閘124可以儲(chǔ)存三個(gè)或更多的電荷能階，對(duì)應(yīng)到三個(gè)或更多個(gè)不同的控制閘128定限電壓，請(qǐng)參閱Lee于1999年9月4日公告的美國(guó)專利5,953,255。
本發(fā)明并不局限于上述的實(shí)施例，本發(fā)明不只限定于特定的抹除或程式化機(jī)制(如Fowler-Nordheim、或熱電子注入)，本發(fā)明涵蓋非快閃電子式可抹除可程式只讀存儲(chǔ)器(electrically eraseableprogrammable read only memory，EEPROM)及其他已知或未發(fā)明的存儲(chǔ)器，本發(fā)明也不僅限于上述材料，比如說(shuō)控制閘、選擇閘及其他導(dǎo)電元件的材質(zhì)可以是金屬、金屬矽化物、多晶矽化金屬及其他導(dǎo)電材料或復(fù)合物，或者也可以同時(shí)包含導(dǎo)體和導(dǎo)體部分，如部分摻雜的復(fù)晶矽層，二氧化矽或氮化矽也可以用其他的絕緣材料取代，P型及N型傳導(dǎo)方式是可以互換的，本發(fā)明不受限于任何特定的程序步驟或步驟順序，舉個(gè)例子，在某些實(shí)施例中，矽的熱氧化可以換成以化學(xué)氣相沉積法或其他技術(shù)沉積一層二氧化矽或其他絕緣材料，在某些實(shí)施例中，深植入2110可以在蝕刻絕緣材料1010后進(jìn)行，本發(fā)明不限于矽集成電路，權(quán)利要求范圍定義了其他符合本發(fā)明范疇的實(shí)施例及變化。
權(quán)利要求
1.一種抹除在一半導(dǎo)體區(qū)域內(nèi)部及上方的快閃記憶陣列記憶胞元的方法，該記憶陣列包含多個(gè)區(qū)段，每一該區(qū)段可以個(gè)別抹除，每一該區(qū)段有多個(gè)記憶胞元，該方法包括該存儲(chǔ)器接收一指令，指示是否要抹除整個(gè)記憶陣列，或是要采除少于整個(gè)記憶陣列；如果要抹除整個(gè)記憶陣列，則抹除該整個(gè)記憶陣列；以及如果要抹除少于整個(gè)記憶陣列，則抹除部分的該記憶陣列，而不抹除該整個(gè)記憶陣列。
2.如權(quán)利要求1所述的方法，其中抹除該整個(gè)記憶陣列包括提供該半導(dǎo)體區(qū)域一第一電壓，并提供該記憶陣列的所有控制閘一第二電壓。
3.如權(quán)利要求1所述的方法，其中抹除部分的該記憶陣列包括提供給該部分內(nèi)記憶胞元的控制閘一第一電壓；以及提供給該記憶陣列內(nèi)該部分外記憶胞元的控制閘一第二電壓。
4.如權(quán)利要求1所述的方法，其中抹除該整個(gè)記憶陣列包括利用從該胞元浮動(dòng)閘至位于該半導(dǎo)體區(qū)域內(nèi)該胞元的通道區(qū)域的Fowler-Nordheim穿隧以抹除一記憶胞元。
5.如權(quán)利要求1所述的方法，其中抹除該部分記憶陣列包括利用從該胞元浮動(dòng)閘至位于該半導(dǎo)體區(qū)域內(nèi)該胞元的通道區(qū)域的Fowler-Nordheim穿隧以抹除一記憶胞元。
6.如權(quán)利要求1所述的方法，其中抹除該部分記憶陣列包括利用從該胞元浮動(dòng)間至位于該半導(dǎo)體區(qū)域內(nèi)該胞元的源極/漏極區(qū)域的Fowler-Nordheim穿隧以抹除一記憶胞元。
全文摘要
在本發(fā)明的非揮發(fā)性存儲(chǔ)器中，選擇閘是形成于浮動(dòng)/控制閘堆疊的側(cè)壁上方的自對(duì)準(zhǔn)間壁，利用同一個(gè)掩膜(1710)可以進(jìn)行從源極線(144)上方移除選擇閘層、蝕刻在源極線區(qū)域內(nèi)的溝槽絕緣層、摻雜源極線等步驟，這種存儲(chǔ)器可以形成于獨(dú)立的基板區(qū)域內(nèi)部或上方，在蝕刻溝槽絕緣層之前可以至少部分摻雜源極線，借此隔離基板區(qū)域與下方結(jié)構(gòu)，以避免短路；這種存儲(chǔ)器可以區(qū)塊(sector)抹除；或是執(zhí)行晶片抹除操作以并聯(lián)抹除所有的胞元；周邊電晶體柵極和選擇閘可以由同一層形成，選擇閘間壁有延伸物，可以自上方金屬線作成低電阻接觸；至于在機(jī)械或化學(xué)機(jī)械研磨上方絕緣層時(shí)，利用相鄰的虛置結(jié)構(gòu)可以保護(hù)半導(dǎo)體基板上方的電路元件。
文檔編號(hào)H01L27/10GK1632945SQ200410096588
公開(kāi)日2005年6月29日 申請(qǐng)日期2001年12月31日 優(yōu)先權(quán)日2001年12月31日
發(fā)明者段行迪, 李立鈞, 湯姆斯·東隆·張, 梁仲偉 申請(qǐng)人:臺(tái)灣茂矽電子股份有限公司