專利名稱：具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路結(jié)構(gòu)，特別是涉及一種集成電路結(jié)構(gòu)的內(nèi)層介電質(zhì)的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)(Inter Level Dielectric；ILD)。
背景技術(shù)：
本申請案主張優(yōu)先權(quán)為2004年4月6日在美國申請的第60/559,857號臨時申請案，其發(fā)明名稱為“具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)”，在此列為本案的參考文獻。
集成電路不斷縮微至深次微米領(lǐng)域，根據(jù)摩爾定律的歷史趨勢，在高效能、高密度的集成電路上的電晶體數(shù)量可高達數(shù)千萬。這已迫使上述集成電路以多層高密度金屬內(nèi)連線為特征，而且這些層由內(nèi)層介電質(zhì)所分開，其中內(nèi)層介電質(zhì)有時亦稱之為內(nèi)金屬介電質(zhì)(Inter-Metal Dielectric；IMD)。與這些金屬內(nèi)連線相關(guān)的寄生電容(Parasite Coacitance)已經(jīng)成為限制上述高效能集成電路的電路速度的一個主要因子。傳統(tǒng)的內(nèi)層介電質(zhì)(亦為熟知的一般介電常數(shù)介電質(zhì))一般具有介電常數(shù)(亦為熟知的k值)介于約3.8至約8.0之間。然而，一般介電常數(shù)(Regular-k)介電質(zhì)在介電值偏高時會導(dǎo)致高寄生電容。近來，低介電常數(shù)(Low-k)介電質(zhì)，例如化學(xué)氣相沉積黑鉆石(應(yīng)用材料公司的商標)，其介電常數(shù)為約3.0，已廣泛使用于半導(dǎo)體業(yè)，藉以減少金屬導(dǎo)線間的寄生電容，因而改善電路效能。二氧化硅(其介電常數(shù)介于約3.8至約4.2)一般是用來作低介電常數(shù)介電質(zhì)與一般介電常數(shù)介電質(zhì)的分界線用。
然而，由于低介電常數(shù)材料的物性及化性與一般介電常數(shù)材料有相當大的差異，因此不能做為第一層介電質(zhì)。舉例而言，低介電常數(shù)材料一般具有高漏電電流、低崩潰電壓、對覆蓋層(Cap)與襯里層(Liner)粘著差，同時熱穩(wěn)定性低，因此靠近元件處使用低介電常數(shù)材料會降低其效能。
為了解決寄生電容的問題，常常使用由兩層組成的復(fù)合結(jié)構(gòu)?？拷幍囊粚邮抢靡话憬殡姵?shù)材料形成，而遠離元件處的一層則利用低介電常數(shù)材料形成。如此有效降低寄生電容。不過，卻又引起新的問題。在至少包含一般介電常數(shù)介電質(zhì)的金屬結(jié)構(gòu)中，一般使用鎢(包括導(dǎo)體襯里層/阻障層，例如氮化鈦)作為接觸插塞，而較厚的低介電常數(shù)介電質(zhì)、以及介于較厚的一般介電常數(shù)介電質(zhì)與較厚的低介電常數(shù)介電質(zhì)之間的粘著就不穩(wěn)固。這會導(dǎo)致薄膜層離(FilmDelamination)并造成晶片良率低落。
由此可見，上述現(xiàn)有的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)在結(jié)構(gòu)與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計制造多年豐富的實務(wù)經(jīng)驗及專業(yè)知識，并配合學(xué)理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型結(jié)構(gòu)的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，能夠改進一般現(xiàn)有的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，使其更具有實用性。經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復(fù)試作樣品及改進后，終于創(chuàng)設(shè)出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)存在的缺陷，而提供一種新的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，所要解決的技術(shù)問題是使其本發(fā)明的目的的一就是揭露一種具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)。本發(fā)明一較佳實施例是使較厚的一般介電常數(shù)介電質(zhì)內(nèi)縮，然后在較厚的一般介電常數(shù)介電質(zhì)與較厚的低介電常數(shù)介電質(zhì)之間形成較薄的低介電常數(shù)介電質(zhì)，以加強較厚的一般介電常數(shù)介電質(zhì)與較厚的低介電常數(shù)介電質(zhì)之間的粘著，從而更加適于實用。
本發(fā)明的另一目的在于，提供一種具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，所要解決的技術(shù)問題是使其上述較薄的低介電常數(shù)介電質(zhì)改善較厚的一般介電常數(shù)介電質(zhì)與較厚的低介電常數(shù)介電質(zhì)之間的粘著。內(nèi)縮距離愈大，較厚的一般介電常數(shù)介電質(zhì)與較厚的低介電常數(shù)介電質(zhì)之間的粘著就愈佳，除了與較厚的一般介電常數(shù)介電質(zhì)接觸外，內(nèi)縮更使得較厚的低介電常數(shù)介電質(zhì)接觸襯里層/阻障層(Liner/Barrier)的側(cè)壁表面且進一步加強粘著，從而更加適于實用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其至少包含一第一介電質(zhì)，該第一介電質(zhì)具有一上表面；一第二介電質(zhì)位于該第一介電質(zhì)上；低介電常數(shù)的一第三介電質(zhì)位于該第二介電質(zhì)上；一導(dǎo)體插塞位于該第一介電質(zhì)、該第二介電質(zhì)以及該第三介電質(zhì)中，其中該導(dǎo)體插塞具有一頂端以及一底端，且其中在該導(dǎo)體插塞的該頂端與該第一介電質(zhì)的該上表面之間的一垂直距離是介于約100埃()至約1000埃之間；以及一導(dǎo)電區(qū)電性連接于該導(dǎo)體插塞的該底端。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其中所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于至少包含一硅基材，其中該第一介電質(zhì)是形成于該硅基材上。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其中所述的導(dǎo)電區(qū)至少包含一材料，且該材料是選自于實質(zhì)上由摻雜硅、金屬硅化物、硅鍺及上述的組合所組成的一族群。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其中所述的第一介電質(zhì)的一介電常數(shù)(k值)是介于3.3至4.3之間，且該第三介電質(zhì)的一介電常數(shù)是低于3.2。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其中所述的導(dǎo)體插塞的一寬度少于1300埃。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其中所述的導(dǎo)體插塞的該頂端與該第一介電質(zhì)的該上表面之間的該垂直距離是介于150埃至350埃之間。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其中所述的導(dǎo)體插塞的該頂端與該第一介電質(zhì)的該上表面之間的該垂直距離是介于350埃至500埃之間。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其中所述的導(dǎo)體插塞的該頂端與該第一介電質(zhì)的該上表面之間的該垂直距離是介于500埃至1000埃之間。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其中所述的第二介電質(zhì)的一介電常數(shù)是小于5。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其中所述的第二介電質(zhì)的一厚度是小于600埃。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其中所述的第二介電質(zhì)的一材料至少包含硅或碳或上述二者。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其中所述的導(dǎo)體插塞的該頂端與該第二介電質(zhì)的該上表面之間的一垂直距離是介于100埃至500埃之間。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其中所述的第三介電質(zhì)是經(jīng)由一旋涂(Spin-On)法形成的一有機低介電常數(shù)材料。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其更至少包含一內(nèi)連線設(shè)于該第三介電質(zhì)中，且其中該內(nèi)連線封閉至少部分的該導(dǎo)體插塞的該頂端。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其更至少包含一阻障層，其中該阻障層封閉該內(nèi)連線。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其中所述的導(dǎo)體插塞是由鎢形成，且該內(nèi)連線是由銅或銅合金形成。
前述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其中所述的內(nèi)連線的一寬度是小于1300埃。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，為了達到前述發(fā)明目的，本發(fā)明的主要技術(shù)內(nèi)容如下本發(fā)明提出一種具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，在較佳實施例中，較厚的一般介電常數(shù)介電質(zhì)是形成于基材上。鎢插塞是形成于高電常數(shù)介電質(zhì)中。較厚的一般介電常數(shù)介電質(zhì)是內(nèi)縮，而較薄的低介電常數(shù)介電質(zhì)則形成于此較厚的一般介電常數(shù)介電質(zhì)上。前述較薄的低介電常數(shù)介電質(zhì)作為粘著層以及蝕刻終止層。較厚的低介電常數(shù)介電質(zhì)是形成于此較薄的低介電常數(shù)介電質(zhì)上。視情況而定，形成開口貫穿此較厚的低介電常數(shù)介電質(zhì)以暴露出鎢插塞。然后，前述開口以銅或銅合金填滿。
借由上述技術(shù)方案，本發(fā)明特殊結(jié)構(gòu)的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其具有上述諸多的優(yōu)點及實用價值，并在同類產(chǎn)品中未見有類似的結(jié)構(gòu)設(shè)計公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品結(jié)構(gòu)或功能上皆有較大的改進，在技術(shù)上有較大的進步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)具有增進的多項功效，從而更加適于實用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進步、實用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


圖1至圖9是本發(fā)明一較佳集成電路結(jié)構(gòu)制程的中間階段的剖面圖。
具體實施例方式
為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)其具體實施方式
、結(jié)構(gòu)、特征及其功效，詳細說明如后。
請參閱圖1至圖9所示，圖1說明導(dǎo)電區(qū)4以及基材2。在一較佳實施例中，導(dǎo)電區(qū)4可為源極/汲極，而此源極/汲極是以磊晶成長的材料形成于基材2所形成的凹陷(Recess)中。在另一實施例中，導(dǎo)電區(qū)4可為源極/汲極，而此源極/汲極是利用習(xí)知磊晶技術(shù)而磊晶沉積于基材2上。在其他實施例中，導(dǎo)電區(qū)4可為閘極結(jié)構(gòu)(圖未繪示)，其中該閘極是形成于基材2上。
導(dǎo)電區(qū)4亦可包括在源極/汲極或復(fù)晶硅閘極(Gate Poly)上形成金屬硅化物(Silicide)。金屬硅化物改善下方區(qū)域與后續(xù)步驟形成的金屬接觸插塞之間的接觸。當了解的是，可藉由許多用于集成電路制造的材料而形成導(dǎo)電區(qū)4。舉例而言，導(dǎo)電區(qū)4可為金屬導(dǎo)線或復(fù)合金屬導(dǎo)線，是用來連接另一層的集成電路。又，當了解的是，基材2僅為說明針對導(dǎo)電區(qū)4的諸多環(huán)境之一。基材2可為硅基材或其他材料，例如硅鍺(SiGe)、整體半導(dǎo)體、多層半導(dǎo)體、絕緣層上硅(Silicon-On-Insulator；SOI)、絕緣層上硅鍺(SiGeOI)或絕緣層上鍺(GeOI)。
接下來，請參閱圖2所示，較厚的一般介電常數(shù)內(nèi)層介電質(zhì)(Inter LevelDielectric；ILD)6是沉積于基材2以及導(dǎo)電區(qū)4上。如習(xí)知技術(shù)所示，內(nèi)層介電質(zhì)6隔離元件以及后續(xù)步驟形成于上方的金屬導(dǎo)線。在整個本發(fā)明較佳實施例的敘述中，較厚的一般介電常數(shù)內(nèi)層介電質(zhì)6亦為第一介電質(zhì)6。第一介電質(zhì)6以一般介電常數(shù)介電質(zhì)為較佳，且第一介電質(zhì)6的介電常數(shù)(k值)是介于約3.3至約4.3的間，而以約4.0為更佳。在一較佳實施例中，第一介電質(zhì)6為磷硅玻璃(Phosphosilicate Glass；PSG)，其介電常數(shù)為約4.0。在其他實施例中，第一介電質(zhì)6為氮化硅或氧化硅，可利用例如電漿加強式化學(xué)氣相沉積(Plasma-Enhanced Chemical Vapor Deposition；PECVD)、高密度電漿化學(xué)氣相沉積(High Density Plasma CVD；HDP)、低壓化學(xué)氣相沉積(Low PressureCVD；LPCVD)、次大氣壓化學(xué)氣相沉積(Sub-Atmosphere CVD；SACVD)、或其他習(xí)知沉積技術(shù)進行沉積。第一介電質(zhì)6形成的厚度以約2000埃至約8000埃為較佳，而以約5000埃為更佳。值得注意的是，由于介電常數(shù)低于約3.8的低介電常數(shù)材料的物性及化性明顯不同于一般介電常數(shù)材料，因此，靠近元件的第一介電質(zhì)6一般并不使用介電常數(shù)低于約3.8的低介電常數(shù)材料。舉例而言，低介電常數(shù)材料一般具有漏電電流高、崩潰電壓低、對覆蓋層與襯里層粘著差，同時熱穩(wěn)定性低，因此靠近元件處使用低介電常數(shù)材料會降低其效能。
亦如圖3所示，光阻8形成于第一介電質(zhì)6上且經(jīng)圖案化。接著，在第一介電質(zhì)6內(nèi)形成開口10。開口10的形成為習(xí)知技術(shù)所熟知。然后，利用光阻剝除制程完全去除光阻8。
圖4說明沿著側(cè)壁及底部而形成阻障層11(亦為熟知的襯里層)于接觸開口10內(nèi)。阻障層11以由氮化鈦(Titanium Nitride；TiN)形成為較佳。亦可使用其他材料例如氮化鉭(TaN)及氮化鈦硅(TiSiN)。氮化鈦為有效的阻障層，是用于避免接觸金屬移入第一介電質(zhì)6中。氮化鈦亦可作為粘著層以增進鎢插塞對第一介電質(zhì)6的粘著。一般而言，阻障層11是由電漿加強式化學(xué)氣相沉積(PECVD)所形成。亦可由物理氣相沉積(Physical Vapor Deposition；PVD)所形成。阻障層11的厚度以介于約50埃至約300埃為較佳，且以介于100埃至150埃為更佳。
剩余部分的接觸開口10是由接觸插塞12填滿，而如圖4所示。在較佳實施例中，接觸插塞12的材料是利用化學(xué)氣相沉積由六氟化鎢(Hexafluoride；WF6)沉積鎢。在其他實施例中，接觸開口10可由鋁或其他材料例如銅及銅合金填滿。形成上述材料的方法已為習(xí)知技術(shù)所熟知。
圖5說明第一介電質(zhì)6為內(nèi)縮。凹陷13以利用化學(xué)機械研磨(ChemicalMechanical Polishing；CMP)、電漿蝕刻或濕蝕刻進行為較佳。當了解的是內(nèi)縮的垂直距離h影響第一介電質(zhì)6與后續(xù)形成的低介電常數(shù)介電質(zhì)之間粘著。由于較大的內(nèi)縮垂直距離所提供與低介電常數(shù)介電質(zhì)接觸的表面就愈多，因此內(nèi)縮的垂直距離愈大，粘著就越佳。此外，較大的垂直距離會更加提高錨定效應(yīng)(Anchoring Effect)。凹陷13的較佳垂直距離h，即由接觸插塞12的頂端至第一介電質(zhì)6的上表面，是約100埃至約1000埃之間。較佳者是介于約150埃至約350埃、以及約350埃至約500埃之間，而更佳者是介于約500埃至約1000埃。
圖6說明較薄的第二介電質(zhì)18形成于第一介電質(zhì)6及接觸插塞12上。第二介電質(zhì)18為中介層(Intermediate Layer)，是具有較佳粘著力以結(jié)合將第一介電質(zhì)6與第三介電質(zhì)二者，其中第三介電質(zhì)是形成于第二介電質(zhì)18上，以便于改善第一介電質(zhì)6與第三介電質(zhì)之間的粘著。第二介電質(zhì)18亦可于后續(xù)步驟中作為蝕刻終止層。第二介電質(zhì)18的厚度以少于約600埃為較佳，藉此減少電容以進一步改善電阻/電容延遲時間(RC Delay Time)。介于接觸插塞12的上表面至第二介電質(zhì)18的上表面的垂直距離d2(如第6圖所示)以介于約100埃至約500埃為較佳。
第二介電質(zhì)18預(yù)設(shè)對于低介電常數(shù)的第三介電質(zhì)的粘著良好，且第二介電質(zhì)18的介電常數(shù)高于第三介電質(zhì)的介電常數(shù)以作為良好的蝕刻終止層。第二介電質(zhì)18亦預(yù)設(shè)其厚度少于約600埃以減少電容而進一步改善電阻/電容延遲時間。第二介電質(zhì)18的介電常數(shù)以低于約5為較佳。在一較佳實施例中，至少包含硅及碳的材料，例如介電常數(shù)約4的碳化硅(SiC)或碳摻雜的氧化硅，是用于作為介于磷硅玻璃(介電常數(shù)約4.2)與化學(xué)氣相沉積黑鉆石(介電常數(shù)約3.0)之間的粘著層及蝕刻終止層。
第三介電質(zhì)20是形成于第二介電質(zhì)18上，如圖7的所示。第三介電質(zhì)20的厚度以介于約1500埃至約5000埃之間為較佳，且以約2500埃為更佳。在一較佳實施例中，第三介電質(zhì)20為介電常數(shù)約3.0的黑鉆石。在其他實施例中，亦可使用由旋涂(Spin-On)法形成的有機低介電常數(shù)介電質(zhì)，例如氫氧硅碳(SiCOH)，而且亦可使用甲基-倍半氧硅烷(Methyl-Silsesquioxane；MSQ)。第三介電質(zhì)20的介電常數(shù)以低于約3.2為較佳。較佳的方法為化學(xué)氣相沉積，不過亦可使用其他已知方法例如旋涂。
在一較佳實施例中，形成開口22貫穿第三介電質(zhì)20及第二介電質(zhì)18以暴露出接觸插塞12，而如圖8所示。一般而言，開口22的形狀為溝渠，其中溝渠中沉積低阻抗金屬以作為內(nèi)連線。開口22以比接觸插塞12寬為較佳，其較佳寬度W22為小于約1300埃。開口22底部以低于第二介電質(zhì)18的上表面為較佳。利用至少包含氟的氣體化學(xué)進行電漿蝕刻而形成開口22為較佳。
在開口22中形成阻障層23以避免后續(xù)步驟中所形成的銅擴散。阻障層23以由氮化鉭形成者為較佳。
然后，開口22內(nèi)填滿導(dǎo)體材料而形成內(nèi)連線24，如圖9所示。在一較佳實施例中，開口22內(nèi)利用電化學(xué)電鍍或化學(xué)氣相沉積以填滿低阻抗金屬例如銅或銅合金。在其他實施例中，開口22內(nèi)可填鋁或鋁合金。銅或銅合金形成的內(nèi)連線24以由電化學(xué)電鍍或無電電鍍(Electroless Plating)技術(shù)形成為較佳。
上述論及較佳實施例的有利特征之一在于藉由內(nèi)縮第一介電質(zhì)，以改善較厚的一般介電常數(shù)介電質(zhì)與較厚的低介電常數(shù)介電質(zhì)之間的粘著。大體而言，內(nèi)縮的垂直距離愈大，較厚的一般介電常數(shù)介電質(zhì)與較厚的低介電常數(shù)介電質(zhì)之間的粘著就愈佳，所形成的金屬結(jié)構(gòu)就愈穩(wěn)定。實際內(nèi)縮的垂直距離與第一介電質(zhì)以及第三介電質(zhì)的厚度有關(guān)，熟習(xí)此項技藝者無須過度實驗即可找出適當?shù)臄?shù)值。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于其至少包含一第一介電質(zhì)，該第一介電質(zhì)具有一上表面；一第二介電質(zhì)位于該第一介電質(zhì)上；低介電常數(shù)的一第三介電質(zhì)位于該第二介電質(zhì)上；一導(dǎo)體插塞位于該第一介電質(zhì)、該第二介電質(zhì)以及該第三介電質(zhì)中，其中該導(dǎo)體插塞具有一頂端以及一底端，且其中在該導(dǎo)體插塞的該頂端與該第一介電質(zhì)的該上表面之間的一垂直距離是介于約100埃()至約1000埃之間；以及一導(dǎo)電區(qū)電性連接于該導(dǎo)體插塞的該底端。
2.根據(jù)權(quán)利要求1所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于至少包含一硅基材，其中該第一介電質(zhì)是形成于該硅基材上。
3.根據(jù)權(quán)利要求1所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于其中所述的導(dǎo)電區(qū)至少包含一材料，且該材料是選自于實質(zhì)上由摻雜硅、金屬硅化物、硅鍺及上述的組合所組成的一族群。
4.根據(jù)權(quán)利要求1所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于其中所述的第一介電質(zhì)的一介電常數(shù)(k值)是介于3.3至4.3之間，且該第三介電質(zhì)的一介電常數(shù)是低于3.2。
5.根據(jù)權(quán)利要求4所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于其中所述的導(dǎo)體插塞的一寬度少于1300埃。
6.根據(jù)權(quán)利要求1所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于其中所述的導(dǎo)體插塞的該頂端與該第一介電質(zhì)的該上表面之間的該垂直距離是介于150埃至350埃之間。
7.根據(jù)權(quán)利要求1所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于其中所述的導(dǎo)體插塞的該頂端與該第一介電質(zhì)的該上表面之間的該垂直距離是介于350埃至500埃之間。
8.根據(jù)權(quán)利要求1所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于其中所述的導(dǎo)體插塞的該頂端與該第一介電質(zhì)的該上表面之間的該垂直距離是介于500埃至1000埃之間。
9.根據(jù)權(quán)利要求1所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于其中所述的第二介電質(zhì)的一介電常數(shù)是小于5。
10.根據(jù)權(quán)利要求1所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于其中所述的第二介電質(zhì)的一厚度是小于600埃。
11.根據(jù)權(quán)利要求1所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于其中所述的第二介電質(zhì)的一材料至少包含硅或碳或上述二者。
12.根據(jù)權(quán)利要求11所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于其中所述的導(dǎo)體插塞的該頂端與該第二介電質(zhì)的該上表面之間的一垂直距離是介于100埃至500埃之間。
13.根據(jù)權(quán)利要求1所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于其中所述的第三介電質(zhì)是經(jīng)由一旋涂(Spin-On)法形成的一有機低介電常數(shù)材料。
14.根據(jù)權(quán)利要求1所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于更至少包含一內(nèi)連線設(shè)于該第三介電質(zhì)中，且其中該內(nèi)連線封閉至少部分的該導(dǎo)體插塞的該頂端。
15.根據(jù)權(quán)利要求1所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于更至少包含一阻障層，其中該阻障層封閉該內(nèi)連線。
16.根據(jù)權(quán)利要求14所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于其中所述的導(dǎo)體插塞是由鎢形成，且該內(nèi)連線是由銅或銅合金形成。
17.根據(jù)權(quán)利要求16所述的具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，其特征在于其中所述的內(nèi)連線的一寬度是小于1300埃。
全文摘要
本發(fā)明是關(guān)于一種具有鎢插塞的穩(wěn)定金屬結(jié)構(gòu)，在較佳實施例中，較厚的一般介電常數(shù)介電質(zhì)形成于基材上。鎢插塞形成于前述較厚的一般介電常數(shù)介電質(zhì)中。此較厚的一般介電常數(shù)介電質(zhì)為內(nèi)縮，而較薄的低介電常數(shù)介電質(zhì)則形成于此較厚的一般介電常數(shù)介電質(zhì)上。前述較薄的低介電常數(shù)介電質(zhì)作為粘著層以及蝕刻終止層。較厚的低介電常數(shù)介電質(zhì)是形成于此較薄的低介電常數(shù)介電質(zhì)上。視情況而定，可形成開口貫穿此較厚的低介電常數(shù)介電質(zhì)以暴露出鎢插塞。然后，前述開口以銅或銅合金填滿。
文檔編號H01L23/528GK1681104SQ20041009693
公開日2005年10月12日 申請日期2004年12月6日 優(yōu)先權(quán)日2004年4月6日
發(fā)明者曾鴻輝, 章勛明 申請人:臺灣積體電路制造股份有限公司