專利名稱：場效應(yīng)晶體管的制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于超大規(guī)模集成電路技術(shù)(ULSI)領(lǐng)域，尤其是一種準(zhǔn)SOI場效應(yīng)晶體管的制備方法。
背景技術(shù)：
隨著微電子技術(shù)的發(fā)展，器件的特征尺寸進(jìn)入深亞微米(＜0.1um)范圍。此時(shí)，傳統(tǒng)的CMOS體硅技術(shù)制備的場效應(yīng)管，由于受到嚴(yán)重的短溝效應(yīng)和其它寄生效應(yīng)的影響，在應(yīng)用方面受到很大的限制。采用SOI(silicon on insulator)技術(shù)尤其是全耗盡SOI器件，可以很好的抑制短溝效應(yīng)，獲得較小的閾值電壓波動(dòng)和接近理想的亞閾值斜率；同時(shí)，將器件制作在SiO2上，可以減少寄生的結(jié)電容，從而提高器件的速度。但是，SOI器件受到散熱問題的限制由于埋氧層的熱導(dǎo)率比較小，器件工作時(shí)產(chǎn)生的熱不能及時(shí)散發(fā)出去；熱量的積累將造成器件的溫度升高，遷移率的退化，從而引起諸如驅(qū)動(dòng)電流下降、工作點(diǎn)不穩(wěn)定等問題，將影響電路的輸出結(jié)果不好甚至造成邏輯錯(cuò)誤，這就是所謂的自熱效應(yīng)。采用準(zhǔn)SOI器件(如圖一)，其源漏區(qū)絕大部分用氧化層介質(zhì)包圍著，而溝道區(qū)和襯底之間通過硅相連。這樣的器件一方面具有SOI器件的寄生電容小，短溝效應(yīng)抑制好等優(yōu)勢；同時(shí)，由于硅的導(dǎo)熱率要比氧化硅好得多，器件工作中產(chǎn)生的熱量就能夠很好的發(fā)散出去，從而完全解決了SOI的自熱問題。可以說，準(zhǔn)SOI工藝集中了體硅和SOI器件的優(yōu)勢，而拋棄了他們的大部分不足，因此是非常有潛力的器件。
為了實(shí)現(xiàn)準(zhǔn)SOI器件，人們提出了諸如選擇外延(selective epitaxy)、注氧(oxygenimplanting)等方法或工藝。這些工藝通常需要特定的設(shè)備，制備流程也比較復(fù)雜，制備成本也比較大，并且與傳統(tǒng)的CMOS工藝不太兼容，大大限制了準(zhǔn)SOI在集成電路中的應(yīng)用。

發(fā)明內(nèi)容
本發(fā)明提供一種在體硅硅片上制備準(zhǔn)SOI器件的方法，該方法和常規(guī)的CMOS工藝兼容，流程簡單，工藝成本低廉，同時(shí)工藝集成也容易實(shí)現(xiàn)。
本發(fā)明準(zhǔn)SOI場效應(yīng)晶體管的制備方法，其步驟包括(1)采用常規(guī)的工藝方法，實(shí)現(xiàn)淺槽隔離，淀積并刻蝕柵材料及上面覆蓋的硬掩膜材料，形成柵區(qū)，接著制備柵側(cè)墻保護(hù)柵區(qū)；(2)刻蝕源漏區(qū)的硅至一定深度h1，接著淀積并刻蝕抗氧化的材料形成側(cè)墻，厚度為L2，然后進(jìn)一步刻蝕源漏區(qū)的硅材料至第二個(gè)深度h2，形成更深的硅槽，最后熱氧化暴露的硅，得到包圍源區(qū)和漏區(qū)的不相連的兩個(gè)“L”型氧化硅層，“L”型氧化硅層的厚度為L3；(3)先去掉抗氧化材料形成的側(cè)墻，再淀積源漏材料，形成源漏區(qū)。
氧化硅層L3的厚度是側(cè)墻厚度L2的1-3倍。
h1決定常效應(yīng)管的結(jié)深，可以選擇1納米至100納米；h2取決于源漏區(qū)的厚度，可以選擇10納米至1微米。
淀積源漏材料后，以柵區(qū)頂端的硬掩膜為停止層，化學(xué)機(jī)械拋光，用來形成源漏區(qū)。
本發(fā)明的技術(shù)效果本發(fā)明提供了一種制備準(zhǔn)SOI器件的制備方法，與常規(guī)的制作CMOS大規(guī)模電路的方法很接近，都是采用先定義柵區(qū)(gate first)的方法；與常規(guī)方法不同之處在于，加入了凹陷源漏的工藝，在凹陷源漏中形成氧化層，來實(shí)現(xiàn)準(zhǔn)SOI結(jié)構(gòu)。
準(zhǔn)SOI器件制備的關(guān)鍵在于形成包圍源漏區(qū)的氧化層的同時(shí)，溝道區(qū)被保護(hù)而不會被氧化。為了解決了這個(gè)問題，在工藝流程中，我們將源漏區(qū)和溝道區(qū)分開定義，即先定義柵區(qū)和其下的溝道區(qū)，再形成源漏區(qū)。即在形成多晶硅柵(柵上用硬掩膜保護(hù))和氧化層側(cè)墻(厚度L1)后，干法刻蝕硅襯底表面氧化層，再刻蝕硅襯底至一定深度h1。這個(gè)深度將決定溝道區(qū)和源漏區(qū)接觸的面積。接著低壓淀積Si3N4層并刻蝕形成厚度為L2的側(cè)墻，這個(gè)側(cè)墻將用來保護(hù)暴露的溝道區(qū)，以氮化硅層作為掩膜，刻蝕源漏區(qū)的硅至另一個(gè)深度h2，這個(gè)深度將主要決定凹陷源漏的深度，然后熱氧化在硅槽表面形成一層厚度為L3的氧化層，最后煮掉氮化硅側(cè)墻，淀積源漏材料，形成源漏區(qū)。這樣，源漏區(qū)的絕大部分將被“L”型氧化層包圍，而與溝道區(qū)接觸的面積將主要取決于h1的大小，從而實(shí)現(xiàn)了準(zhǔn)SOI結(jié)構(gòu)。流程簡單、工藝成本低廉，該方法和常規(guī)的CMOS工藝兼容，工藝集成容易實(shí)現(xiàn)。


下面結(jié)合附圖，對本發(fā)明做出詳細(xì)描述。
圖1是準(zhǔn)SOI結(jié)構(gòu)的剖面圖；圖中1-多晶硅柵 2-源區(qū) 3-漏區(qū) 4-體硅襯底 5-氧化層側(cè)墻 6-埋氧化層7-柵氧化層 8-源漏擴(kuò)展區(qū)圖2是實(shí)現(xiàn)準(zhǔn)SOI結(jié)構(gòu)的工藝流程示意圖。
圖2-aSTI隔離；圖2-b柵區(qū)定義；圖2-c形成氧化層側(cè)墻；圖2-d襯底第一次刻蝕；圖2-e氮化硅側(cè)墻形成；圖2-f源漏區(qū)第二次刻蝕；圖2-g形成埋氧層；圖2-h源漏材料淀積；圖2-i源漏區(qū)形成。
圖中，01-體硅襯底 02-STI隔離氧化層 03-柵氧層 04-多晶硅柵 05-硬掩膜層06-氧化硅側(cè)墻 07-氮化硅側(cè)墻 08-埋氧化層 09-源漏區(qū) 10-輕摻雜區(qū)
具體實(shí)施例方式
本發(fā)明先定義柵區(qū)和其下的溝道區(qū)，再形成源漏區(qū)。具體的方法是第一步，采用常規(guī)的工藝方法，實(shí)現(xiàn)淺槽隔離，淀積并刻蝕柵材料及上面覆蓋的硬掩膜材料，形成柵區(qū)，接著制備柵側(cè)墻保護(hù)柵區(qū)，側(cè)墻厚度為L1。第二步是形成氧化層，首先要刻蝕源漏區(qū)的硅至一定深度h1，接著淀積并刻蝕抗氧化的材料形成側(cè)墻，寬度為L2，然后進(jìn)一步刻蝕源漏區(qū)的硅材料至第二個(gè)深度h2，形成更深的硅槽，最后熱氧化暴露的硅得到厚度為L3的“L”型氧化硅，為了保證溝道區(qū)和襯底直接相連，要求源、漏區(qū)下的“L”型氧化層不能相連；第三步是制備源漏區(qū)，先去掉抗氧化材料形成的側(cè)墻，再淀積源漏材料，用平坦化的方法形成源漏區(qū)，并對源漏材料重?fù)诫s，從而實(shí)現(xiàn)了準(zhǔn)SOI結(jié)構(gòu)。隨后是常規(guī)的金屬化等后續(xù)工藝，包括硅化源漏區(qū)、隔離、刻出引線孔、金屬布線、鈍化、封裝等等；為了實(shí)現(xiàn)準(zhǔn)SOI結(jié)構(gòu)，深度h1通?？梢赃x擇1納米至100納米，這將主要決定常效應(yīng)管的結(jié)深；h2可以選擇10納米至1微米，取決于源漏區(qū)的厚度；L2選擇范圍可以是5至100納米，氧化層厚度L3可以是5至400納米；埋氧層生長的厚度L3有如下限制(1)為了保證溝道區(qū)和襯底連接，限制自熱效應(yīng)，源區(qū)和漏區(qū)的氧化層不能相連；(2)為了使源漏擴(kuò)展區(qū)和溝道區(qū)下有埋氧層，L3的厚度需要接近或大于氮化硅側(cè)墻厚度L2的兩倍。上述抗氧化材料可以是氮化硅等，源漏材料可以是多晶硅、鍺硅、鍺等等。
利用上述凹陷源漏氧化的方法制備準(zhǔn)SOI結(jié)構(gòu)，詳細(xì)工藝步驟如下1)清洗體硅片；2)光刻定義有源區(qū)；3)淺槽隔離STI，如圖2-a；4)清洗硅片，熱氧化形成柵氧；5)閾值調(diào)整注入；6)低壓化學(xué)氣相淀積(LPCVD)多晶硅材料；7)離子注入，對多晶硅重?fù)诫s；8)快速熱退火激活雜質(zhì)離子；9)淀積氧化硅層作為硬掩膜；10)光刻并依次刻蝕硬掩膜、多晶硅柵，從而定義硅柵，如圖2-b；11)N型雜質(zhì)注入，形成LDD區(qū)；12)LPCVD SiO2，干法刻蝕SiO2形成側(cè)墻，如圖2-c；13)以SiO2側(cè)墻為保護(hù)層干法刻蝕源漏區(qū)的硅至一定深度h1，如圖2-d；
14)LPCVD Si3N4，干法刻蝕Si3N4層形成側(cè)墻，厚度L2，如圖2-e；15)以Si3N4側(cè)墻作為保護(hù)層，干法刻蝕源漏區(qū)下的硅材料，形成深度為h2的淺槽，如圖2-f；16)熱氧化，在硅槽四周形成氧化層，厚度L3，如圖2-g；17)濕法腐蝕Si3N4，暴露出源漏擴(kuò)展區(qū)；18)HF酸漂去自然氧化層；19)LPCVD多晶硅材料，；20)以柵區(qū)頂端的硬掩膜為停止層，化學(xué)機(jī)械拋光(CMP)多晶硅，如圖2-h；21)過刻多晶硅源漏，降低源漏的抬升的高度；22)漂掉側(cè)墻上的多晶硅，如圖2-i；23)源漏區(qū)離子注入；24)快速熱退火，激活雜質(zhì)；25)源漏區(qū)形成硅化物；26)淀積氧化層，光刻引線孔；27)淀積金屬，光刻引線；28)合金化；29)淀積鈍化層，開孔形成電極。
權(quán)利要求
1.一種場效應(yīng)晶體管的制備方法，其步驟包括(1)采用常規(guī)的工藝方法，實(shí)現(xiàn)淺槽隔離，淀積并刻蝕柵材料及上面覆蓋的硬掩膜材料，形成柵區(qū)，接著制備柵側(cè)墻保護(hù)柵區(qū)，側(cè)墻的厚度為L1；(2)刻蝕源漏區(qū)的硅至一定深度h1，接著淀積并刻蝕抗氧化的材料形成側(cè)墻，厚度為L2，然后進(jìn)一步刻蝕源漏區(qū)的硅材料至第二個(gè)深度h2，形成更深的硅槽，最后熱氧化暴露的硅，得到包圍源區(qū)和漏區(qū)的不相連的兩個(gè)“L”型氧化硅層，“L”型氧化硅層的厚度為L3；(3)先去掉抗氧化材料形成的側(cè)墻，再淀積源漏材料，形成源漏區(qū)。
2.如權(quán)利要求1所述的場效應(yīng)晶體管的制備方法，其特征在于氧化硅層的厚度L3是側(cè)墻厚度L2的1-3倍。
3.如權(quán)利要求1所述的場效應(yīng)晶體管的制備方法，其特征在于h1決定場效應(yīng)管的結(jié)深，其深度范圍為1納米至100納米；h2取決于源漏區(qū)的厚度，其深度范圍選擇在10納米至1微米。
4.如權(quán)利要求1所述的場效應(yīng)晶體管的制備方法，其特征在于淀積源漏材料后，以柵區(qū)頂端的硬掩膜為停止層，化學(xué)機(jī)械拋光，用來將源漏區(qū)分開。
全文摘要
本發(fā)明提供一種準(zhǔn)SOI場效應(yīng)晶體管的制備方法，屬于超大規(guī)模集成電路技術(shù)(ULSI)領(lǐng)域。該方法首先采用常規(guī)的工藝方法，實(shí)現(xiàn)淺槽隔離，淀積并刻蝕柵材料及上面覆蓋的硬掩膜材料，形成柵區(qū)，接著制備柵側(cè)墻保護(hù)柵區(qū)；第二步刻蝕源漏區(qū)的硅至一定深度h1，接著淀積并刻蝕抗氧化的材料形成側(cè)墻，然后刻蝕源漏區(qū)的硅材料至第二個(gè)深度h2，形成更深的硅槽，最后熱氧化暴露的硅，在源區(qū)和漏區(qū)的槽中形成“L”型氧化硅層；第三步為制備源漏區(qū)，即先去掉抗氧化材料形成的側(cè)墻，再淀積源漏材料，用平坦化的方法形成源漏區(qū)，從而實(shí)現(xiàn)了準(zhǔn)SOI結(jié)構(gòu)。本發(fā)明流程簡單、工藝成本低廉、同時(shí)工藝集成也容易實(shí)現(xiàn)。
文檔編號H01L21/335GK1622295SQ20041010139
公開日2005年6月1日 申請日期2004年12月21日 優(yōu)先權(quán)日2004年12月21日
發(fā)明者肖韓, 黃如, 田豫 申請人:北京大學(xué)