專利名稱：準(zhǔn)雙柵場(chǎng)效應(yīng)晶體管的制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于CMOS超大規(guī)模集成電路制造技術(shù)領(lǐng)域，尤其涉及一種基于體硅上的部分準(zhǔn)SOI-FinFET器件的制備方法。
背景技術(shù)：
CMOS超大規(guī)模集成電路技術(shù)的發(fā)展要求器件尺寸不斷縮小，短溝效應(yīng)(比如漏致勢(shì)壘降低)造成器件的亞閾區(qū)泄漏電流增加，引起電路靜態(tài)功耗增加，開關(guān)比減小。
針對(duì)器件亞閾區(qū)泄漏電流增加的問(wèn)題，文獻(xiàn)中已經(jīng)提出了一些新結(jié)構(gòu)器件來(lái)予以改善。根據(jù)ITRS2002年的預(yù)測(cè)，超薄體SOI，F(xiàn)inFET，垂直溝道器件，平面雙柵器件是解決短溝效應(yīng)的可替代結(jié)構(gòu)。從和常規(guī)CMOS平面工藝的兼容性程度來(lái)看，F(xiàn)inFET器件是目前最有可能實(shí)現(xiàn)工業(yè)化生產(chǎn)的器件結(jié)構(gòu)(X.Huang，W.-C.Lee，C.Kuo，D.Hisamoto，L.Chang，J.Kedzierski，E.Anderson，H.Takeuchi，Y.-K.Choi，K.Asano，V.Subramanian，T.-J.King，J.Bokor，C.Hu，“Sub-50nm P-channel FinFET，”IEEE Trans.Electron Devices，vol.48，pp.880-886，May 2001)。
FinFET器件的結(jié)構(gòu)特點(diǎn)是器件的溝道區(qū)是通過(guò)刻蝕得到，直立在襯底上的。這樣的結(jié)構(gòu)使得FinFET器件是個(gè)雙柵結(jié)構(gòu)設(shè)置可以做成三柵結(jié)構(gòu)，這樣能夠有效抑制短溝效應(yīng)。因此，F(xiàn)inFET器件的亞閾區(qū)泄漏電流能夠得到有效的抑制(Y.-K.Choi，N.Lindert，P.Xuan，S.Tang，D.Ha，E.Anderson，T.-J.King，J.Bokor，C.Hu，“Sub-20nm CMOS FinFETtechnologies，”in IEDM Tech.Dig.，2001，pp.421-424)。但是，F(xiàn)inFET器件的劣勢(shì)在于它作在SOI片上的電學(xué)特性非常好，但是如果作在體硅片上的時(shí)候，由于在源漏之間的存在泄漏通道，其間的泄漏電流很大或者說(shuō)體硅上的FinFET的亞閾值特性不理想。
在文獻(xiàn)B.Yu，L.Chang，S.Ahmed，H.Wang，S.Bell，C.-Y.Yang，C.Tabery，C.Ho，Q.Xiang，T.-J.King，J.Bokor，C.Hu，M.-R.Lin，D.Kyser，“FinFET scaling to 10nm gate length，”in IEDM Tech.Dig.，2002，pp.251-254中，F(xiàn)inFET器件的制備方法主要是利用SOI技術(shù)。
參考圖1，其制備方案如下1、在SOI片上利用槽隔離技術(shù)形成有源區(qū)以后，利用電子束刻蝕fin區(qū)；2、閾值調(diào)整注入，然后氧化犧牲層，平滑fin的刻蝕表面為溝道做準(zhǔn)備；3、生長(zhǎng)氧化層形成柵氧層；4、淀積多晶硅，摻雜形成多晶硅柵；5、根據(jù)溝道長(zhǎng)度刻蝕多晶硅形成多晶硅柵；
6、腐蝕氧化層，露出單晶硅；7、選擇外延生長(zhǎng)并摻雜形成源漏區(qū)，以后和常規(guī)CMOS工藝一樣；由于在這種工藝中采用了SOI技術(shù)，而SOI片的成本比較高，器件的散熱效果很不好，而且用到了外延技術(shù)。因此應(yīng)用于工業(yè)生產(chǎn)的集成簡(jiǎn)便程度和生產(chǎn)效率都比較差。。

發(fā)明內(nèi)容
本發(fā)明提供一種在體硅上實(shí)現(xiàn)FinFET器件的方法，既利用SOI-FinFET器件結(jié)構(gòu)良好的電學(xué)性能，同時(shí)降低成本，提高集成度，散熱性能也得到了較好的改善。
準(zhǔn)雙柵場(chǎng)效應(yīng)晶體管的制備方法，步驟包括(1)在體硅片上，離子注入對(duì)源漏進(jìn)行摻雜，形成有源區(qū)；(2)刻蝕fin區(qū)，和源漏區(qū)形成“工”字型的圖形；(3)淀積氮化硅保護(hù)fin區(qū)，同時(shí)繼續(xù)刻蝕硅，進(jìn)行氧化，形成fin區(qū)的準(zhǔn)SOI結(jié)構(gòu)；(4)制備隔離區(qū)、柵介質(zhì)、柵電極，采用常規(guī)CMOS工藝完成后續(xù)步驟，直至基于體硅技術(shù)的準(zhǔn)SOI-FinFET器件制作完畢。
進(jìn)一步，氧化形成準(zhǔn)SOI結(jié)構(gòu)的時(shí)候，可以不完全把fin區(qū)下面的硅全部氧化干凈，氧化硅之間保留一層硅，用來(lái)增強(qiáng)器件的散熱性能。
本發(fā)明的技術(shù)效果利用了淀積氮化硅來(lái)保護(hù)fin區(qū)然后氧化形成fin區(qū)的準(zhǔn)SOI結(jié)構(gòu)，工藝簡(jiǎn)便，成本低廉。具體體現(xiàn)為以下特點(diǎn)1、本發(fā)明降低了對(duì)光刻對(duì)準(zhǔn)精度的要求。一般的FinFET制備方法對(duì)套刻精度要求很高，本方法由于工藝步驟的巧妙設(shè)計(jì)，避免了這個(gè)問(wèn)題。
2、本發(fā)明實(shí)現(xiàn)了在體硅上的部分準(zhǔn)SOI的FinFET結(jié)構(gòu)。不但避免提升源漏的工藝步驟，而且徹底去除了可能的漏電通道，使器件的短溝道效應(yīng)得到很大的改善。
3、本發(fā)明一定程度上克服了fin的正梯形分布，使其更加趨近于理想的矩形，改善器件的短溝效應(yīng)。
4、本工藝第一次實(shí)現(xiàn)了FinFET的應(yīng)力溝道器件，大大改善了器件的性能。因?yàn)閷?duì)于一般的FinFET的工藝，應(yīng)力溝道是無(wú)法實(shí)現(xiàn)的。


下面結(jié)合附圖，詳細(xì)描述本發(fā)明。
圖1-a為基于SOI的FinFET器件結(jié)構(gòu)示意圖，圖1-b為基于SOI的FinFET器件的剖面示意圖；圖中1-源漏接觸區(qū)，2-溝道區(qū)，3-柵介質(zhì)，4-多晶硅柵，5-襯底，6-SOI片的埋氧；
圖2-a為基于體硅的FinFET器件結(jié)構(gòu)示意圖，圖2-b為基于體硅的FinFET器件的剖面示意圖；圖中01-源漏接觸區(qū)，02-溝道區(qū)，03-柵介質(zhì)，04-多晶硅柵，05-襯底，06-準(zhǔn)SOI的氧化層。
具體實(shí)施例方式
參考圖2，按照本發(fā)明的技術(shù)方案，一個(gè)具體的實(shí)施方案，在四英寸的體硅片上進(jìn)行，版圖與普通MOSFET版圖相同，如下1.干氧氧化300_，LPCVD 400_氮化硅；2.光刻有源區(qū)版；3.RIE刻蝕氮化硅，保留至少250_二氧化硅；4.場(chǎng)注入注入B+，能量為40keV，劑量為5×1014/cm2；5.去膠清洗；6.LOCOS氧化4000_；7.淀積多晶硅4000_；8.淀積氮化硅700_；9.電子束刻蝕fin區(qū)；10.RIE氮化硅700_；11.ICP多晶硅4000_；12.淀積氧化硅500_；13.RIE氧化硅500_形成側(cè)墻；14.注入As+，能量為60keV，劑量為2×1015/cm2；15.漂二氧化硅干凈；16.電子束光刻；17.RIE氮化硅/氧化硅；18.ICP單晶硅，去膠清洗；19.淀積氮化硅400_，刻蝕氮化硅400_，形成側(cè)墻；20.ICP單晶硅2000_，氧化400_，形成準(zhǔn)SOI結(jié)構(gòu)；21.用磷酸煮氮化硅，去干凈；22.濕氧環(huán)境氧化300_，漂氧化硅300_，精確控制精度；23.長(zhǎng)柵氧50_；24.淀積多晶硅柵3000_，注入P+，能量為60keV，劑量為1×1015/cm2形成控制柵；
25.電子束光刻定義多晶硅柵，ICP多晶硅形成控制柵；26.LPCVD二氧化硅6000_，做鈍化層；27.光刻引線空版；28.RIE刻蝕二氧化硅6000_，再用BHF濕法腐蝕凈，形成引線孔；29.去膠清洗；30.濺射50～700_ Ti，1.0～1.2μm AlSi；31.光刻金屬引線版；32.RIE刻蝕Ti/AlSi；33.去膠清洗；34.合金化N2+H2中430℃下退火30分鐘。
即制得基于體硅上的準(zhǔn)SOI-FinFET器件。
權(quán)利要求
1.一種準(zhǔn)雙柵場(chǎng)效應(yīng)晶體管的制備方法，步驟包括(1)在體硅片上，離子注入對(duì)源漏進(jìn)行摻雜，形成有源區(qū)；(2)刻蝕fin區(qū)，和源漏區(qū)形成“工”字型的圖形；(3)淀積氮化硅保護(hù)fin區(qū)，同時(shí)繼續(xù)刻蝕硅，進(jìn)行氧化，形成fin區(qū)的準(zhǔn)SOI結(jié)構(gòu)；(4)制備隔離區(qū)、柵介質(zhì)、柵電極，采用常規(guī)CMOS工藝完成后續(xù)步驟，直至基于體硅技術(shù)的準(zhǔn)SOI-FinFET器件制作完畢。
2.如權(quán)利要求1所述的準(zhǔn)雙柵場(chǎng)效應(yīng)晶體管的制備方法，其特征在于氧化形成準(zhǔn)SOI結(jié)構(gòu)的時(shí)候，不把fin區(qū)下面的硅全部氧化干凈，氧化硅之間保留一層硅。
全文摘要
本發(fā)明提供一種基于體硅上的部分準(zhǔn)SOI－FinFET器件的制備方法，屬于CMOS超大規(guī)模集成電路制造技術(shù)領(lǐng)域。該方法包括首先在體硅片上，離子注入對(duì)源漏進(jìn)行摻雜，形成有源區(qū)；接著刻蝕fin區(qū)，和源漏區(qū)形成“工”字型的圖形；然后淀積氮化硅保護(hù)fin區(qū)，同時(shí)繼續(xù)刻蝕硅，進(jìn)行氧化，形成fin區(qū)的準(zhǔn)SOI結(jié)構(gòu)；制備隔離區(qū)、柵介質(zhì)、柵電極；最后采用常規(guī)CMOS工藝完成后續(xù)步驟，直至基于體硅技術(shù)的準(zhǔn)SOI－FinFET器件制作完畢。本發(fā)明利用了淀積氮化硅來(lái)保護(hù)fin區(qū)然后氧化形成fin區(qū)的準(zhǔn)SOI結(jié)構(gòu)，工藝簡(jiǎn)便，成本低廉。
文檔編號(hào)H01L21/02GK1622301SQ20041010154
公開日2005年6月1日 申請(qǐng)日期2004年12月23日 優(yōu)先權(quán)日2004年12月23日
發(fā)明者陳剛, 黃如, 張興, 王陽(yáng)元 申請(qǐng)人:北京大學(xué)