專利名稱：半導(dǎo)體集成電路的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路的制備方法。
背景技術(shù)：
圖4中描述了一種利用常規(guī)的半導(dǎo)體集成電路制備方法對后端部分進行半導(dǎo)體加工處理的方法。在本例中，使用了一種獨有的布線掩模以及一種獨有的過孔成形(viahole-formation)掩模。圖4A～4D是用于說明半導(dǎo)體A類產(chǎn)品中開發(fā)產(chǎn)品A-a的俯視圖；圖4E～4H是用于說明與圖4A～4D相同的半導(dǎo)體A類產(chǎn)品中另一個開發(fā)產(chǎn)品A-b的俯視圖。
圖4A是所述開發(fā)產(chǎn)品A-a的第n層上的金屬布線掩模Ma1。在該掩模Ma1上有用于進行金屬布線的電路圖形Pa1。
圖4B是所述同一開發(fā)產(chǎn)品A-a的第n+1層上的金屬布線掩模Ma2。在該掩模Ma2上有用于進行金屬布線的電路圖形(pattern)Pa2。
圖4C是只用于所述開發(fā)產(chǎn)品A-a的過孔成形掩模Ma3。在該掩模Ma3上帶有用于形成過孔VHa的圖形Pa3。
如圖4D所示，掩模Ma3上具有過孔圖形Pa3，在第n層上的金屬布線掩模Ma1與第n+1層上的金屬布線掩模Ma2之間形成了交叉點，而且過孔Vha已經(jīng)制作完成。
圖4E表示了所述另一個開發(fā)產(chǎn)品A-b的第n層上的金屬布線掩模Mb1。在該掩模Mb1上有用于進行金屬布線Hb1的電路圖形Pb1。
圖4F表示了所述另一個開發(fā)產(chǎn)品A-b的第n+1層上的金屬布線掩模Mb2。在該掩模Mb2上有用于進行金屬布線Hb2的電路圖形Pb2。
圖4G表示了只用在所述開發(fā)產(chǎn)品A-b的過孔掩模Mb3。在該掩模Mb3上帶有用于形成過孔VHb的圖形Pb3。
如圖4H所示，掩模Mb3上具有過孔圖形Pb3，在第n層上的金屬布線Hb1與第n+1層上的金屬布線Hb2之間形成了交叉點，而且過孔Vhb已經(jīng)制作完成。
換言之，根據(jù)常規(guī)的技術(shù)，對于開發(fā)產(chǎn)品A-b以及A-a，雖然同是屬于A類產(chǎn)品，但是在制造過程中分別需要不同的過孔掩模Ma3及Mb3。
而且，在一種力求減少過孔成形掩模Ma3及Mb3的技術(shù)中，還提供了一種結(jié)構(gòu)，預(yù)先在擴散層部分(前端部分)形成第二金屬布線層與第一保護膜層，然后再覆蓋過孔成形掩模，以形成所需要的電路(尚未經(jīng)過審查的日本專利申請，公開號為11-297698)。
在上述常規(guī)的技術(shù)中，針對每種不同的開發(fā)產(chǎn)品，都需要提供不同的過孔掩模，因此，準確掌握過孔成形掩模與開發(fā)產(chǎn)品之間的相互對應(yīng)關(guān)系就變得非常重要，由于任何類型產(chǎn)品都有很多開發(fā)產(chǎn)品，因而對所述過孔成形掩模的管理變得更加困難。
在半導(dǎo)體生產(chǎn)過程中的另一個問題就是，隨著芯片中層數(shù)的增加，所需過孔成形掩模的數(shù)量也急劇增加，這就會產(chǎn)生十分可觀的成本。
另外，如圖5所示，根據(jù)過孔圖形的不同，一個常規(guī)的過孔成形掩模Mc3包括一個獨立的圖形pc3，密集分布的圖形pc4，具有不同圖形比的圖形pc5、以及以混合形式產(chǎn)生一定圖形依存性的過孔等。由于以上問題，從制備過程來看，要以同等完成狀態(tài)來制備半導(dǎo)體集成電路是相當(dāng)困難的。

發(fā)明內(nèi)容
本發(fā)明所述的半導(dǎo)體集成電路制備方法是一種制備具有多層結(jié)構(gòu)的半導(dǎo)體集成電路的方法，其中包括在較低的層中進行布線，利用過孔成形掩模形成使上層布線與下層布線相互連接起來的過孔，在過孔中形成通路；并且上層布線連接到該通路上。除上述組成結(jié)構(gòu)之外，還進一步包括一種可以在各種開發(fā)產(chǎn)品中使用的過孔成形掩模。利用該通用過孔掩模，可以在下層布線與上層布線的交叉點，以及交叉點外的其他點制備過孔。所述過孔是一個通孔，該過孔中并未嵌入導(dǎo)電體(金屬)。而所述過孔中的連接線路包括嵌入導(dǎo)體的部分，并因此可被稱為嵌入通路。
在形成的通路中，任何在位置上未與下層布線與上層布線的交叉點相匹配的通路，都用一層絕緣層加以覆蓋，以便在對不匹配通路進行了隔離的狀態(tài)下，形成上層布線。
以上所述的半導(dǎo)體集成電路制備方法可以通過下述不同的方式進行說明。本發(fā)明的半導(dǎo)體集成電路制備方法是一種制備具有多層結(jié)構(gòu)的半導(dǎo)體集成電路的方法，其中在制備的過程中，為了在結(jié)構(gòu)上形成包括半導(dǎo)體基片以及在基片上形成的活性組分在內(nèi)的眾多的層，而重復(fù)進行下述處理過程進行下層布線；在下層布線上覆蓋第一中間絕緣層；利用過孔掩模，相對于該第一中間絕緣層制備過孔；在過孔中制備通路；在第一中間絕緣層以及通路上覆蓋第二中間絕緣層；在第二中間絕緣層上制備上層布線；將下層布線與上層布線通過通路進行連接。除上述結(jié)構(gòu)外，利用可以在各種開發(fā)產(chǎn)品中通用的過孔成形掩模，在下層布線與上層布線的交叉點處，以及交叉點外的其他點制備過孔。在形成的通路中，任何在位置上未與下層布線和上層布線的交叉點相匹配的通路，都用一層絕緣層加以覆蓋，以便在對不匹配通路進行了隔離的狀態(tài)下，形成上層布線。
在該通用過孔成形掩模上制備過孔圖形，以便與各種開發(fā)產(chǎn)品中的一系列過孔的位置進行匹配。更具體地，位于該通用過孔成形掩模上的一套過孔圖形，分別覆蓋所有有效開發(fā)產(chǎn)品中的相應(yīng)過孔位置。
當(dāng)該通用過孔成形掩模用于某種開發(fā)產(chǎn)品時，可將在掩模上的各種過孔劃分成兩類，分別是與相應(yīng)開發(fā)產(chǎn)品中有效通路位置相匹配的通路，以及與產(chǎn)品中無效的假通路相對應(yīng)的通路。而且，當(dāng)將上述掩模用于其他種類的開發(fā)產(chǎn)品時，該掩模上的各種過孔同樣被劃分成與相應(yīng)開發(fā)產(chǎn)品中有效通路位置相匹配的通路，以及與產(chǎn)品中無效的假通路相對應(yīng)的通路。有多少過孔圖形是有效的，又有多少過孔是無效的，將根據(jù)開發(fā)產(chǎn)品種類的不同而有所差異。
在無效過孔中同樣要制備通路，當(dāng)然，這些通路并不用于連接下層布線和上層布線。更具體地說，在相應(yīng)開發(fā)產(chǎn)品的各種通路中，一些通道并未在位置上與下層布線和上層布線的交叉點相匹配，是無效的通路，也叫假通路。
因此，當(dāng)上層布線完成后，該假通路將被絕緣層覆蓋掉，以便在形成上層布線的過程中保持絕緣。
按照上述方式，所述過孔成形掩模是多種開發(fā)產(chǎn)品通用的。因而，使用這種通用過孔成形掩模將會減少掩模的使用量，并進一步降低成本。
在上述結(jié)構(gòu)中，均勻分布有一系列過孔的掩模較適宜用作通用過孔成形掩模。這種均勻分布的過孔圖形可以擴展該掩模的使用范圍，換句話說，可以擴展其通用性。而且，處理過程也變得更加方便。
而且，參照上述結(jié)構(gòu)中用于對通路進行絕緣的絕緣層，該通路的下側(cè)較適宜用中間絕緣層加以覆蓋，而上側(cè)則用封帽層(cap layer)覆蓋。
本發(fā)明涉及一種制備半導(dǎo)體集成電路的方法，也可以將該發(fā)明進一步發(fā)展成為涉及通用過孔成形掩模的發(fā)明，因為，由將下層布線和上層布線相互連接起來的過孔圖形提供的過孔掩模，可以通用于各種類型的開發(fā)產(chǎn)品，其中，所述過孔圖形位于下層布線與上層布線的交叉點處，以及交叉點外的其他各處。
當(dāng)按照如上所述方法使用該通用過孔掩模時，在制備所述各種開發(fā)產(chǎn)品的過程中所必需的掩模數(shù)量就會大為減少，因而，可以降低與掩模相關(guān)的成本(掩?？偝杀?。
在上面所述的通用過孔掩模中，各種圖形較適合于均勻分布。這種均勻分布的過孔圖形可以擴展其在各種開發(fā)產(chǎn)品中的應(yīng)用范圍，增強其通用性。而且，也可以簡化諸如平版印刷、表面蝕刻、嵌入及化學(xué)機械拋光(CMP)等處理過程。
現(xiàn)在從半導(dǎo)體集成電路的角度對本發(fā)明進行說明，本發(fā)明的半導(dǎo)體集成電路包括以下結(jié)構(gòu)一個半導(dǎo)體基片和一個在該半導(dǎo)體基片上形成的活性組分層。其中，從結(jié)構(gòu)上講，上層布線以及下層布線通過通路相互連接，并在一系列層中重復(fù)上述連接方式；所述通路分布于下層布線與上層布線的交叉點，以及交叉點外的其他位置，在位置上未與下層布線和上層布線的交叉點相匹配的通路，是指與上層布線或下層布線中的一個相連接、或者與上下層布線都不連接，而保持其絕緣狀態(tài)。
在上述結(jié)構(gòu)中，所有通路都最好均勻分布。


本發(fā)明采用示例的方式進行說明，并且不限于相關(guān)附圖中所表示的內(nèi)容，其中，附圖中相同的參考符號代表相似的元件。
圖1A～1G分別為本發(fā)明的較佳實施例中制備半導(dǎo)體集成電路的方法。其中，圖1A～1D是用于說明半導(dǎo)體A類產(chǎn)品中開發(fā)產(chǎn)品A-a后端的圖形。圖1E～1G是用于說明開發(fā)產(chǎn)品A-b后端的圖形。并且，圖1A是下層布線的金屬布線掩模的俯視圖；圖1B是上層布線的金屬布線掩模的俯視圖；圖1C是過孔成形掩模的俯視圖；圖1D是上述圖1A、1B以及1C中各掩模相互疊加后的俯視圖；圖1E是下層布線的金屬布線掩模的俯視圖；圖1F是上層布線的金屬布線掩模的俯視圖；圖1G是上述圖1E、1C以及1F中各掩模相互疊加后的俯視圖；圖2A～2L分別為本發(fā)明較佳實施例制備半導(dǎo)體集成電路的方法中，對后端部分處理流程進行說明的截面圖，其中圖2A在制備集成電路的過程中在結(jié)構(gòu)內(nèi)形成下層布線步驟的截面圖；圖2B是說明形成SiN封帽層以及中間絕緣層步驟的截面圖；圖2C是說明在中間絕緣層上涂布光刻膠，并將制作完畢的光刻膠除去步驟的截面圖；圖2D是說明有選擇地移去中間絕緣層步驟的截面圖；圖2E是說明移去暴露的SiN封帽層步驟的截面圖；圖2F是說明形成屏蔽金屬步驟的截面圖；圖2G是說明生成銅(Cu)種子層步驟的截面圖；圖2H是說明形成銅體步驟的截面圖；圖2I是說明通過對銅體進行拋光而形成通路步驟的截面圖；圖2J是說明生成氮化硅(SiN)封帽層、中間絕緣層以及涂布光刻膠步驟的截面圖；圖2K是說明形成布線開口步驟的截面圖；圖2L是說明形成上層布線步驟的截面圖；圖3A～3H分別為根據(jù)常規(guī)技術(shù)制備半導(dǎo)體集成電路的方法中，后端部分掩模及其類似物的截面圖，其中圖3A是與圖2A相對應(yīng)的截面圖；圖3B是與圖2B相對應(yīng)的截面圖；圖3C是與圖2C相對應(yīng)的截面圖；圖3D是與圖2D相對應(yīng)的截面圖；圖3E是與圖2E相對應(yīng)的截面圖；圖3F是與圖2F相對應(yīng)的截面圖；圖3G是與圖2G相對應(yīng)的截面圖；圖3H是與圖2H相對應(yīng)的截面圖；圖3I是與圖2I相對應(yīng)的截面圖；圖3J是與圖2J相對應(yīng)的截面圖；圖3K是與圖2K相對應(yīng)的截面圖；圖3L是與圖2L相對應(yīng)的截面圖；圖4A～4H分別用于說明根據(jù)常規(guī)技術(shù)制備半導(dǎo)體集成電路的方法中，半導(dǎo)體A類產(chǎn)品中開發(fā)產(chǎn)品A-a后端的截面圖，其中圖4A是與圖1A相對應(yīng)的俯視圖；圖4B是與圖1B相對應(yīng)的俯視圖；圖4C是與圖1C相對應(yīng)的俯視圖；圖4D是與圖1D相對應(yīng)的俯視圖；圖4E是與圖1E相對應(yīng)的俯視圖；圖4F是與圖1F相對應(yīng)的俯視圖；圖4G是與圖1G相對應(yīng)的俯視圖；圖5是一個專用過孔成形掩模的俯視圖。
具體實施例方式
下面，結(jié)合附圖以及本發(fā)明的較佳實施例，對制備半導(dǎo)體集成電路的方法進行詳細說明。
圖1A～1G為根據(jù)本發(fā)明的較佳實施例制備半導(dǎo)體集成電路的處理流程。其中，圖1A～1D是用于說明半導(dǎo)體A類產(chǎn)品中開發(fā)產(chǎn)品A-a后端的俯視圖。圖1E～1G是說明半導(dǎo)體A類產(chǎn)品中另外一個開發(fā)產(chǎn)品A-b后端的俯視圖。圖1A～1G中圖形空間被一系列垂直參照線Xn(X1、X2、X3......)，以及一系列水平參照線Yn(Y1、Y2、Y3......)分割成網(wǎng)格；圖1C通用于兩種處理流程中。
圖1A說明了開發(fā)產(chǎn)品A-a中第n層上的金屬布線掩模Ma1。
在金屬布線掩模Ma1上，形成用于進行金屬布線Ha1的電路圖形Pa1。圖1B是圖1A所述同一開發(fā)產(chǎn)品A-a的第n+1層上的金屬布線掩模Ma2。在該掩模Ma2上形成用于進行金屬布線Ha2的圖形Pa2。在圖1A及圖1B中，分別用Pa1及Pa2表示不同的區(qū)域，這兩個區(qū)域都是由具有光傳輸特性、或者在掩模表面通透的開孔所組成的光傳輸部分。而除了Pa1及Pa2圖形形成區(qū)域之外的其他部分則無法進行光傳輸。
圖1C說明了可以用于A類產(chǎn)品中各種類型開發(fā)產(chǎn)品的過孔成形掩模Ma3。在圖1C中，在一系列垂直參照線Xn與一系列水平參照線Yn相交的每個點上，都有一個用于形成過孔VH的圖形p。圖形p在掩模Ma3的橫向和縱向上均勻的分布?？v向的均勻度可以與橫向的均勻度相同，也可以不同。
如圖1D所示，在通用掩模M3中存在用于生成過孔VH的圖形p，過孔VH可以按照該圖形，經(jīng)過處理得到。所述過孔VH不僅在第n層金屬布線Ha1與第n+1層上的金屬布線Ha2之間的交叉點形成，而且也在交叉點以外形成。
圖1E是另一個開發(fā)產(chǎn)品A-b的第n層上的金屬布線掩模Mb2。在該掩模Mb2上有用于進行金屬布線Hb1的圖形Pb1。
圖1F是上述開發(fā)產(chǎn)品A-b的第n+1層上的金屬布線掩模Mb2。在該掩模Mb2上有用于進行金屬布線Hb2的圖形Pb2。上述Pb1與Pb2圖形是由光傳輸部分或者開孔部分形成的。
如圖1C所示的通用掩模M3既可以應(yīng)用于開發(fā)產(chǎn)品A-a，也可以應(yīng)用于開發(fā)產(chǎn)品A-b，而且還可以應(yīng)用到其他開發(fā)產(chǎn)品中。
如圖1G所示，在通用掩模M3中存在用于生成過孔VH的圖形p，過孔VH可以按照該圖形，經(jīng)過處理得到。所述過孔VH不僅在第n層金屬布線Hb1與第n+1層上的金屬布線Hb2之間的交叉點形成，同時也在交叉點以外形成。
如圖1D以及圖1G所示，在一系列垂直參照線Xn與一系列水平參照線Yn相交的每個點上，都形成有一個通路孔VH。所述過孔VH在任何一個交叉點處都是絕緣的，除非該交叉點是金屬布線Ha1、Ha2與金屬布線Hb1、Hb2之間的交叉點。這些通路孔是蝕刻過程的產(chǎn)物，盡管是無效的假過孔。
在圖4A以及4G所示的常規(guī)技術(shù)中，有多少種類的開發(fā)產(chǎn)品，就需要同等數(shù)量的過孔掩模。與之成鮮明對比，本發(fā)明的較佳實施例只需一個通用掩模M3，在其整個表面，圖形均勻的分布，對于各種類型的開發(fā)產(chǎn)品而言，任何穿過掩模整個表面而形成的、不必要的過孔VH都將是無效的。
下面描述根據(jù)本發(fā)明實施例對后端部分進行處理的過程，包括在掩模的整個表面形成過孔VH，而任何不必要的過孔VH都將是無效的。在此，參照圖2A～2L，對在銅鑲嵌過程中后端的第二層布線(銅布線過程)的形成流程進行了說明。圖2A～2L說明了一個連續(xù)的過程，分別用序數(shù)#1～#12對其各個階段進行標注。
#1圖2A是當(dāng)?shù)谝粚硬季€13，也就是下層布線完成時的截面圖。參照圖2A中的標注符號，其中，10表示在處理過程中，在基片上形成了活性組分的MOS晶體管的結(jié)構(gòu)；11表示在處理過程中的結(jié)構(gòu)10最上層的中間絕緣層；12是在中間絕緣層11開孔部分的金屬保護層；13是在金屬保護層中嵌入的第一層銅布線。這里假定為了形成該第一層銅布線13而使用了金屬布線掩模Ma1。此時，第一層銅布線13的上表面仍然是暴露的，因而需要對其表面進行銅擴散以進行保護。
#2如圖2B所示，在最上層的整個表面形成了一個氮化硅SiN封帽(用于保護第一層布線)層14，利用該氮化硅保護層，將第一層布線完全封裝保護起來。然后，在該SiN保護層14的整個表面，按照與過孔深度(長度)相同的厚度生成一個中間絕緣層。
#3下一步，如圖2C所示，在中間絕緣層15的整個表面上涂布上一層光刻膠16。然后，利用通用掩模M3，通過光刻的方法形成具有開孔16a的過孔圖形。該開孔16a是在均勻網(wǎng)格交點上，而且，從位置上與第一層銅布線13相互對應(yīng)，而這些開孔一定要均勻分布。因此，在沒有第一層銅布線13的位置，也可以有開孔16a’。
#4如圖2D所示，在形成開孔16a以及開孔16a’之后，通過表面干蝕刻(dry etching)的方法，在中間絕緣層15中形成過孔15a，然后除去光刻膠。但是，通過選擇性蝕刻，用于保護第一層布線的SiN封帽層14仍然保持未蝕刻的原始狀態(tài)。直接連接第一層布線13的過孔以標號15a表示，而沒有直接連接第一層布線13的過孔以標號15a’表示。
應(yīng)該注意的是SiN層14的功能。SiN封帽層14對第一層布線13起到了密封保護作用，同時，它還是蝕刻的終止劑。
由于SiN保護層14是一個絕緣膜，因此，需要將過孔15a底部的SiN封帽層14除去，以保證第一層布線13(亦即下層布線)與第二層布線25(在本步驟中還尚未形成，請見圖2L)的傳導(dǎo)功能，其中，所述第二層布線25是分布于第一層布線13上部的上層布線。
#5如圖2E所示，將在過孔15a底部的SiN封帽層14通過蝕刻的方式加以去除。這樣，在中間絕緣層15中就會形成鑲嵌結(jié)構(gòu)。在蝕刻步驟中，由于是對SiN封帽層14下的中間絕緣層11進行的選擇性蝕刻，所以，過孔15a’底部的SiN封帽層14對于保證第一層布線13與第二層布線25的連接傳導(dǎo)功能而言是不需要的，則該保護層只是被蝕刻掉了一部分。
#6如圖2F所示，下一步，在過孔15a以及15a’內(nèi)部，利用氮化鈦(TiN)和氮化鉭(TaN)形成了一個金屬保護層17。該保護層利用濺射的方法從中間絕緣層15的上端一直擴散到鑲嵌結(jié)構(gòu)的內(nèi)部。在形成保護層的同時，在過孔15a’內(nèi)部也同樣形成金屬保護層17，即便它對于連接第一層布線13與第二層布線25是毫無用處的。
下面，將對在第一層布線13的上端如何阻斷Cu擴散，以連接第一層布線13與第二層布線25的過程進行說明。在第一層布線13中間部位的Cu擴散是通過金屬保護層加以阻斷的。而在第一層布線13周圍部分的Cu擴散是利用SiN封帽層14實現(xiàn)阻斷的。
#7如圖2G所示，利用電解電鍍的方法，在金屬保護層17上生成用于Cu生長的Cu種子層18。Cu的生長是利用鑲嵌結(jié)構(gòu)中的Cu種子層18的Cu，通過電解電鍍的方法實現(xiàn)的。生長后的Cu層也鑲嵌在過孔15a以及15a’內(nèi)部。
#8同時，如圖2H所示，由于Cu種子層18同樣在中間絕緣層15的最上端生成，因此，在中間絕緣層15上，也同時生長著銅金屬層19。
#9下一步，如圖2I所示，利用化學(xué)及機械拋光(CMP)的方法，對在中間絕緣層15的最上端生成的銅金屬層19，以及保護金屬層17進行拋光以便整平，這樣，就會形成通路19a以及19a’。所形成的通路19a以及19a’，除非是上表面的通路，將被周圍以及底部保護金屬層17完全阻斷。其下直接分布有第一層布線13的通路用19a來標識，而對其下面非直接分布有第一層布線13的通路用19a’來標識。
下面，將對形成Cu第二層布線(M2)的形成過程(Cu嵌入法)進行說明。
#10如圖2J所示，首先，在通路19a以及19a’的整個表面上形成一個SiN封帽層20，以便阻止Cu的進一步擴散。這樣，就將該通路19a以及19a’完全封閉起來。下一步，在SiN封帽層20的整個表面上，形成與第二層布線厚度相同的中間絕緣層21。
接下來，在中間絕緣層21的整個外表面上涂布一層光刻膠22。然后，利用金屬布線模板Ma2，通過光刻的方法形成具有開孔22a的過孔圖形。該布線圖形開孔22a的形成只限于在已形成有第二層布線25的位置。
#11如圖2K所示，下一步，通過表面干蝕刻的方法，在中間絕緣層21和SiN封帽層20中形成一個布線開孔23，然后除去殘余的光刻膠22。雖然在通路19a的上端部分形成所述布線開孔23，但是在通路19a’的上端部分并未生成布線開孔。因此，并沒有給未連接第一層布線13的通路19a’提供布線開孔23。也就是說，它仍然保持著由SiN封帽層20以及中間絕緣層21加以覆蓋的狀態(tài)。因此，通路19a’仍然保持絕緣。
#12下一步，雖然并未在圖中表現(xiàn)出來，利用濺射的方法在布線開孔23中形成由TiN或者TaN組成的金屬保護層24。同樣，通過電解電鍍的方法，在金屬保護層24上生成用于Cu生長的Cu種子層。Cu的生長是利用鑲嵌結(jié)構(gòu)中Cu種子層的Cu，通過電解電鍍的方法實現(xiàn)的。生長后的Cu層也鑲嵌在過孔25內(nèi)部。同時，由于Cu種子層同樣在中間絕緣層21的最上端生成，因此，在中間絕緣層21上，也同時生長著銅。在中間絕緣層21上生長的任何過量的Cu，以及金屬保護層24都將利用化學(xué)及機械拋光的方法加以除去，這樣，如圖2L所示，拋光磨平以及第二層布線25的過程就完成了。除非所述第二層布線25是在上表面，將被保護金屬層24完全阻斷。
所述SiN封帽層20可以用于阻斷通路19a’。通路19a’對于第一層布線13以及第二層布線25的連接而言是非必需的，對通路19a’上部的SiN封帽層20以及中間絕緣層21進行處理，因此，該通路19a’仍然保持絕緣狀態(tài)。
如圖2A所示，重復(fù)進行與形成第二層布線(形成鑲嵌結(jié)構(gòu))相同的過程，并通過重新恢復(fù)到原始狀態(tài)后，最終完成所述Cu多層布線的過程。
參照圖2A～2L，對本發(fā)明實施例的制備半導(dǎo)體集成電路方法中的下端處理流程進行進一步說明。為了進行對比，同時提供了根據(jù)常規(guī)技術(shù)對下端進行處理的流程圖3A～3L(截面圖)。在常規(guī)技術(shù)與本發(fā)明流程中相同的任何步驟，都標以相同的參照符號。
根據(jù)本實施例，過孔圖形均勻分布于通用過孔成形掩模中。但是，本發(fā)明并不一定局限于這樣的分布方式。當(dāng)所述掩模用于各種不同的開發(fā)產(chǎn)品時，按非均勻排布的圖形也是可以接受的。
在本發(fā)明實施例中，對Cu鑲嵌結(jié)構(gòu)布線過程進行了說明，但是，在這個過程中，鋁布線以及Cu鑲嵌結(jié)構(gòu)布線(單一/雙組分結(jié)構(gòu))都可以按照本流程實現(xiàn)。
為了便于參照，在圖1中對通用過孔成形掩模進行了說明，當(dāng)對其旋轉(zhuǎn)90度，或者向左或者向右移動時，就可以用于上端布線的過程中。
盡管上面對本發(fā)明進行了比較詳盡的說明和闡述，應(yīng)該非常清楚的是，如上所述僅為本發(fā)明的一些說明和實例而已，并非用于限定本發(fā)明的保護范圍。本發(fā)明的精神和保護范圍，應(yīng)包含在本發(fā)明的權(quán)利要求范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體集成電路的制備方法，包括步驟一，形成下層布線；步驟二，在過孔成形掩模上的一系列交叉點中，由下層布線與上層布線相互交叉后形成的第一交叉點處形成第一個過孔；在下層布線與上層布線并未發(fā)生交叉的第二交叉點位置形成第二個過孔，此時，與下層布線相對應(yīng)的一個金屬布線掩模，與上層布線相對應(yīng)的另一個金屬布線掩模，以及擁有大量交叉點的過孔掩模相互重疊在一起；步驟三，在第一個過孔中形成與下層布線相連接的第一通路，并在第二個過孔中形成不與下層布線相連接的第二通路；步驟四，形成上層布線，此時，上層布線與第一通路相連接，而利用絕緣層將第二通路覆蓋起來。
2.根據(jù)權(quán)利要求1所述的一種半導(dǎo)體集成電路制備方法，其中，在制備的過程中，形成下層布線，該布線包括半導(dǎo)體基片以及在基片上形成的活性組分；制備過程中在所述結(jié)構(gòu)上形成保護層，在該保護層上形成中間絕緣層；在中間絕緣層上涂布光刻膠，然后將光刻膠有選擇性地除去，以便形成與交叉點相匹配的過孔圖形開孔，然后將該開孔內(nèi)暴露出來的保護層除去，以形成步驟二中的過孔。
3.根據(jù)權(quán)利要求2所述的一種半導(dǎo)體集成電路制備方法，其中，在過孔的內(nèi)部形成保護金屬層，并在步驟二中的保護金屬層上形成金屬種子層。
4.根據(jù)權(quán)利要求3所述的一種半導(dǎo)體集成電路制備方法，其中，金屬通過所述金屬種子層開始生長，并且長成的金屬被嵌入到過孔的內(nèi)部，以形成步驟三中的通路。
5.根據(jù)權(quán)利要求4所述的一種半導(dǎo)體集成電路制備方法，其中，所述金屬為金屬銅。
6.根據(jù)權(quán)利要求1所述的一種半導(dǎo)體集成電路制備方法，其中，與過孔成形掩模中的交叉點相對應(yīng)的圖形，在橫向和縱向均勻地分布。
7.一種半導(dǎo)體集成電路的制備方法，其中，包括步驟一，在制備的過程中，在結(jié)構(gòu)內(nèi)形成下層布線，所述布線包括半導(dǎo)體基片以及在基片上形成的活性組分；步驟二，在步驟一完成之后，在下層布線上形成第一中間絕緣層；步驟三，在步驟二完成之后，在第一中間絕緣層中，利用過孔成形掩模制備過孔；步驟四，在步驟三完成之后，在過孔內(nèi)制備通路；步驟五，在步驟四完成之后，在第一中間絕緣層以及所述通路上，形成第二中間絕緣層；步驟六，在步驟五完成之后，在第二中間絕緣層中形成上層布線，并如此在各個層中重復(fù)上述步驟；利用通用過孔成形掩模在下層布線與上層布線的交叉點，以及交叉點以外的位置形成過孔，其中，所述通用過孔成形掩模可以像步驟三中的過孔成形掩模一樣在同一個產(chǎn)品類型中的各個種類、各個層次的開發(fā)產(chǎn)品中進行使用；在所形成的通路中，任何未在位置上與下層布線與上層布線的交叉點相匹配的通路，都在其較低位置以及較高位置用一層絕緣層加以覆蓋，這樣，那些在位置上未與所述交叉點相匹配的通路將不與下層布線或者上層布線連接，或者與兩種布線都不連接。
8.一種半導(dǎo)體集成電路的制備方法，其中，所述方法包括步驟一，在制備的過程中，在結(jié)構(gòu)內(nèi)形成下層布線，所述布線包括半導(dǎo)體基片以及在基片上形成的活性組分；步驟二，在步驟一完成之后，在下層布線上形成第一中間絕緣層；步驟三，在步驟二完成之后，在第一中間絕緣層中，利用過孔成形掩模制備過孔；步驟四，在步驟三完成之后，在第一中間絕緣層以及通路上，形成第二中間絕緣層；步驟五，在步驟四完成之后，在第二中間絕緣層以及通路上形成上層布線，并如此在各個層中重復(fù)上述操作步驟；利用通用過孔成形掩模在下層布線與上層布線的交叉點，以及交叉點以外的位置形成過孔，其中，所述通用掩?？梢韵癫襟E三中的過孔成形掩模一樣在同一個產(chǎn)品類型中的各個種類、各個層次的開發(fā)產(chǎn)品中使用；在所形成的通路中，任何在位置上未與下層布線與上層布線的交叉點相匹配的通路，都在其較低位置以及較高位置用一層絕緣層加以覆蓋，這樣，那些在位置上未與所述交叉點相匹配的通路將不與下層布線或者上層布線連接，或者與兩種布線均不連接。
9.根據(jù)權(quán)利要求7所述的一種半導(dǎo)體集成電路制備方法，其中，采用帶有一系列均勻分布的過孔的掩模，作為步驟三中的通用過孔成形掩模。
10.根據(jù)權(quán)利要求7所述的一種半導(dǎo)體集成電路制備方法，其中，為使所述通路與下層布線或者上層布線斷開，或者與兩種布線同時斷開狀態(tài)，所述通路下端采用中間絕緣層覆蓋，而其上端采用步驟五中的保護層覆蓋。
11.一種帶有用于與下層布線或者上層布線相連接的圖形的過孔成形掩模，其中，所述掩?？梢酝ㄓ糜诟鞣N開發(fā)產(chǎn)品；在下層布線與上層布線的交叉點，以及交叉點以外的位置形成過孔圖形。
12.根據(jù)權(quán)利要求11所述的一種過孔成形掩模，其中，各種圖形較佳地均勻分布。
13.一種半導(dǎo)體集成電路，包括一個半導(dǎo)體基片；一個在該半導(dǎo)體基片上形成的活性組分層，其中，上層布線與下層布線通過通路相互連接的結(jié)構(gòu)，在一系列層中重復(fù)使用；所述通路分布于下層布線與上層布線的交叉點、以及交叉點外的其他位置，并且在位置上未與交叉點相匹配的通路與與上層布線或下層布線之一相連接、或者與上下層布線都不連接，而保持其絕緣狀態(tài)。
全文摘要
本發(fā)明公開了一種半導(dǎo)體集成電路的制備方法，所述方法包括以下步驟形成下層布線；在過孔成形掩模上的一系列交叉點中，由下層布線與上層布線相互交叉后形成的第一交叉點處形成第一過孔；在下層布線與上層布線未發(fā)生交叉的第二交叉點位置形成第二過孔，此時，與下層布線相對應(yīng)的一個金屬布線掩模，與上層布線相對應(yīng)的另一個金屬布線掩模，以及擁有大量交叉點的過孔成形掩模相互重疊在一起；在第一過孔中形成與下層布線相連接的第一通路，并在第二過孔中形成不與下層布線相連接的第二通路；形成上層布線，此時，上層布線與第一通路相連接，而利用絕緣層將第二通路覆蓋起來。
文檔編號H01L23/532GK1630062SQ20041010163
公開日2005年6月22日 申請日期2004年12月20日 優(yōu)先權(quán)日2003年12月18日
發(fā)明者土田真由美 申請人:松下電器產(chǎn)業(yè)株式會社