專利名稱：半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)及制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)及制法，特別是關(guān)于一種整合芯片與承載件的半導(dǎo)體構(gòu)裝結(jié)構(gòu)及其制法。
背景技術(shù)：
隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品也逐漸向多功能、高性能的研發(fā)方向發(fā)展。為滿足半導(dǎo)體封裝件高集成度(Integration)以及微型化(Miniaturization)的封裝要求，提供多個主、被動元件及線路連接的電路板(Circuit board)也逐漸由單層板演變成多層板(Multi-layer board)，在有限的空間下，配合高密度的集成電路(Integrated circuit)需求，借由層間連接技術(shù)(Interlayer connection)擴大電路板上可利用的布線面積。
因電路板的導(dǎo)電線路層數(shù)以及元件密度提高，高度集成化(Integration)半導(dǎo)體芯片運行產(chǎn)生的熱量也會大幅增加，這些熱量若不及時排出，會導(dǎo)致半導(dǎo)體封裝件過熱，嚴(yán)重威脅芯片壽命。目前，球柵陣列(BGA)結(jié)構(gòu)在更多管腳數(shù)(1500pin)以上及高頻5GHz以上已無法符合電性及散熱的要需。覆晶的球柵陣列(FCBGA)結(jié)構(gòu)則可用于更多管腳數(shù)及更高頻的產(chǎn)品，但整體的封裝成本高，且在技術(shù)上仍有許多限制，尤其在電性連接部分，因為環(huán)保需求，電性連接材料，例如焊錫材料的鉛(Pb)等的禁用，但是使用其它替代材料后，出現(xiàn)了電性、機械及物性的品質(zhì)不穩(wěn)定現(xiàn)象。
為此，新的解決方法是將半導(dǎo)體直接埋入基板。如圖1所示，是美國專利第6,709,898號提出的散熱型半導(dǎo)體封裝件。如圖所示，該半導(dǎo)體封裝件包括一散熱板102，該散熱板102具有至少一凹部104；一半導(dǎo)體芯片114，該半導(dǎo)體芯片114的非作用表面118是借由一熱傳導(dǎo)粘著材料120接置在該凹部104中；一線路增層結(jié)構(gòu)122是借由增層技術(shù)形成在該散熱板102及該半導(dǎo)體芯片114上。
請參閱圖2，它是該散熱板102的剖面視圖，如圖所示，該散熱板102的凹部104從該散熱板102的上表面延伸到該散熱板102內(nèi)部一定的開孔深度處。
請參閱圖3，用于支撐該半導(dǎo)體芯片114元件的散熱板102的金屬材質(zhì)是單一的金屬材質(zhì)，雖可借由半蝕刻(half etching)的方式先形成接置半導(dǎo)體芯片114的凹部104，但因蝕刻的均勻性不易控制，使該散熱板102整版面的每一凹部104深度不一，無法形成平整面，不利于半導(dǎo)體元件的植入及接點連接，其高度及均勻性更難控制，甚至?xí)绊懞罄m(xù)進行線路增層結(jié)構(gòu)的工序品質(zhì)與電性連接可靠度。

發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的缺點，本發(fā)明的主要目的在于提供一種半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)及制法，能夠同時整合半導(dǎo)體芯片及其承載件。
本發(fā)明的又一目的在于提供一種半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)及制法，可提升芯片嵌埋在承載件的工序優(yōu)良率。
本發(fā)明的另一目的在于提供一種半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)及制法，可均勻控制承載件與芯片接置面的平整性。
本發(fā)明的另一目的在于提供一種半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)及制法，可提升后續(xù)進行線路增層結(jié)構(gòu)工序品質(zhì)與電性連接的可靠度。
本發(fā)明的另一目的在于提供一種半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)及制法，可改良半導(dǎo)體裝置的彎翹問題。
本發(fā)明的另一目的在于提供一種半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)及制法，可提升芯片的散熱效能。
為達(dá)上述及其它目的，本發(fā)明提供一種半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)及制法，該制法包括以下步驟首先，提供一承載結(jié)構(gòu)，該承載結(jié)構(gòu)具有第一承載板及直接形成在該第一承載板上的第二承載板，且該第二承載板具有至少一貫穿開孔；接著，將至少一半導(dǎo)體芯片接置在該第一承載板上、且收納在該第二承載板的開孔中，該半導(dǎo)體芯片的表面形成有多個電極焊墊；隨后，進行線路增層工序，在該芯片與第二承載板表面形成一介電層，并使介電層材料充填在該第二承載板開孔與芯片的間隙中；以及在該介電層中形成有盲孔，露出該芯片的電極焊墊；最后在該介電層上形成圖案化線路層及在該盲孔中形成導(dǎo)電盲孔，令該線路層能夠電性連接至該芯片的電極焊墊。
另外，在完成該增層的線路層時，也可在該線路層上覆蓋一阻層，接著蝕刻移除先前接置芯片的第一承載板，使該芯片背面能夠直接外露出，可進一步直接外接其它散熱裝置提升散熱效果，同時進一步縮減構(gòu)裝結(jié)構(gòu)的整體高度，有效達(dá)到輕薄短小目的。
再者，在完成該增層的第一線路層時，也可在該線路層上覆蓋一阻層，接著移除先前供接置芯片的第一承載板，外露出芯片，對該芯片外露表面及同側(cè)的承載層進行表面處理，接著在進行增層的后續(xù)線路工序時，在對該芯片外露表面及同側(cè)的承載層形成金屬層，使芯片直接連接金屬層，達(dá)到提升散熱效能的目的。
經(jīng)由上述工序，本發(fā)明的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)包括一承載結(jié)構(gòu)，該承載結(jié)構(gòu)包括第一承載板及直接形成在該第一承載板上的第二承載板，且該第二承載板具有至少一貫穿開孔；至少一半導(dǎo)體芯片，收納在該第二承載板開孔中并接置在該第一承載板上，且該半導(dǎo)體芯片表面形成有電極焊墊；以及一線路增層結(jié)構(gòu)，形成在該第二承載板及該半導(dǎo)體芯片上，且該線路增層結(jié)構(gòu)中形成有多個導(dǎo)電盲孔，電性連接至該半導(dǎo)體芯片上的電極焊墊。
本發(fā)明提供的另一種半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)包括一表面形成有電極焊墊的半導(dǎo)體芯片；一包覆該半導(dǎo)體芯片周圍的承載板；以及至少一線路增層結(jié)構(gòu)，形成在該收納有半導(dǎo)體芯片的承載板及該半導(dǎo)體芯片的一側(cè)，且該線路增層結(jié)構(gòu)中形成的導(dǎo)電盲孔電性連接至該半導(dǎo)體芯片上的電極焊墊，外露出該芯片未設(shè)置電極焊墊的一側(cè)。
本發(fā)明的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)及其制法提供至少一半導(dǎo)體芯片通過一導(dǎo)熱膠粘著層接置在一散熱承載結(jié)構(gòu)中，有效逸散該半導(dǎo)體芯片在運行時產(chǎn)生的熱量，且該半導(dǎo)體芯片是收納于接置在該承載結(jié)構(gòu)的第二承載板的開孔中，可縮短半導(dǎo)體裝置的整體厚度，達(dá)輕薄短小目的；此外，本發(fā)明在該收納有半導(dǎo)體芯片的承載結(jié)構(gòu)上直接形成有至少一線路增層結(jié)構(gòu)，令該線路增層結(jié)構(gòu)能夠借由導(dǎo)電盲孔電性導(dǎo)接至該半導(dǎo)體芯片上的電極焊墊，最后，可在該線路增層結(jié)構(gòu)的外表面設(shè)置有多個例如焊球、管腳或金屬凸墊等導(dǎo)電元件，提供該半導(dǎo)體構(gòu)裝結(jié)構(gòu)電性連接至外部裝置；再者，由于本發(fā)明的承載結(jié)構(gòu)是采用二種不同材料的組合，可以是二種不同的金屬層，因此可利用蝕刻或電鍍方式，在該第二承載板中形成平整的接置面，或結(jié)合一陶瓷層及一金屬層，借由陶瓷層在金屬層上預(yù)鑄開口，或金屬層在陶瓷層上蝕刻開口以在該承載結(jié)構(gòu)的第二承載板中形成有平整的接置面，供例如半導(dǎo)體芯片的電子元件能夠平穩(wěn)、一致地接置在該承載結(jié)構(gòu)上，提升芯片嵌埋在承載結(jié)構(gòu)的工序優(yōu)良率及均勻控制承載結(jié)構(gòu)與芯片接置面平整性，并利用不同材料特性降低半導(dǎo)體裝置的彎翹，甚至可提升后續(xù)進行線路增層結(jié)構(gòu)的工序品質(zhì)與電性連接可靠度。
另外，本發(fā)明還可移除該第一承載板，使該芯片得直接外露，縮減構(gòu)裝結(jié)構(gòu)的整體高度，有效達(dá)到輕薄短小目的，同時可進一步提供直接外接其它散熱裝置以提升散熱效果。
因此，本發(fā)明可借由整合散熱承載結(jié)構(gòu)、半導(dǎo)體芯片與線路增層結(jié)構(gòu)，同時結(jié)合半導(dǎo)體封裝技術(shù)的工序，可避免現(xiàn)有半導(dǎo)體封裝技術(shù)的缺點以及半導(dǎo)體裝置的工序界面整合問題，同時，可提高品質(zhì)及優(yōu)良率，節(jié)省成本，提高產(chǎn)量，得到良好的半導(dǎo)體芯片埋入基板的構(gòu)裝品質(zhì)及產(chǎn)品可靠性。


圖1是美國專利第6,709,898號案提出的半導(dǎo)體裝置的剖面示意圖；圖2是為美國專利第6,709,898號案提出的散熱板的剖面視圖；圖3是圖2所示的散熱板在容置芯片時產(chǎn)生缺失的局部剖面示意圖；圖4A至圖4J是本發(fā)明的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)的制法實施例1的剖面示意圖；圖5A至圖5J是本發(fā)明的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)的制法實施例2的剖面示意圖；圖5I′是為本發(fā)明的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)中在外露芯片的一側(cè)接置金屬層的剖面示意圖；以及圖5J′圖是本發(fā)明的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)中對應(yīng)接置有金屬層的線路層表面設(shè)置導(dǎo)電元件的剖面示意圖。
具體實施例方式
實施例1圖4A至圖4J詳細(xì)說明本發(fā)明的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)的制法實施例1的剖面示意圖。這些附圖均為簡化的示意圖，僅以示意方式說明本發(fā)明的基本架構(gòu)，因此僅顯示與本發(fā)明有關(guān)的構(gòu)成，且所顯示的構(gòu)成并非以實際實施時的數(shù)目、形狀及尺寸比例繪制，實際實施時的數(shù)目、形狀及尺寸比例是一種選擇性的設(shè)計，且構(gòu)成布局形態(tài)可能更復(fù)雜。
請參閱圖4A，首先提供一第一承載板400及第二承載板401，該第一承載板400具有一上表面400a及與該上表面400a相對的下表面400b，該第二承載板401可通過加熱、加壓、電鍍等方法形成在該上表面400a上。其中，該第一、第二承載板400、401的材料是不同的，它可以是下列組合Cu/Ni、Cu/Al、Al/Ni、Ni/Al，不銹鋼/Cu、Cu/不銹鋼、Al/不銹鋼等加以選擇性組合，若該第一、第二承載板是金屬及陶瓷的相互對應(yīng)組合，則金屬可以是Cu、Al、Ni和不銹鋼中的任一種材料，陶瓷是氧化鋁或氮化鋁等加以選擇性組合，且該第一、第二承載板400、401的厚度可視需要而定。
請參閱圖4B，接著在該第二承載板401上形成一圖案化阻層41，該阻層41可例如是干膜或液態(tài)光阻等光阻層(Photoresist)，它是利用印刷、旋涂或貼合等方式形成在該第二承載板401表面，再借由曝光、顯影等方式加以圖案化，使該阻層41僅覆蓋住部分第二承載板401。
請參閱圖4C，進行蝕刻工序，以第一承載板400作為蝕刻擋止層，通過選擇適當(dāng)?shù)奈g刻液，僅對該第二承載板401進行選擇性蝕刻，移除未被該阻層41覆蓋的第二承載板401，進而形成貫穿該第二承載板401表面的開孔401a，形成表面預(yù)設(shè)有多條供后續(xù)接置電子元件開口的承載結(jié)構(gòu)40，其中由于該承載結(jié)構(gòu)40是采用二種不同的金屬層，因此可在該承載結(jié)構(gòu)40的第一及第二承載板400、401接口中形成平整的接置面，供后續(xù)例如半導(dǎo)體芯片的電子元件能夠平穩(wěn)、一致地接置在該承載結(jié)構(gòu)40上，提升芯片嵌埋在承載結(jié)構(gòu)工序的優(yōu)良率及均勻控制承載結(jié)構(gòu)與芯片接置面的平整性，甚至?xí)嵘罄m(xù)進行線路增層結(jié)構(gòu)的工序品質(zhì)與電性連接可靠度。此外，應(yīng)注意者是若是金屬材質(zhì)的具有二層承載板的承載結(jié)構(gòu)40制作方式，除了可利用上述選擇性蝕刻方式形成平整的接置面開口外，也可借由先在第一承載板400上形成圖案化阻層(圖未標(biāo))，再通過電鍍方式在后續(xù)未供設(shè)置電子元件的第一承載板400上形成第二承載板401，在第一及第二承載板400、401交接處形成平整的接置面。
請參閱圖4D，還可利用光阻剝除技術(shù)(Stirpping process)等方式移除該阻層41。其中，由于移除該阻層41的工序是現(xiàn)有技術(shù)，在此不再贅述。再者，若第一及第二承載板是金屬與陶瓷的選擇性組合，則可用預(yù)鑄、燒結(jié)的方式在陶瓷部分形成開孔，借以形成如圖4D所示的雙層承載板結(jié)構(gòu)。其中該第二承載板是直接形成在該第一承載板上，不是通過粘著方式結(jié)合在一起的。
請參閱圖4E，通過一導(dǎo)熱膠粘著層42將一半導(dǎo)體芯片43的非電路面430接置在該第一承載板400上、且容納在該第二承載板401的開孔401a中。其中，該開孔401a的尺寸是配合該半導(dǎo)體芯片43的尺寸。該芯片43的電路面431上具有多條電極焊墊431a。
請參閱圖4F，接著在該第二承載板401及該半導(dǎo)體芯片43電路面431上形成一介電層402，且該介電層402填充在該第二承載板的開孔401a中。其中，該介電層可例如是非感旋光性樹脂，環(huán)氧樹脂類，例如預(yù)浸材(prepeg)、薄膜狀(film)的BT、ABF、PPE、PTFE等，或光感應(yīng)性樹脂(Photo-imagable Resin)等。
請參閱圖4G，還可利用例如激光鉆孔(laser drilling)或電漿蝕刻等方式，也或?qū)?yīng)光感應(yīng)性樹脂以曝光顯影方式以曝光顯影方式在該介電層402上形成多條盲孔402a，外露出該芯片43電路面431上的電極焊墊431a。
請參閱圖4H，接著，在該介電層402上形成圖案化線路層403，并對應(yīng)該盲孔402a形成導(dǎo)電盲孔402b，令該線路層403能夠借由該導(dǎo)電盲孔402b電性連接至該芯片43的電極焊墊431a，其中，該導(dǎo)電盲孔的結(jié)構(gòu)可采用全填滿導(dǎo)電層(Cu via filled)或未填滿的一般盲孔導(dǎo)電層，對于全填滿導(dǎo)電層的結(jié)構(gòu)型態(tài)可提升電氣特性及散熱效能。
請參閱圖4I，其后還可持續(xù)在該承載結(jié)構(gòu)40上進行線路的增層工序，在該收納有半導(dǎo)體芯片43的承載結(jié)構(gòu)40上形成有線路增層結(jié)構(gòu)44，并使該線路增層結(jié)構(gòu)44能夠電性連接至該芯片43的電極焊墊431a。
請參閱圖4J，接著在該線路增層結(jié)構(gòu)44的外緣表面形成圖案化防焊層405，使該防焊層405形成多條開孔，外露出該線路增層結(jié)構(gòu)44外緣表面的電性連接墊404部分，在該線路增層結(jié)構(gòu)44外緣表面的電性連接墊404上形成多個例如焊球406、管腳或金屬凸墊等導(dǎo)電元件，供該嵌埋入承載結(jié)構(gòu)40的半導(dǎo)體芯片43能夠電性導(dǎo)接至外部裝置。
因此，如圖4J所示，通過本發(fā)明上述的工序得到的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)主要包括一承載結(jié)構(gòu)40，該承載結(jié)構(gòu)40包括第一承載板400及直接形成在該第一承載板400上的第二承載板401，且該第二承載板401中形成有至少一貫穿開孔401a；至少一半導(dǎo)體芯片43，通過一導(dǎo)熱膠粘著層42接置在該第一承載板400上并收納在該第二承載板401的開孔401a中；以及至少一線路增層結(jié)構(gòu)44，形成在半導(dǎo)體芯片43及該第二承載板401上，且該線路增層結(jié)構(gòu)44是通過導(dǎo)電盲孔402b，電性連接至該半導(dǎo)體芯片43的電極焊墊431a。
其中，該半導(dǎo)體芯片43具有一非電路面430和一電路面431，且在該半導(dǎo)體芯片43的電路面431上形成有電極焊墊431a，它是將該半導(dǎo)體芯片43的非電路面430，通過導(dǎo)熱膠粘著層42接置在該第一承載板400與該第二承載板401開孔401a形成的凹槽中，通過該導(dǎo)熱性膠粘著層42與該承載結(jié)構(gòu)40構(gòu)成的散熱途徑(Thermally conductivepath)，直接排除該半導(dǎo)體芯片43運行時產(chǎn)生的熱量。
該線路增層結(jié)構(gòu)44是形成在半導(dǎo)體芯片43及該第二承載板401上，且該線路增層結(jié)構(gòu)44包括至少一介電層402、與該介電層交錯疊置的線路層403以及貫穿這些介電層402以電性連接該線路層的導(dǎo)電盲孔402b，且該多個導(dǎo)電盲孔402b能夠電性連接至收納在該第二承載板開孔401a中的該半導(dǎo)體芯片43上的電極焊墊431a。在該線路增層結(jié)構(gòu)44最外表面的線路層上則形成有多個電性連接墊404，用以提供植置有多個例如焊球(Solder ball)406等導(dǎo)電元件，提供收納在該承載結(jié)構(gòu)的該半導(dǎo)體芯片43通過其表面的電極焊墊431a、導(dǎo)電盲孔402b、線路層403以及焊球406電性連接至外部裝置。
實施例2另請參閱圖5A至圖5J，詳細(xì)說明本發(fā)明的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)的制法實施例2。本發(fā)明的實施例2與實施例1大致相同，其主要差異在于實施例2可移除第一承載板，使該芯片能夠直接外露，縮減結(jié)構(gòu)的整體高度，達(dá)到輕薄短小的目的，另它還可進一步直接外接其它的散熱裝置以提升散熱效果。
請參閱圖5A，首先提供一第一承載板500及第二承載板501，該第一承載板500具有一上表面500a及與該上表面500a相對的下表面500b，該第二承載板501直接形成在該上表面500a上。其中，該第一、第二承載板500、501可以是采用不同材質(zhì)的金屬層或一個是陶瓷層另一個是金屬層的選擇性組合，且該第一、第二承載板的厚度可視需要而定。
請參閱圖5B，該第一、第二承載板500、501的材質(zhì)是不同的金屬，或第一及第二承載板500、501材質(zhì)分別是金屬及陶瓷，接著在該第二承載板501上形成圖案化阻層51，該阻層51可以是例如干膜或液態(tài)光阻等光阻層(Photoresist)，它是利用印刷、旋涂或貼合等方式形成在該第二承載板501表面，再借由曝光、顯影等方式加以圖案化，使該阻層51僅覆蓋住部分第二承載板501。
請參閱圖5C，若該第一、第二承載板500、501的材質(zhì)是不同的金屬，或第一承載板500是陶瓷板，第二承載板501是金屬板，接著，進行蝕刻工序，以第一承載板500作為蝕刻擋止層，通過選擇適當(dāng)?shù)奈g刻液對該第二承載板501進行選擇性蝕刻，移除未被該阻層51覆蓋的第二承載板501，進而形成貫穿該第二承載板501表面的開孔501a，形成表面預(yù)設(shè)有多個供后續(xù)接置電子元件開口的承載結(jié)構(gòu)50，其中由于該承載結(jié)構(gòu)50是采用二種不同的材料，因此可在該承載結(jié)構(gòu)50的第一及第二承載板500、501相交接口中形成有平整的接置面，供后續(xù)例如半導(dǎo)體芯片的電子元件能夠平穩(wěn)、一致地接置在該承載結(jié)構(gòu)上，提升芯片嵌埋在承載件的工序優(yōu)良率及均勻控制承載件與芯片接置面的平整性，甚至可提升后續(xù)進行線路增層結(jié)構(gòu)的工序品質(zhì)與電性連接可靠度。此外，應(yīng)注意者是該金屬材質(zhì)承載結(jié)構(gòu)50的制作方式，除了可利用上述選擇性蝕刻方式形成平整的接置面開口外，也可借由先在第一承載板500上形成圖案化阻層(圖未標(biāo))，再通過電鍍方式在未供設(shè)置電子元件的第一承載板500上形成第二承載板501，在第一及第二承載板500、501交接處形成平整的接置面。
請參閱圖5D，還可利用光阻剝除技術(shù)(Stirpping process)等方式移除該阻層51。其中，由于移除該阻層51的工序?qū)儆诂F(xiàn)有技術(shù)，在此不再贅述。再者，若第一及第二承載板是金屬與陶瓷的選擇性組合，則可用預(yù)鑄燒結(jié)方式在陶瓷部分形成開孔，借以形成如圖5D所示的雙層承載板結(jié)構(gòu)。其中該第二承載板是直接形成在該第一承載板上，不是采取粘著方式結(jié)合在一起的。
請參閱圖5E，通過一粘著層52將至少一半導(dǎo)體芯片53的非電路面530接置在該第一承載板500上、且容納在該第二承載板501的開孔501a中。其中，該開孔501a的尺寸是配合該半導(dǎo)體芯片53的尺寸。
請參閱圖5F，接著在該第二承載板501及該半導(dǎo)體芯片53電路面531上形成一介電層502，且該介電層502填充在該第二承載板的開孔501a中，該芯片53的電路面531上具有多個電極焊墊531a，其中，該介電層502可例如是非感旋光性樹脂，環(huán)氧樹脂類，例如預(yù)浸材(prepeg)、薄膜狀(film)的BT、ABF、PPE、PTFE等，或光感應(yīng)性樹脂(Photo-imagable Resin)等。并可利用例如激光鉆孔(laserdrilling)或電漿蝕刻等方式，也或?qū)?yīng)光感應(yīng)性樹脂以曝光顯影方式在該介電層502上形成多個盲孔502a，外露出該芯片53電路面531上的電極焊墊531a。
請參閱圖5G，接著，在該介電層502上形成圖案化線路層503，且在該盲孔502a中形成導(dǎo)電盲孔502b，令該線路層503能夠借由該導(dǎo)電盲孔502b電性連接至該芯片53電路面531上的電極焊墊531a。
請參閱圖5H，其后，還可持續(xù)在該承載結(jié)構(gòu)50上進行線路的增層工序，并使該線路增層結(jié)構(gòu)54能夠電性連接至該芯片53的電極焊墊531a。
請參閱圖5I，還可移除該第一承載板500，使該半導(dǎo)體芯片53的一側(cè)能夠直接顯露在外界，可縮減構(gòu)裝結(jié)構(gòu)的整體高度，達(dá)到輕薄短小目的。甚至在移除該第一承載板500，使該半導(dǎo)體芯片53的一側(cè)外露時，在該芯片外露側(cè)及同側(cè)承載板進行表面處理，在形成線路增層工序中同時在該經(jīng)表面處理的一側(cè)形成金屬層55，使芯片的一側(cè)能夠直接連接金屬層55，借以提升散熱效果(如圖5I′圖所示)。
請參閱圖5J，接著即可在該線路增層結(jié)構(gòu)54的外緣表面形成圖案化防焊層505，使該防焊層505形成有多個開孔，外露出該線路增層結(jié)構(gòu)54外緣表面的電性連接墊504部分，在該線路增層結(jié)構(gòu)54外緣表面的電性連接墊504上形成有多個例如焊球506等的導(dǎo)電元件，供該芯片53能夠電性導(dǎo)接至外部裝置。另外，對應(yīng)圖5I′所示，在提供具有直接連接金屬層55的芯片53相連的線路增層結(jié)構(gòu)54上，也能夠形成有多個例如焊球506等的導(dǎo)電元件，供該芯片53能夠電性導(dǎo)接到外部裝置(如圖5J′所示)。
因此，如圖5J及圖5J′所示，通過本發(fā)明上述實施例2工序得到的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)主要包括一表面形成有電極焊墊531a的半導(dǎo)體芯片53；一包覆該半導(dǎo)體芯片53周圍的承載板501；以及一線路增層結(jié)構(gòu)54，是形成在該收納有半導(dǎo)體芯片53的承載板501及該芯片53上，且該線路增層結(jié)構(gòu)54形成有導(dǎo)電盲孔502b，電性連接至該半導(dǎo)體芯片53的電極焊墊531a，而外露出該芯片未設(shè)置電極焊墊的一側(cè)。另外，該半導(dǎo)體芯片53未電性連接有線路增層結(jié)構(gòu)的一側(cè)可接置有一金屬層55。
其中，該線路增層結(jié)構(gòu)54是形成在該半導(dǎo)體芯片53及承載板501上，且該線路增層結(jié)構(gòu)54包括至少一介電層502、與該介電層交錯疊置的線路層503以及貫穿這些介電層502以電性連接該線路層503的導(dǎo)電盲孔502b，且該多個導(dǎo)電盲孔502b能夠電性連接至該半導(dǎo)體芯片53上的電極焊墊531a。在該線路增層結(jié)構(gòu)54最外表面的導(dǎo)電線路層上則形成有多個電性連接墊504，提供植置有多個例如焊球506等的導(dǎo)電元件，提供該半導(dǎo)體芯片53能夠通過其表面的電極焊墊531a、該線路增層結(jié)構(gòu)54的導(dǎo)電盲孔502a與線路層503以及焊球506以電性連接至外部裝置。
本發(fā)明的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)及其制法主要是提供至少一半導(dǎo)體芯片通過一導(dǎo)熱粘著層接置在一散熱承載結(jié)構(gòu)中，有效逸散該半導(dǎo)體芯片在運行時產(chǎn)生的熱量，且該半導(dǎo)體芯片是收納于接置在該承載結(jié)構(gòu)的第二承載板的開孔中，可縮短半導(dǎo)體裝置的整體厚度，達(dá)輕薄短小目的；此外，本發(fā)明在該收納有半導(dǎo)體芯片的承載結(jié)構(gòu)上直接形成有至少一線路增層結(jié)構(gòu)，并令該線路增層結(jié)構(gòu)能夠借由導(dǎo)電盲孔，電性導(dǎo)接至該半導(dǎo)體芯片上的電極焊墊，最后，可在該線路增層結(jié)構(gòu)的外表面設(shè)置有多個例如焊球的導(dǎo)電元件，該半導(dǎo)體構(gòu)裝結(jié)構(gòu)能夠直接電性連接至外部裝置；再者，由于本發(fā)明的承載結(jié)構(gòu)是采用二種不同的金屬層，或是陶瓷及金屬的組合，因此可利用蝕刻、電鍍或預(yù)鑄燒結(jié)等方式，在該承載結(jié)構(gòu)的第二承載板中形成平整的接置面，供例如半導(dǎo)體芯片的電子元件能夠平穩(wěn)、一致地接置在該承載結(jié)構(gòu)上，提升芯片嵌埋在承載結(jié)構(gòu)的工序優(yōu)良率及均勻控制承載結(jié)構(gòu)與芯片接置面的平整性，甚到可提升后續(xù)進行線路增層結(jié)構(gòu)的工序品質(zhì)與電性連接可靠度。
另外，本發(fā)明的實施例中，還可移除該第一承載板，使該芯片能夠直接外露，縮減結(jié)構(gòu)的整體高度，有效達(dá)到輕薄短小目的，同時可進一步提供直接外接其它散熱裝置以提升散熱效果。
因此，本發(fā)明的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)可由整合散熱承載結(jié)構(gòu)、半導(dǎo)體芯片與線路增層結(jié)構(gòu)，同時結(jié)合半導(dǎo)體封裝技術(shù)的工序，避免現(xiàn)有半導(dǎo)體封裝技術(shù)的缺點以及半導(dǎo)體裝置的工序界面整合問題，同時，可提高優(yōu)良率，節(jié)省成本，提高產(chǎn)量，得到良好的半導(dǎo)體芯片埋入如基板的電路板構(gòu)裝的品質(zhì)及產(chǎn)品可靠性。
權(quán)利要求
1.一種半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)的制法，其特征在于，該制法包括提供一承載結(jié)構(gòu)，該承載結(jié)構(gòu)具有第一承載板及直接形成在該第一承載板上的第二承載板，且該第二承載板具有至少一貫穿開孔；將至少一半導(dǎo)體芯片接置在該第一承載板上、且收納在該第二承載板的開孔中，該半導(dǎo)體芯片的表面形成有多個電極焊墊；進行線路增層工序，在該芯片與第二承載板表面形成一介電層，并使介電層材料充填在該第二承載板開孔與芯片的間隙中；在該介電層中形成有盲孔，露出該芯片的電極焊墊；以及在該介電層上形成圖案化線路層及在該盲孔中形成導(dǎo)電盲孔，令該線路層能夠電性連接至該芯片的電極焊墊。
2.如權(quán)利要求1所述的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)的制法，其特征在于，該第一、第二承載板的材質(zhì)是不同的金屬組合或金屬與陶瓷組合中的一種。
3.如權(quán)利要求1或2所述的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)的制法，其特征在于，該承載結(jié)構(gòu)的工序包括在該第一承載板上接置第二承載板；在該第二承載板上形成一圖案化阻層；以及對外露出該圖案化阻層的第二承載板進行選擇性蝕刻，移除部分的第二承載板，外露出該第一承載板。
4.如權(quán)利要求1或2所述的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)的制法，其特征在于，該承載結(jié)構(gòu)的工序包括在該第一承載板上形成圖案化阻層；以及對該第一承載板進行電鍍，在該第一承載板上形成具有開孔的第二承載板。
5.如權(quán)利要求1所述的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)的制法，其特征在于，該制法還包括進行增層工序，在該半導(dǎo)體芯片與該第二承載板上形成線路增層結(jié)構(gòu)。
6.如權(quán)利要求5所述的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)的制法，其特征在于，該制法還包括在該最外緣線路表面設(shè)置導(dǎo)電元件。
7.如權(quán)利要求1所述的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)的制法，其特征在于，該制法還包括移除該第二承載板，使該半導(dǎo)體芯片的一側(cè)外露。
8.如權(quán)利要求7所述的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)的制法，其特征在于，該制法還包括在該芯片外露側(cè)及同側(cè)承載板進行表面處理，在形成線路增層工序中同時在該經(jīng)表面處理的一側(cè)形成金屬層。
9.如權(quán)利要求1所述的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)的制法，其特征在于，該半導(dǎo)體芯片是通過一導(dǎo)熱粘著層，接置在該第一承載板與該第二承載板開孔形成的凹槽中。
10.一種半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)，其特征在于，該基板結(jié)構(gòu)包括一承載結(jié)構(gòu)，該承載結(jié)構(gòu)包括第一承載板及直接形成在該第一承載板上的第二承載板，且該第二承載板具有至少一貫穿開孔；至少一半導(dǎo)體芯片，收納在該第二承載板開孔中并接置在該第一承載板上，且該半導(dǎo)體芯片表面形成有電極焊墊；以及一線路增層結(jié)構(gòu)，形成在該第二承載板及該半導(dǎo)體芯片上，且該線路增層結(jié)構(gòu)中形成有多個導(dǎo)電盲孔，電性連接至該半導(dǎo)體芯片上的電極焊墊。
11.如權(quán)利要求10所述的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)，其特征在于，該線路增層結(jié)構(gòu)的外表面上植置有多個的導(dǎo)電元件。
12.如權(quán)利要求10所述的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)，其特征在于，該線路增層結(jié)構(gòu)包括介電層、疊置在該介電層的線路層以及形成在該介電層中的導(dǎo)電盲孔。
13.如權(quán)利要求10所述的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)，其特征在于，該承載結(jié)構(gòu)、第一承載板及第二承載板的材質(zhì)是不同的金屬組合或金屬與陶瓷組合中的一種組合。
14.一種半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)，其特征在于，該基板結(jié)構(gòu)包括一表面形成有電極焊墊的半導(dǎo)體芯片；一包覆該半導(dǎo)體芯片周圍的承載板；以及至少一線路增層結(jié)構(gòu)，形成在該收納有半導(dǎo)體芯片的承載板及該半導(dǎo)體芯片的一側(cè)，且該線路增層結(jié)構(gòu)中形成的導(dǎo)電盲孔電性連接至該半導(dǎo)體芯片上的電極焊墊，外露出該芯片未設(shè)置電極焊墊的一側(cè)。
15.如權(quán)利要求14所述的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)，其特征在于，該基板結(jié)構(gòu)還包括一接置在該半導(dǎo)體芯片未電性連接有線路的一側(cè)上的金屬層。
16.如權(quán)利要求14所述的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)，其特征在于，該線路增層結(jié)構(gòu)包括介電層、疊置在該介電層的線路層以及形成在該介電層中的導(dǎo)電盲孔。
17.如權(quán)利要求14或15所述的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)，其特征在于，該線路增層結(jié)構(gòu)的外表面上植置有多個的導(dǎo)電元件。
18.如權(quán)利要求15所述的半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)，其特征在于，該承載板的材質(zhì)是金屬及陶瓷中的一種。
全文摘要
半導(dǎo)體構(gòu)裝的芯片埋入基板結(jié)構(gòu)及制法，該制法包括提供具有第一承載板及第二承載板的結(jié)構(gòu)，且該第二承載板形成一貫穿開孔；將半導(dǎo)體芯片的非電路面接置在該第一承載板上、且收納在該第二承載板的開孔中；在該芯片與第二承載板表面形成介電層，該介電層材料充填在該第二承載板開孔中；在該介電層中形成盲孔露出電極焊墊；然后在該介電層表面及內(nèi)部形成線路層及導(dǎo)電盲孔，使該線路層能夠電性連接至芯片的電極焊墊；之后還可在該線路層表面設(shè)置導(dǎo)電元件，供承載板上的半導(dǎo)體芯片能夠?qū)Ы拥酵獠垦b置；本發(fā)明可改良半導(dǎo)體裝置的彎翹問題、提升芯片的散熱效能、提高品質(zhì)及產(chǎn)量，節(jié)省成本。
文檔編號H01L23/12GK1797726SQ200410101638
公開日2006年7月5日 申請日期2004年12月20日 優(yōu)先權(quán)日2004年12月20日
發(fā)明者許詩濱 申請人:全懋精密科技股份有限公司