專利名稱：制造具有凹槽溝道區(qū)域的半導體裝置的方法
技術領域：
本發(fā)明是關于一種制造半導體裝置的方法；尤其是關于一種使用凹槽溝道陣列晶體管(RCAT)技術，制造半導體的方法。
背景技術：
由于半導體裝置集成和精密度的程度增加，所以要求的制程能力和可靠度也增加。尤其，在動態(tài)隨機存取存儲器(DRAM)的情形下，晶體管的特性幾乎是由淺溝槽隔離(STI)制程和形成柵極結構的制程決定。此晶體管的特性是決定DRAM整體的穩(wěn)定性最重要的因素。因此，應該要確實改善STI制程和形成柵極結構的制程的穩(wěn)定性，以增加DRAM整體的可靠度。
STI制程是半導體裝置的裝置隔離方法的其中之一。換言之，先在硅襯底上形成溝槽，然后再用絕緣材料，如氧化硅層，填滿溝槽內部。結果，即使在相同的隔離寬度下，也可以延伸有效的隔離長度。因此，相較于通過硅局部氧化(LOCOS)制程的裝置隔離，STI制程是一種可以得到較小隔離區(qū)域的技術。
最近，有一種凹槽溝道陣列晶體管(RCAT)的技術被提出，其可以改善在制造DRAM期間的刷新特性。
圖1A到圖1C為通過使用RCAT技術制造半導體裝置的傳統(tǒng)方法的橫截面圖。
參照圖1A，多個具有STI結構的裝置隔離層12被形成在襯底11之上。之后，硬掩模氧化物層13和硬掩模多晶硅層14，依序沉積在襯底11的上部分之上。在此，硬掩模氧化物層13和硬掩模多晶硅層14，是被用以當作形成多個凹槽溝道區(qū)域的硬掩模。
其次，將感光層沉積在硬掩模多晶硅層14之上，然后通過透過曝光和顯影制程，將感光層制作成圖案，形成用以形成凹槽溝道的掩模15。
接著，通過使用掩模15當作蝕刻屏障，蝕刻硬掩模多晶硅層14和硬掩模氧化物層13，因此曝露出在襯底11預定區(qū)域的多個凹槽溝道區(qū)域。
參照圖1B，在預定區(qū)域中的多個曝露的凹槽溝道區(qū)域被以預定的厚度蝕刻，于是形成多個溝槽16。在形成多個溝槽16時，掩模15全部都用完，而剩下硬掩模氧化物層13和硬掩模多晶硅層14。
參照圖1C，透過濕式蝕刻制程，移除硬掩模氧化物層13和硬掩模多晶硅層14。
其次，以圍繞多個溝槽16的方式，形成多個柵極氧化物層17。之后，沉積多個導電層在多個柵極氧化物層17上，以填滿多個溝槽16。接著，選擇性制作用于多個柵極結構和多個柵極氧化物層17的導電層的圖案，于是形成多個柵極結構18。此時，多個柵極結構18的每一個，都包含埋在溝槽當中的下區(qū)域和突出超過襯底11的上部分的上區(qū)域。因此，通過柵極結構的下區(qū)域，可以形成多個凹槽溝道區(qū)域。
其次，通過執(zhí)行離子植入(implantation)，在襯底11上形成多個源極/漏極區(qū)19。
但是，當移除用以形成多個溝槽16，其是用以形成凹槽溝道區(qū)域，的硬掩模，即硬掩模氧化物層13和硬掩模多晶硅層14時，根據(jù)傳統(tǒng)方法，會在多個裝置隔離層12的多個頂角邊緣產(chǎn)生多個溝(moat)M。
圖2A為根據(jù)傳統(tǒng)方法，產(chǎn)生多個溝M的橫截面圖，而圖2B為根據(jù)傳統(tǒng)方法，用以形成多個柵極結構的剩余層的橫截面圖。
參照圖2A，在移除硬掩模氧化物層13之后，產(chǎn)生多個其表面變成低于在裝置隔離層的多個頂角邊緣處的活性區(qū)表面的溝M。
當透過濕式蝕刻制程移除硬掩模氧化物層13時，由于多個其為氧化物層的裝置隔離層12也會被濕式蝕刻，所以產(chǎn)生這些多個溝M。此外，在形成多個柵極氧化物層之前，在執(zhí)行清洗制程時，會有因額外的濕式蝕刻而使多個溝M的深度更深的問題。
參照圖2B，當通過蝕刻用以形成多個柵極結構的導電層，形成多個柵極結構時，要蝕刻掉存在多個溝M當中的導電層18A就會變得佷困難。在此，若用以形成多個柵極結構的導電層18A殘留在多個溝M之中時，在導電圖案之間就會發(fā)生短路。

發(fā)明內容
因此，本發(fā)明的目的是要提供一種制造具有多個凹槽溝道區(qū)域的半導體裝置的方法，其在凹槽溝道陣列晶體管(RCAT)制程期間，當移除硬掩模氧化物層時，能夠極小化所產(chǎn)生的溝的深度。
根據(jù)本發(fā)明的一方向，本發(fā)明提供一種制造具有凹槽溝道區(qū)域的半導體裝置的方法，其包含下列步驟在襯底中形成多個裝置隔離層；在裝置隔離層和襯底上，形成硬掩模氮化物層、硬掩模氧化物層和硬掩模多晶硅層，于是可以得到硬掩模圖案；在具有硬掩模圖案的襯底的預定區(qū)域形成多個溝槽，以曝露多個凹槽溝道區(qū)域；選擇性移除硬掩模圖案；及在多個溝槽中，形成多個柵極結構。


根據(jù)下面參考相關附圖的較佳實施例的說明，本發(fā)明上述的和其他的目的與特征將會變得更清楚，其中圖1A到圖1C為通過仗用凹槽溝道陣列晶體管(RCAT)技術制造半導體裝置的傳統(tǒng)方法的橫截面圖；圖2A為根據(jù)傳統(tǒng)方法，產(chǎn)生多個溝M的橫截面圖；圖2B為根據(jù)傳統(tǒng)方法，用以形成多個柵極結構的剩余層的橫截面圖；及圖3A到圖3E為通過使用根據(jù)本發(fā)明的RCAT技術，形成半導體裝置的方法的橫截面圖。
具體實施例方式
下面將參考附圖，詳細說明根據(jù)本發(fā)明的較佳實施例，制造具有多個凹槽溝道區(qū)域的半導體裝置的方法。
圖3A到圖3E為通過使用根據(jù)本發(fā)明的凹槽溝道陣列晶體管(RCAT)技術，形成半導體裝置的方法的橫截面圖。
參照圖3A，用于多個溝槽的多個裝置隔離層22被形成在襯底21上，然后在襯底21上形成硬掩模氮化物層23。
此時，硬掩模氮化物層23是以厚度范圍從為約50到約200的氮化硅(Si3N4)來形成。
其次，硬掩模氧化物層24和硬掩模多晶硅層25被順序地沉積在硬掩模氮化物層23上。此處，硬掩模氧化物層24是由二氧化硅(SiO2)制成，并且硬掩模氧化物層24的厚度范圍為約50到約200。硬掩模多晶硅層25是使用制造半導體的典型制程形成的多晶硅層制成，并且硬掩模多晶硅層25較佳的厚度范圍為約500到約2,000。
如上所述，用以形成根據(jù)本發(fā)明的凹槽溝道區(qū)域的硬掩模的結構，是通過堆疊硬掩模氮化物層23、硬掩模氧化物層24和硬掩模多晶硅層25所形成的三重層結構。此處，硬掩模氮化物層23除了扮演用以形成凹槽溝道區(qū)域的硬掩模的角色之外，還用以當作蝕刻硬掩模氧化物層24時的蝕刻停止層。
其次，在硬掩模多晶硅層25上形成感光層。然后，透過曝光和顯影制程，將感光層制作成圖案，于是可以得到掩模26。
接著，通過使用掩模26當作蝕刻屏障，依序蝕刻硬掩模多晶硅層25、硬掩模氧化物層24和硬掩模氮化物層23，于是曝露出在襯底21中的多個凹槽溝道區(qū)域。
對于另外一種方式，通過使用掩模26當作蝕刻屏障，先蝕刻硬掩模多晶硅層25。之后，移除掩模26，然后，通過使用硬掩模多晶硅層25當作蝕刻屏障，蝕刻硬掩模氧化物層24和硬掩模氮化物層23。
參照圖3B，通過蝕刻預定厚度的多個曝露的凹槽溝道區(qū)域，形成多個溝槽27。在形成多個溝槽27期間，硬掩模多晶硅層25和掩模26可以全部都用完，而剩下硬掩模氮化物層23和硬掩模氧化物層24。
參照圖3C，通過使用硬掩模氮化物層23當作蝕刻停止層，濕式蝕刻蝕刻硬掩模氧化物層24。此時，采用氟化氫(HF)溶液濕式蝕刻硬掩模氧化物層24。HF溶液具有不會蝕刻氮化物層的特性，所以硬掩模氮化物層23可足以扮演蝕刻停止層的角色。
參照圖3D，濕式蝕刻硬掩模氮化物層23。此時，硬掩模氮化物層23是通過使用磷酸(H3PO4)溶液作濕式蝕刻。但是，因為其為氧化物層的多個裝置隔離層22，對H3PO4溶液不具有選擇比，所以多個裝置隔離層22不會被蝕刻。
同時，除了濕式蝕刻制程之外，硬掩模氮化物層23也可以使用選擇性干式蝕刻制程移除。此時，選擇性干式蝕刻制程是使用氯氣。
參照圖3E，以圍繞多個溝槽27的方式，形成多個柵極氧化物層28。之后，沉積用于多個柵極結構的導電層，直到填滿在多個柵極氧化物層28上的多個溝槽27。
其次，用于多個柵極結構的導電層和多個柵極氧化物層28被選擇性地圖案化，于是形成多個柵極結構29。此時，每一個柵極結構29都包含埋在溝槽當中的下區(qū)域和突出超過襯底21的上區(qū)域。因此，通過柵極結構的下區(qū)域，可以形成多個凹槽溝道區(qū)域。
其次，通過執(zhí)行離子植入，在襯底21上形成多個源極/漏極區(qū)30。
根據(jù)本發(fā)明的實施例，當硬掩模氧化物層24被濕式蝕刻時，因為硬掩模氮化物層23扮演蝕刻停止層的角色，所以可以防止多個裝置隔離層22被蝕刻。因此，在多個裝置隔離層22的頂角邊緣處不會產(chǎn)生多個溝槽。
通過使用硬掩模氮化物層來防止多個裝置隔離層的頂角邊緣中溝的產(chǎn)生，本發(fā)明有助于對多個柵極結構容易地執(zhí)行蝕刻制程而不會有任何殘留層，從而提供了改善裝置特性的效果。
本申請書包含2004年5月6日向韓國專利局申請的韓國專利公報第KR2004-0031938號的相關主題，此處將所有的內容都納入?yún)⒖肌?br> 本發(fā)明已對特定實施例詳細說明，那些熟悉本項技術人士所做的各種不同的變化例和修正例，明顯將不脫離本發(fā)明在后面的權利要求所界定的精神和范圍。
主要元件符號說明11襯底12裝置隔離層13硬掩模氧化物層14硬掩模多晶硅層15掩模16溝槽17柵極氧化物層18柵極結構19源極/漏極區(qū)21襯底22裝置隔離層23硬掩模氮化物層24硬掩模氧化物層25硬掩模多晶硅層26掩模27溝槽28柵極氧化物層29柵極結構30源極/漏極區(qū)M 溝
權利要求
1.一種制造具有凹槽溝道區(qū)域的半導體裝置的方法，包含下列步驟在襯底中形成多個裝置隔離層；在裝置隔離層和襯底上，形成硬掩模氮化物層、硬掩模氧化物層和硬掩模多晶硅層，于是得到硬掩模圖案；在具有硬掩模圖案的襯底的預定區(qū)域形成多個溝槽，以曝露多個凹槽溝道區(qū)域；選擇性移除硬掩模圖案；及在多個溝槽中，形成多個柵極結構。
2.如權利要求第1項的方法，其中通過使用硬掩模氮化物層當作蝕刻停止層，選擇性蝕刻硬掩模氧化物層，移除硬掩模圖案；然后選擇性蝕刻硬掩模氮化物層。
3.如權利要求第2項的方法，其中通過濕式蝕刻制程移除硬掩模氧化物層。
4.如權利要求第3項的方法，其中用以移除硬掩模氧化物層的濕式蝕刻制程是使用HF溶液執(zhí)行。
5.如權利要求第2項的方法，其中硬掩模氮化物層是通過濕式蝕刻制程和干式蝕刻制程其中之一移除。
6.如權利要求第5項的方法，其中用以移除硬掩模氮化物層的濕式蝕刻制程是使用H3PO4溶液執(zhí)行。
7.如權利要求第1項的方法，其中硬掩模氮化物層形成的厚度范圍是為約50到約200。
8.如權利要求第1項的方法，其中硬掩模氧化物層形成的厚度范圍是為約50到約200。
9.如權利要求第1項的方法，在形成柵極結構圖案的步驟之前，還有包含在溝槽上形成柵極氧化物層的步驟。
全文摘要
本發(fā)明是關于一種制造具有多個凹槽溝道區(qū)域的半導體裝置的方法。此方法包含下列步驟在襯底中形成多個裝置隔離層；在裝置隔離層和襯底上，形成硬掩模氮化物層、硬掩模氧化物層和硬掩模多晶硅層，于是可以得到硬掩模圖案；使用硬掩模圖案在襯底的預定區(qū)域中形成多個溝槽，以曝露多個凹槽溝道區(qū)域；選擇性移除硬掩模圖案；及在多個溝槽中，形成多個柵極結構。
文檔編號H01L21/00GK1694237SQ20041010416
公開日2005年11月9日 申請日期2004年12月30日 優(yōu)先權日2004年5月6日
發(fā)明者樸洙永 申請人:海力士半導體有限公司