專(zhuān)利名稱(chēng)：驅(qū)動(dòng)非易失性存儲(chǔ)器的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及驅(qū)動(dòng)非易失性存儲(chǔ)器的方法。
背景技術(shù)：
近年，在便攜電話(huà)或便攜信息終端方面處理大量圖像信息的需求也增多，希望有高速、低消耗功率且小型、大容量的非易失性存儲(chǔ)器。其中，近年作為超高集成且可非易失動(dòng)作的存儲(chǔ)器也集中注意于利用具有根據(jù)結(jié)晶狀態(tài)改變作為整體的電阻值特性的材料的存儲(chǔ)器，所謂的相變存儲(chǔ)器件。
該器件作成通過(guò)2電極材料夾持由多只硫族(chalcogen)元素構(gòu)成的相變材料的較簡(jiǎn)單構(gòu)造，通過(guò)電流在2電極間流過(guò)，在相變材料內(nèi)加焦耳熱，使相變材料的結(jié)晶狀態(tài)在非晶相和結(jié)晶相之間變化，實(shí)現(xiàn)數(shù)據(jù)的記錄。例如在GeSbTe系的相變化材料等，通常以多種結(jié)晶混在材料中，原理上可模擬地使2電極間的電阻值變化。因而，這些相變材料不限于對(duì)數(shù)字存儲(chǔ)器的應(yīng)用，也期望對(duì)可記錄多值的模擬存儲(chǔ)器內(nèi)的應(yīng)用。
由于在相變材料的存儲(chǔ)器活性區(qū)域的結(jié)晶狀態(tài)在室溫是極其穩(wěn)定的，所以超過(guò)十年的存儲(chǔ)保持也是十分可能的。例如Ovshinsky的美國(guó)專(zhuān)利第5,296,716號(hào)公報(bào)(以下記作專(zhuān)利文獻(xiàn)1)是示出有關(guān)相變存儲(chǔ)器的技術(shù)水平的文獻(xiàn)。
此外，以電場(chǎng)效果型晶體管MOS作為開(kāi)關(guān)元件使用的相變存儲(chǔ)單元的構(gòu)成由Lowrey等的美國(guó)專(zhuān)利6,314,014號(hào)公報(bào)(以下，記作專(zhuān)利文獻(xiàn)2)上公開(kāi)。
圖12是說(shuō)明用現(xiàn)有技術(shù)的電場(chǎng)效應(yīng)型晶體管的相變存儲(chǔ)單元的圖，(a)、(b)、(c)是分別示出相變存儲(chǔ)單元的電路圖，用了相變材料的電阻變化元件的截面圖，用了相變材料的電阻變化元件的電流電壓特性的圖。(a)所示的電路圖是與上述專(zhuān)利文獻(xiàn)2上公開(kāi)的電路圖同樣的電路圖。本相變存儲(chǔ)單元配備電場(chǎng)效應(yīng)型晶體管(以下，記作MOS)90、由承擔(dān)存儲(chǔ)功能的相變材料構(gòu)成的電阻變化元件91、數(shù)據(jù)輸入輸出用的位線(xiàn)BL、與柵電極連接使MOS90通/斷進(jìn)行數(shù)據(jù)輸入輸出控制的字線(xiàn)WL、電流或電壓供給部VA。在這里，電阻變化元件91例如如(b)所示形成。即，電阻變化元件91配備上部電極100、GeSbTe(鍺、銻、碲)等的相變材料膜101、氧化硅膜等層間絕緣膜103、作為發(fā)熱加熱器作用的金屬插體(plug)104以及下部電極105。在這里，與電極插體(plug)104相接的相變材料膜101中的相變區(qū)域102，如后述所示，結(jié)晶狀態(tài)變化。
在圖12(c)虛線(xiàn)所示，如果初始狀態(tài)在作為高電阻(非晶質(zhì))的電阻變化元件上加電壓，因?yàn)橹钡介撝惦妷篤th為止幾乎完全沒(méi)有電流流過(guò)，所以發(fā)熱量少，維持高電阻狀態(tài)(以下，也記作復(fù)位(reset)狀態(tài))，一旦施加電壓超過(guò)閾值電壓Vth，通過(guò)由電流產(chǎn)生的焦耳熱使相變材料膜101的一部分(圖12的(b)的相變區(qū)域102)結(jié)晶化，成為低電阻狀態(tài)(以下，也記作設(shè)置(set)狀態(tài))。這樣一來(lái)，使應(yīng)用相變材料的電阻變化元件的設(shè)置狀態(tài)及復(fù)位狀態(tài)的電阻值通過(guò)分別例如與1及0數(shù)據(jù)對(duì)應(yīng)，可以如上述所示地實(shí)現(xiàn)儲(chǔ)存功能。為了使成為低電阻狀態(tài)的相變材料再返回高電阻狀態(tài)(復(fù)位狀態(tài))，也可以在電阻變化元件內(nèi)流過(guò)規(guī)定閾值電流Ith以上的電流之后，急冷即可。
如圖12(c)所示地，可使電阻變化元件處于高電阻狀態(tài)的電流區(qū)域I/Ith＞1稱(chēng)為復(fù)位電流區(qū)域，使處于低電阻狀態(tài)的電流區(qū)域I/Ith＝0.6～1稱(chēng)為設(shè)置電流區(qū)域。在讀出現(xiàn)在的電阻變化元件電阻值的情況下，為了回避讀出擾動(dòng)(read disturbance)(通過(guò)讀出動(dòng)作產(chǎn)生的電阻值變化)，有必要在低電流區(qū)域I/Ith＜0.6(施加電壓在約0.45V以下)讀出。例如，在如圖12的(a)所示構(gòu)成的存儲(chǔ)單元，在電阻值讀出時(shí)，有必要將在電壓供給部VA上施加的電壓設(shè)定在0.45V以下。
然而，為了使相變存儲(chǔ)器作成復(fù)位狀態(tài)，即使在0.18μm法則(rule)的微細(xì)元件，各電阻變化元件也有必要流過(guò)1mA以上的大電流。為此，使用MOS作為開(kāi)關(guān)元件的情況下，由于溝道寬度增大產(chǎn)生的占有面積增大，或必須提高施加?xùn)烹姌O電壓引起的消耗功率增加，成為問(wèn)題。此外，為了避免如上述所示，電阻值讀出時(shí)的讀出擾動(dòng)，作為開(kāi)關(guān)元件的MOS的源極·漏極之間未加足夠的電壓，存在所謂難以高速讀出動(dòng)作的問(wèn)題，即使在低電壓動(dòng)作時(shí)也必須可得高驅(qū)動(dòng)力的高性能開(kāi)關(guān)元件。
與本發(fā)明有關(guān)的文獻(xiàn)一覽表美國(guó)專(zhuān)利第5,296,716號(hào)公報(bào)(內(nèi)容參照「背景技術(shù)」欄)，美國(guó)專(zhuān)利第6,314,014號(hào)公報(bào)(內(nèi)容參照「背景技術(shù)」欄)，特開(kāi)2003-100991號(hào)公報(bào)，在該文獻(xiàn)內(nèi)公開(kāi)了相變型存儲(chǔ)器與MOS晶體管的漏極區(qū)域連接的非易失存儲(chǔ)元件。
特開(kāi)2001-210831號(hào)公報(bào)，在該文獻(xiàn)內(nèi)公開(kāi)了與基板和柵極電連接的DTMOS。

發(fā)明內(nèi)容
為了解決上述課題，本發(fā)明的目的是提供使作為開(kāi)關(guān)元件利用了柵極和基板電連接著的MOS的非易失存儲(chǔ)單元可低耗電且高性能動(dòng)作的驅(qū)動(dòng)方法。
對(duì)達(dá)到上述目的的第一本發(fā)明的非易失性存儲(chǔ)器進(jìn)行驅(qū)動(dòng)的方法是對(duì)配備以下構(gòu)件的非易失性存儲(chǔ)器的驅(qū)動(dòng)方法，該非易失性存儲(chǔ)器具有包括電連接?xùn)烹姌O及基板的n溝道電場(chǎng)效應(yīng)晶體管，以及具有第一端子及第二端子、上述第一端子與上述場(chǎng)效應(yīng)晶體管的源極連接、用相變材料形成的電阻變化元件，而且2維陣列狀排列的多個(gè)存儲(chǔ)單元；與各行的上述存儲(chǔ)單元的上述柵極連接的字線(xiàn)；與各列的上述存儲(chǔ)單元的上述第二端子連接的位線(xiàn)；和與全部上述場(chǎng)效應(yīng)晶體管的漏極連接的共用電壓供給部，在使第一存儲(chǔ)單元配備的電阻變化元件為高電阻狀態(tài)的情況下，順序執(zhí)行以下3個(gè)復(fù)位步驟(reset step)，即在全部上述字線(xiàn)及與上述第一存儲(chǔ)單元連接的位線(xiàn)上加初始電壓，而且在與上述第一存儲(chǔ)單元連接的位線(xiàn)以外的位線(xiàn)及上述電壓供給部上加上比上述初始電壓大的第一電壓的第一復(fù)位步驟，通過(guò)在與上述第一存儲(chǔ)單元連接的字線(xiàn)上，以上述初始電壓作為基準(zhǔn)，加上比上述場(chǎng)效應(yīng)晶體管的pn結(jié)正方向上升電壓還大，大于等于上述第一電壓，而且比上述第一電壓和上述上升電壓之和還小的第二電壓，使復(fù)位電流在上述第一存儲(chǔ)單元配備的電阻變化元件內(nèi)流過(guò)的第二復(fù)位步驟，和在與上述第一存儲(chǔ)單元連接的字線(xiàn)上加上上述初始電壓的第三復(fù)位步驟；在使第二存儲(chǔ)單元配備的電阻變化元件為低電阻狀態(tài)的情況下，順序執(zhí)行以下3個(gè)設(shè)置步驟(set step)，即；在全部上述字線(xiàn)及與上述第二存儲(chǔ)單元連接的位線(xiàn)上加初始電壓，而且在與上述第二存儲(chǔ)單元連接的位線(xiàn)以外的位線(xiàn)及上述電壓供給部上加上比上述初始電壓更大的第三電壓的第一設(shè)置步驟，通過(guò)在與上述第一存儲(chǔ)單元連接的字線(xiàn)上，以上述初始電壓作為基準(zhǔn)，加上比上述場(chǎng)效應(yīng)晶體管的pn結(jié)正方向上升電壓還大，大于等于上述第三電壓，而且比上述第三電壓和上述上升電壓之和還小的第四電壓，使設(shè)置電流在上述第二存儲(chǔ)單元配備的電阻變化元件內(nèi)流過(guò)的第二設(shè)置步驟，和在與上述第二存儲(chǔ)單元連接的字線(xiàn)上加上上述初始電壓的第三設(shè)置步驟；在讀出第三存儲(chǔ)單元配備的電阻變化元件狀態(tài)的情況下，在與上述第三存儲(chǔ)單元連接的字線(xiàn)上加上第五電壓，在使上述第三存儲(chǔ)單元配備的效應(yīng)晶體管導(dǎo)通的同時(shí)，通過(guò)在與第三存儲(chǔ)單元連接的位線(xiàn)和上述電壓供給部之間產(chǎn)生電位差，流過(guò)電流，執(zhí)行以在上述第三存儲(chǔ)單元配備的電阻變化元件內(nèi)流過(guò)的電流值作為在上述位線(xiàn)內(nèi)流過(guò)的電流大小來(lái)檢測(cè)的第一讀出步驟。
為了達(dá)到上述目的的第二本發(fā)明的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法是，該非易失性存儲(chǔ)器具有包括電連接?xùn)艠O及基板的p溝道場(chǎng)效應(yīng)晶體管、以及具有第一端子及第二端子、上述第一端子與上述場(chǎng)效應(yīng)晶體管的源極連接、用相變材料形成的電阻變化元件，而且2維陣列狀排列的多個(gè)存儲(chǔ)單元；與各行的上述存儲(chǔ)單元的上述柵電極連接的字線(xiàn)；與各列的上述存儲(chǔ)單元的上述第二端子連接的位線(xiàn)；和與全部的上述場(chǎng)效應(yīng)晶體管漏極連接的共用電壓供給部，在使第一存儲(chǔ)單元配備的電阻變化元件為高電阻狀態(tài)的情況下，順序執(zhí)行以下3個(gè)復(fù)位步驟，即在全部的上述字線(xiàn)及與上述第一存儲(chǔ)單元連接的位線(xiàn)上加初始電壓，而且在與上述第一存儲(chǔ)單元連接的位線(xiàn)以外的位線(xiàn)及上述電壓供給部上加上比上述初始電壓更小的第一電壓的第一復(fù)位步驟，通過(guò)在與上述第一存儲(chǔ)單元連接的字線(xiàn)上，施加在上述效應(yīng)晶體管的pn結(jié)上流過(guò)正方向上升電流，而且比上述初始電壓還小的第二電壓，使復(fù)位電流在上述第一存儲(chǔ)單元配備的電阻變化元件內(nèi)流動(dòng)的第二復(fù)位步驟，和接著，在與上述第一存儲(chǔ)單元連接的字線(xiàn)上加上上述初始電壓的第三復(fù)位步驟；在使第二存儲(chǔ)單元配備的電阻變化元件為低電阻狀態(tài)的情況下，順序執(zhí)行以下3個(gè)設(shè)置步驟，即；在全部上述字線(xiàn)及與上述第二存儲(chǔ)單元連接的位線(xiàn)上加初始電壓，而且在與上述第二存儲(chǔ)單元連接的位線(xiàn)以外的位線(xiàn)及上述電壓供給部上加上比上述初始電壓小的第三電壓的第一設(shè)置步驟，通過(guò)在與上述第二存儲(chǔ)單元連接的字線(xiàn)上，施加在上述場(chǎng)效應(yīng)晶體管的pn結(jié)上流過(guò)正方向上升電流，而且比上述初始電壓還小的第四電壓，在上述第二存儲(chǔ)單元配備的電阻變化元件內(nèi)流過(guò)設(shè)置電流的第二設(shè)置步驟，與上述第二存儲(chǔ)單元連接的字線(xiàn)上加上上述初始電壓的第三設(shè)置步驟；在讀出第三存儲(chǔ)單元配備的電阻變化元件的狀態(tài)的情況下，在與上述第三存儲(chǔ)單元連接的字線(xiàn)上加上第五電壓，在使上述第三存儲(chǔ)單元配備的場(chǎng)效應(yīng)晶體管導(dǎo)通的同時(shí)，通過(guò)在與第三存儲(chǔ)單元連接的位線(xiàn)和上述電壓供給部之間產(chǎn)生電位差，流過(guò)電流，執(zhí)行以在上述第三存儲(chǔ)單元配備的電阻變化元件內(nèi)流過(guò)的電流值作為在上述位線(xiàn)內(nèi)流過(guò)的電流大小來(lái)檢測(cè)的第一讀出步驟。


圖1是示出成為本發(fā)明實(shí)施方式的驅(qū)動(dòng)方法對(duì)象的非易失性存儲(chǔ)器的電路圖。
圖2是示出可在圖1所示的半導(dǎo)體電路內(nèi)使用的MOS及DTMOS的柵電極電壓一漏極電流特性圖。
圖3是示出用圖1的電路圖中表示的相變存儲(chǔ)單元的概略構(gòu)成的圖，(a)是平面圖，(b)是沿平面圖(a)的XX’線(xiàn)的截面圖，(c)是沿平面圖(a)的YY’線(xiàn)的截面圖。
圖4是示出2維陣列狀配置圖1所示的半導(dǎo)體電路的2維陣列存儲(chǔ)器的電路圖。
圖5是在圖4所示的2維陣列存儲(chǔ)器用n溝道DTMOS的情況下，使電阻變化元件成高電阻狀態(tài)的時(shí)間圖。
圖6是在圖4所示的2維陣列存儲(chǔ)器用n溝道DTMOS的情況下，使全部存儲(chǔ)單元的電阻變化元件成高電阻狀態(tài)的時(shí)間圖。
圖7是在圖4所示的2維陣列存儲(chǔ)器用n溝道DTMOS的情況下，使電阻變化元件成低電阻狀態(tài)的時(shí)間圖。
圖8是在圖4所示的2維陣列存儲(chǔ)器用n溝道DTMOS的情況下，讀出電阻變化元件的電阻值的時(shí)間圖。
圖9是在圖4所示的2維陣列存儲(chǔ)器用p溝道DTMOS的情況下，使電阻變化元件成高電阻狀態(tài)的時(shí)間圖。
圖10是在圖4所示的2維陣列存儲(chǔ)器用p溝道DTMOS的情況下，使電阻變化元件成低電阻狀態(tài)的時(shí)間圖。
圖11是在圖4所示的2維陣列存儲(chǔ)器用p溝道DTMOS的情況下，讀出電阻變化元件的電阻值的時(shí)間圖。
圖12是說(shuō)明用現(xiàn)有技術(shù)的MOS的相變存儲(chǔ)單元的圖，(a)是相變存儲(chǔ)單元的電路圖，(b)是用相變材料的電阻變化元件的截面圖，(c)是示出用相變材料的電阻變化元件的電流電壓特性圖。
具體實(shí)施例方式
以下，邊參照附圖，邊對(duì)本發(fā)明的實(shí)施方式加以說(shuō)明。
圖1是示出成為本發(fā)明實(shí)施方式驅(qū)動(dòng)方法對(duì)象的非易失性存儲(chǔ)器的電路圖。本非易失性存儲(chǔ)器具有電連接?xùn)烹姌O端子G及基板電位控制端子U的n溝道MOS晶體管1和使用了GeSbTe(鍺·銻·碲)等相變材料的電阻變化元件2。通過(guò)由這2個(gè)元件1、2構(gòu)成1個(gè)存儲(chǔ)單元，電阻變化元件2的2個(gè)端子中的第一端子R1與MOS晶體管1的源極端子S連接，第二端子R2接地，MOS晶體管1的漏極端子D與電壓供給端子VA連接。與電壓供給端子VA連接的不限于電壓供給源，也可以是電流供給源。
如果在圖1在電壓供給端子VA及柵電極端子G上加正電壓，則在電阻變化元件2上流過(guò)電流，可進(jìn)行在電阻變化元件2內(nèi)使用的相變材料的低電阻值的設(shè)置及復(fù)位。MOS晶體管1通過(guò)電連接?xùn)烹姌O端子G及基板電位控制端子U，導(dǎo)通時(shí)閾值電壓下降，斷開(kāi)時(shí)閾值電壓變高。該MOS晶體管1記作DTMOS(動(dòng)態(tài)閾值MOSDynamicThreshold MOS)。其結(jié)果，在DTMOS1，與通常的MOS晶體管比較，可以大幅度改善亞閾斜率(subthreshold-slope)或電流驅(qū)動(dòng)力。
在n溝道MOS晶體管的情況下，基板的導(dǎo)電型是p型，源極及漏極的導(dǎo)電型是n+型，形成pn+結(jié)。因而，在圖1，在柵電極端子G上加上大于等于該pn+結(jié)正向上升電壓VF的電壓時(shí)，從柵電極端子G(基板電位控制端子U)向源極端子S流過(guò)二極管正向電流。該動(dòng)作與MOS晶體管的通常動(dòng)作不同，該二極管正向電流比MOS晶體管通常動(dòng)作時(shí)的溝道電流還大。因?yàn)樵诒緦?shí)施方式，對(duì)電阻變化元件2使用了相變材料，必需較大的重寫(xiě)電流，所以在電阻變化元件2復(fù)位時(shí)，積極地利用該雙極動(dòng)作模式。
為了避免讀出擾動(dòng)，在必須使用小于等于0.4V的低電壓的電阻值讀出時(shí)，通過(guò)上述良好的亞閾值特性，可高速讀出。在復(fù)位時(shí)大電流量是必要的，關(guān)于讀出時(shí)使用必須加極低電壓的相變材料的電阻變化元件，作為開(kāi)關(guān)元件使用通常的MOS時(shí)，實(shí)現(xiàn)省面積、低耗電且高速的存儲(chǔ)單元是極為困難的。與此相反，如上述所示，通過(guò)使用DTMOS作為開(kāi)關(guān)元件，形成存儲(chǔ)單元，可以實(shí)現(xiàn)省面積、通過(guò)如后述所示地驅(qū)動(dòng)它，可以使存儲(chǔ)單元低耗電且高速地動(dòng)作。
圖2是示出通常的MOS及DTMOS的柵電極電壓(Vg)一漏極電流(Isd)特性的圖。任一MOS也是n溝道型的，元件尺寸為溝道長(zhǎng)0.5μm，溝道寬10μm，柵電極氧化膜厚為6nm。此外，漏極電壓Vsd為1.0V，作成一定。
如從圖2所看到的，在DTMOS，在除了0V附近以外，在全部柵電極電壓Vg可得到比通常的MOS還大的漏極電流Isd，亞閾值斜率也為60mV/dec的理想值，在具有圖2所示特性的DTMOS的情況下，取柵電極電壓(＝基板電壓)約0.8V以上時(shí)，謀求通過(guò)上述雙極的動(dòng)作產(chǎn)生驅(qū)動(dòng)電流的上升。
以下，對(duì)使用了DTMOS作為電阻變化元件用的開(kāi)關(guān)元件時(shí)的優(yōu)點(diǎn)具體地加以說(shuō)明。首先，例如在柵電極電壓0.4V下進(jìn)行電阻值的讀出時(shí)，如從圖2所看到的，電流驅(qū)動(dòng)力約優(yōu)2個(gè)量級(jí)。即，由于漏極電流Isd約大2個(gè)量級(jí)，所以可完成高速電阻值的讀出動(dòng)作。
如果在使用了相變材料的電阻變化元件的復(fù)位動(dòng)作中所必要的電流取1mA，則如圖2所了解的，在DTMOS，柵電極電壓約為0.95V，與得到該電流值相反，在通常的MOS，有必要使柵電極電壓增大直到約1.5V。
如以上所示可以看出，通過(guò)使用DTMOS作為電阻變化元件用的開(kāi)關(guān)元件，可以降低復(fù)位時(shí)的柵電極施加電壓約40％，謀求低耗電化，而且也可大幅度改善讀出速度。顯然，即使對(duì)于漏極電流Isd在1mA以下進(jìn)行的復(fù)位動(dòng)作也可加更低的電壓。此外，在設(shè)計(jì)元件，以便得到相同驅(qū)動(dòng)電流的情況下，由于驅(qū)動(dòng)電流與元件溝道寬度W和溝道長(zhǎng)度L之比W/L成比例，所以不用說(shuō)DTMOS一方可以大幅度降低元件面積。
其次，對(duì)應(yīng)當(dāng)實(shí)現(xiàn)占有面積小的存儲(chǔ)單元，溝道寬度W和長(zhǎng)度L之比W/L為2(圖2的情況為1/10)進(jìn)行設(shè)計(jì)的情況加以說(shuō)明。這時(shí)，由于漏極電流Isd為圖2所示值的1/10，如果是通常的MOS，為了得到1mA的驅(qū)動(dòng)電流，有必要將柵極電壓Vg設(shè)定在3V以上的高電壓(在圖2未圖示)。為此有必要另外具有將占有廣大面積的電壓升壓電路作為周邊電路。
另一方面，如果是DTMOS，由于驅(qū)動(dòng)電流在成為1/10的情況下，柵電極電壓Vg在2V，可得大體1mA的漏極電流Isd，所以尤其是沒(méi)有必要升壓電路等。在以上，使用示出取漏極電壓Vsd為1V時(shí)的數(shù)據(jù)的圖2進(jìn)行說(shuō)明，然而，即使是不同的漏極電壓Vsd，例如Vsd＝2[V]，也完全不會(huì)改變DTMOS的優(yōu)越性。
以上，對(duì)n溝道DTMOS加以說(shuō)明，然而對(duì)于p溝道DTMOS，也具有與上述同樣的特性及對(duì)通常的p溝道MOS的優(yōu)越性。在p溝道DTMOS的情況下，對(duì)各端子施加電壓的極性是與n溝道DTMOS相反的。在p溝道MOS的情況下，基板的導(dǎo)電型是n型，源極及漏極的導(dǎo)電型是p+型，形成p+n結(jié)。因而，如果源極(或漏極)電壓Vs對(duì)柵電極電壓VG，即VS-VG為大于等于p+n結(jié)的正向上升電壓VF，則從源極(或漏極)向柵電極方向，流過(guò)比MOS晶體管通常動(dòng)作時(shí)的溝道電流還大的二極管正向電流。
圖3是示出遵循圖1所示的半導(dǎo)體電路形成的相變存儲(chǔ)單元的概略構(gòu)成的圖。(a)是示出在SOI(絕緣體上硅Silicon On Insulator)基板上疊層形成有DTMOS和使用了相變材料的電阻變化元件的相變存儲(chǔ)單元的平面圖，(b)、(c)分別是沿平面圖(a)的XX’線(xiàn)、YY’線(xiàn)的截面圖。
本相變存儲(chǔ)單元，如圖3(b)所示，具有硅基板20，埋入氧化膜21，元件分離氧化膜10，及在層間絕緣膜18的疊層構(gòu)造中形成的DTMOS及電阻變化元件。在這里，DTMOS具有漏極區(qū)域12，源極區(qū)域13，多晶硅的柵電極圖形14及氧化硅膜等的柵電極氧化膜19。電阻變化元件具有相變膜22及加熱電極23。本相變存儲(chǔ)單元具有在層間絕緣膜18上形成的鋁等的金屬配線(xiàn)圖形17a～17c及埋入在層間絕緣膜18中形成的接觸窗內(nèi)的鎢等金屬插體(plug)15a～15c、16。金屬配線(xiàn)圖形17a～17c分別經(jīng)金屬插體15a～15c與DTMOS的柵電極圖形14、漏極區(qū)域12、及源極區(qū)域13連接。如圖3(c)所示，金屬配線(xiàn)圖形17a經(jīng)金屬插體16也和與漏極區(qū)域12及源極區(qū)域13相反的雜質(zhì)擴(kuò)散的雜質(zhì)擴(kuò)散區(qū)30連接。例如，如果漏極區(qū)域12及源極區(qū)域13是n+，則雜質(zhì)擴(kuò)散區(qū)30是p+。在圖3(a)～(c)上，對(duì)相同構(gòu)成元件附加相同號(hào)碼，在(a)省略層間絕緣膜18。
在如圖3(b)所示加熱電極23上使用了比金屬電阻率高，且耐熱率高的材料，例如多晶硅，或釕(Ru)、銠(Rh)、銥(Ir)、鋨(Os)及其氧化物等。即，通過(guò)相變存儲(chǔ)單元內(nèi)流過(guò)電流時(shí)，加熱電極23發(fā)熱，可以使加熱電極23和相變化膜22的界面部分的相變化膜22結(jié)晶化或非結(jié)晶化，可決定加熱電極23的材料及尺寸形狀，以便可控制相變膜22的電阻值。
例如，加熱電極23也可以是與金屬插體15c相同材料。在該情況下，使相變膜22全體成為結(jié)晶化或非結(jié)晶化，與在加熱電極23上使用比金屬插體15c電阻率高的材料的情況相比，為了控制電阻值需要的能量增大了。
在加熱電極23或金屬插體15c和相變膜22之間的原子相互擴(kuò)散成為問(wèn)題的情況下，雖然在圖3(b)未示出，然而也可以在它們與相變膜22之間插入氮化鈦膜等的阻擋金屬膜。
如圖3(a)～(c)所看到，因?yàn)橄嘧兡?2可在DTMOS上疊層，而且只要極小面積，存儲(chǔ)單元全體面積大體由作為開(kāi)關(guān)元件的晶體管面積決定。DTMOS與通常的MOS相比，對(duì)每個(gè)元件有必要充裕地設(shè)置基板接觸用金屬插體16部分，增加了存儲(chǔ)單元面積，然而如果考慮因上述的電流驅(qū)動(dòng)力增大產(chǎn)生的溝道寬度降低效果，則作為整體可實(shí)現(xiàn)大幅度節(jié)省面積。在圖3對(duì)使用了SOI基板的情況加以說(shuō)明，然而也可以在容積基板(bulk substrate)上形成晶片，進(jìn)行每個(gè)元件的基板電位的控制。
圖4是示出2維配置圖1所示電路的存儲(chǔ)單元構(gòu)成的陣列存儲(chǔ)器的電路圖。本陣列存儲(chǔ)器具有由n溝道DTMOS1及使用了相變材料的電阻變化元件2構(gòu)成的存儲(chǔ)單元，數(shù)據(jù)輸入輸出用的位線(xiàn)BLi(i是1～n的自然數(shù))，與柵電極連接對(duì)DTMOS1 ON/OFF(通/斷)進(jìn)行數(shù)據(jù)輸入輸出控制的字線(xiàn)WLi(i是1～n的自然數(shù))和供給電壓的電壓供給部VA。即，各位線(xiàn)BLi與電阻變化元件2的第二端子R2連接，各字線(xiàn)WLi與DTMOS1的柵電極端子G連接，電壓供給部VA與漏極端子D連接。電阻變化元件2的第一端子R1與DTMOS1的源極端子連接(參照?qǐng)D1及圖4)。在這里，電壓供給部VA全部是公共的，與1個(gè)電壓供給源或電流供給源連接。
(第一實(shí)施方式)以下，對(duì)驅(qū)動(dòng)圖4所示的非易失性存儲(chǔ)器的方法，即構(gòu)成2維陣列存儲(chǔ)器的各存儲(chǔ)單元1的電阻變化元件2的復(fù)位動(dòng)作(即，使電阻變化元件2成高電阻狀態(tài)的動(dòng)作)、設(shè)置動(dòng)作(即，使電阻變化元件2成低電阻狀態(tài)的動(dòng)作)以及電阻值讀出動(dòng)作(即，讀出電阻變化元件2電阻狀態(tài)的動(dòng)作)加以說(shuō)明。
在本第一實(shí)施方式，DTMOS1是n溝道DTMOS。對(duì)DTMOS1是p溝道DTMOS的情況下，作為第二實(shí)施方式，后述。
在這里，令加到位線(xiàn)BLi上的電壓為VB，加到字線(xiàn)WLi上電壓為VW，加到由上述基板和源極(或漏極)構(gòu)成的pn結(jié)的正向上升電壓為VF(＞0)，加到電壓供給部VA上的電壓為VA，不引起讀出擾動(dòng)的讀出時(shí)的最大施加電壓為VR(＞0)(圖12(c)的例中，約為0.45V)。
在復(fù)位動(dòng)作，附加下標(biāo)為「1」，在設(shè)置動(dòng)作，附加下標(biāo)為「2」，在電阻值讀出動(dòng)作附加下標(biāo)為「3」。即，對(duì)復(fù)位動(dòng)作的位線(xiàn)BLi施加電壓記作「VB1」。
(復(fù)位動(dòng)作)圖5是在只對(duì)與位線(xiàn)BL2及字線(xiàn)WL2連接的存儲(chǔ)單元(記作第一存儲(chǔ)單元)的電阻變化元件2進(jìn)行復(fù)位的情況下示出各線(xiàn)上施加的電壓的時(shí)間圖。
作為初始狀態(tài)，假設(shè)全部位線(xiàn)BLi(i＝1～n)、字線(xiàn)WLi(i＝1～n)，以及電壓供給部VA的電壓為初始電壓。作為初始電壓雖然優(yōu)選為0V，但只要可使DTMOS1狀態(tài)維持?jǐn)嚅_(kāi)，而且不影響電阻變化元件2的狀態(tài)，則不限于0V。在以下，在各線(xiàn)上施加的電壓，作為以初始電壓為基準(zhǔn)的電壓加以說(shuō)明。
(第一復(fù)位步驟)首先，使全部字線(xiàn)WLi(i＝1～n)及與第一存儲(chǔ)單元連接的位線(xiàn)BL2維持在初始電壓(優(yōu)選為0V)不動(dòng)，在與第一存儲(chǔ)單元連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)以及電壓供給部VA上分別加上正的、即比初始電壓大的電壓VB1及VA1。在這里，VA1＝VB1，任一電壓設(shè)定在可賦與圖12(c)中復(fù)位電流區(qū)域特性的電壓值上。這些正的電壓VB1及VA1稱(chēng)作「第一電壓」。
(第二復(fù)位步驟)其次，維持該狀態(tài)不動(dòng)，只對(duì)與第一存儲(chǔ)單元連接的字線(xiàn)WL2在規(guī)定時(shí)間T1之間加上與電壓VA1(＝VB1)相同大小，而且比pn結(jié)正向上升電壓VF還大的電壓VW1(VW1＞VF，VW1＝VA1＝VB1)。該電壓VW1稱(chēng)作「第二電壓」。
其間，與第一存儲(chǔ)單元連接的字線(xiàn)WL2以外的字線(xiàn)WLi(i≠2)上加上初始電壓(優(yōu)選為0V)原封不動(dòng)。
據(jù)此，時(shí)間T1之間，在第一存儲(chǔ)單元上從柵電極端子G開(kāi)始經(jīng)具有p型雜質(zhì)的基板向源極端子S方向流過(guò)pn結(jié)的正向電流。如果邊參照?qǐng)D3，加以更加詳細(xì)地說(shuō)明，則柵電極圖形14的正下方部分的半導(dǎo)體(以下，該部分的半導(dǎo)體稱(chēng)為「活性區(qū)域」，附加符號(hào)31)是p型，漏極區(qū)12及源極區(qū)13是n型，而且柵電極圖形14和活性區(qū)域31經(jīng)金屬插體15a、電極配線(xiàn)圖形17a、金屬插體16、雜質(zhì)擴(kuò)散區(qū)30同電位地電連接。因而，經(jīng)字線(xiàn)WL2在柵電極圖形14上施加的電壓VW1也加在活性區(qū)域31上。因?yàn)樵诰哂衟型雜質(zhì)的活性區(qū)域31和分別具有n型雜質(zhì)的漏極區(qū)域12及源極區(qū)域13之間形成pn結(jié)，所以通過(guò)在活性區(qū)域31上施加的電壓VW1產(chǎn)生的電流朝向漏極區(qū)域12及源極區(qū)域13。如果，使據(jù)此產(chǎn)生的電流為按照?qǐng)D12(c)所示那樣的，充分溶解構(gòu)成電阻變化元件的相變材料，其后成為非晶態(tài)的復(fù)位電流區(qū)域的值，則使與其源極端子S連接的電阻變化元件2復(fù)位，即可以成為高電阻狀態(tài)。時(shí)間T1是為了溶融相變材料必要的時(shí)間，可以是例如小于等于100ns的短時(shí)間。
另一方面，字線(xiàn)WL2也與第一存儲(chǔ)單元以外的存儲(chǔ)單元的柵電極端子G連接，因?yàn)樵谶@些存儲(chǔ)單元，與在柵電極端子G上施加的電壓VW1相等的電壓VB1加在位線(xiàn)BLi(i≠2)上，所以在源極端子S和基板之間的pn結(jié)上未加電壓，在電阻變化元件2上沒(méi)有電流流過(guò)。即，在與第一存儲(chǔ)單元連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)上預(yù)先施加電壓VB1是為了使字線(xiàn)WL2上施加電壓VW1和電壓VB1平衡，在源極端子S和基板的pn結(jié)上不加電壓。
(第三復(fù)位步驟)在第二復(fù)位步驟之后，使全部字線(xiàn)WLi、全部位線(xiàn)BLi以及電壓供給部VA的電壓返回初始電壓(優(yōu)選返回0V)。這時(shí)為了對(duì)一度熔融的相變材料急冷，構(gòu)成非晶狀態(tài)，希望如圖5的箭矢所示，經(jīng)過(guò)時(shí)間T1之后的脈沖波形的下降是陡峭的。
最后，為了返回初始狀態(tài)，只改變與第一存儲(chǔ)單元連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)及電壓供給部VA的電壓，返回初始電壓(優(yōu)選為0V)。
在以上，是對(duì)作為最希望的電壓條件、即VA1＝VB1＝VW1＞VF，而且電壓VW1、VA1、VB1作為可賦與復(fù)位電流區(qū)域的特性的電壓值的情況加以說(shuō)明，然而也可以不是VA1＝VB1＝VW1。即，也可以是VA1＝VB1，VW1＞VF，VB1+VF＞VW1≥VB1。在這里，VW1≥VB1是在pn結(jié)上不加逆偏置電壓的條件。這時(shí)，在第一存儲(chǔ)單元上基板(導(dǎo)電型為p型)對(duì)源極端子S(導(dǎo)電型n+型)的電壓VSB1(＝VW1-VB1)為VSB1＝VW1(＞VF)，通過(guò)pn結(jié)的正向電流可以使電阻變化元件復(fù)位。
與此相反，與第一存儲(chǔ)單元以外的字線(xiàn)WL2連接的存儲(chǔ)單元上，基板(導(dǎo)電型p型)對(duì)源極端子S(導(dǎo)電型n+型)的電壓VSB1(＝VW1-VB1)處于0≤VSB1＜VF的范圍內(nèi)，因?yàn)樵谠礃O端子S和基板之間的pn結(jié)上施加電壓未超過(guò)電壓VF，所以可以控制pn結(jié)的正向電流。
一次使所希望的存儲(chǔ)單元，即所希望的多個(gè)電阻變化元件2復(fù)位也是可以的。為此，變更圖5所示的時(shí)間圖，以便取代只在字線(xiàn)WL2上加電壓VW1而在與規(guī)定的多個(gè)存儲(chǔ)單元連接的字線(xiàn)WLj(1≤j≤n)上加電壓VW1，除此之外的字線(xiàn)WLi(i≠j)原樣維持在初始電壓(優(yōu)選為0V)，此外，也可以這樣變更，以便取代在位線(xiàn)BLi(i≠2)上加電壓VB1，使多條位線(xiàn)BLk(1≤k≤n)上維持在初始電壓(優(yōu)選為0V)，其余的位線(xiàn)BLm(m≠k)上加電壓VB1。
例如，在使全部存儲(chǔ)單元的電阻變化元件2復(fù)位的情況下，也可以遵從圖6所示的時(shí)間圖加各電壓。即，從初始狀態(tài)開(kāi)始，在電壓供給部VA上加電壓VA1(第一全復(fù)位步驟)，接著，全部的字線(xiàn)WLi(i＝1～n)上在規(guī)定時(shí)間T1加電壓VW1(VW1＞VF，VW1＝VA1)(第二全復(fù)位步驟)，其后，使全部字線(xiàn)WLi(i＝1～n)急速地回復(fù)到0V(第三全復(fù)位步驟)。
在以上的復(fù)位動(dòng)作的說(shuō)明中，對(duì)在位線(xiàn)BLi(i≠2)上加電壓VB1的時(shí)間和在電壓供給部VA上加電壓VA1的時(shí)間相同的情況加以說(shuō)明，而只要在規(guī)定的字線(xiàn)WL2上加電壓VW1之前，一起加電壓VB1及VA1，則也可以使任一方先加。同樣地，如果使位線(xiàn)BLi(i≠2)及電壓供給部VA的電壓返回初始電壓(優(yōu)選為0V)的時(shí)間在使規(guī)定的字線(xiàn)WL2的電壓VW1返回初始電壓之后，則也可以使任一方先返回初始電壓。
(設(shè)置動(dòng)作)其次，對(duì)減少電阻變化元件2的相變材料的電阻值的設(shè)置動(dòng)作加以說(shuō)明。只設(shè)置與位線(xiàn)BL2及字線(xiàn)WL2連接的存儲(chǔ)單元(為了明確表示不一定與上述第一存儲(chǔ)單元相同，在這里記以第二存儲(chǔ)單元)的電阻變化元件2的情況下，向各線(xiàn)施加電壓的時(shí)序(timing sequence)如圖7所示。
該圖7所示的時(shí)序基本上與圖5所示的復(fù)位動(dòng)作的時(shí)序是相同的。
(第一設(shè)置步驟)即，首先有必要使全部字線(xiàn)WLi(i＝1～n)及與第二存儲(chǔ)單元連接的位線(xiàn)BL2維持在初始電壓(優(yōu)選為0V)不動(dòng)，與第二存儲(chǔ)單元連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)及電壓供給部VA上分別加上正的、即比初始電壓大的電壓VB2及VA2。在這里，VA2＝VB2，任一電壓都設(shè)定在可賦與圖12(c)的設(shè)置電流區(qū)域的特性的電壓值上。這些正電壓VB2及VA2稱(chēng)為「第三電壓」。
(第二設(shè)置步驟)其次，維持該狀態(tài)不動(dòng)，只在與第二存儲(chǔ)單元連接的字線(xiàn)WL2上以規(guī)定時(shí)間T2加上與電壓VA2(＝VB2)相同大小，而且比pn結(jié)正向上升電壓VF還大的電壓VW2(VW2＞VF，VW2＝VA2＝VB2)。這個(gè)正的即比初始電壓還大的電壓VW2稱(chēng)為「第四電壓」。
其間在與第二存儲(chǔ)單元連接的字線(xiàn)WL2以外的字線(xiàn)WLi(i≠2)上加上初始電壓(優(yōu)選為0V)不動(dòng)。
據(jù)此，在時(shí)間T2間，在第二存儲(chǔ)單元上從柵電極端子G經(jīng)具有p型雜質(zhì)的基板向源極端子S方向流過(guò)pn結(jié)正向電流。如果使該電流值取作按照?qǐng)D12(c)所示那樣的、使構(gòu)成電阻變化元件的相變狀態(tài)成結(jié)晶狀態(tài)的設(shè)置電流區(qū)域的值，則設(shè)置與該源極端子S連接的電阻變化元件2。即，可為低的電阻狀態(tài)。時(shí)間T2是為了使相變材料成為結(jié)晶狀態(tài)必要的時(shí)間，例如也可以是小于等于100ns的短時(shí)間。
另一方面，字線(xiàn)WL2也與第二存儲(chǔ)單元以外的存儲(chǔ)單元的柵電極端子G連接，而因?yàn)樵谶@些存儲(chǔ)單元，與在柵電極端子G上加的電壓VW2相等的電壓VB2加在位線(xiàn)BLi(i≠2)上，所以在源極端子S和基板之間的pn結(jié)上不加電壓，在電阻變化端子2沒(méi)有電流流過(guò)。即，由于在與第二存儲(chǔ)單元連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)上預(yù)加電壓VB2，是使在字線(xiàn)WL2上施加電壓VW2和電壓VB2平衡，在源極端子S和基板的pn結(jié)上不加電壓的緣故。
(第三設(shè)置步驟)第二設(shè)置步驟之后，使全部字線(xiàn)WLi，全部位線(xiàn)BLi以及電壓供給部的電壓返回初始電壓(優(yōu)選為0V)。這時(shí)，為了使相變化材料成為結(jié)晶狀態(tài)，如圖7用箭矢所示，希望經(jīng)過(guò)時(shí)間T2后的脈沖波形下降沿是緩慢的。
最后，為了返回初始狀態(tài)，只改變與第一存儲(chǔ)單元連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)及電壓供給部VA的電壓，返回初始電壓(優(yōu)選為0V)。
這樣一來(lái)，在設(shè)置動(dòng)作，加到與第二存儲(chǔ)單元連接的字線(xiàn)WL2，與第二存儲(chǔ)單元連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)以及電壓供給部VA的各個(gè)電壓VW2、VB2及VA2有必要由電阻變化元件的電流電壓特性決定。
在這種情況下，也有必要至少VA2＝VB2以及VB2+VF＞VW2≥VB2，更希望VA2＝VB2＝VW2。例如，根據(jù)圖12(c)的情況，有必要在賦與復(fù)位電流值的60～100％電流值的電壓范圍內(nèi)進(jìn)行設(shè)置動(dòng)作。設(shè)置在相同電阻值的情況下，設(shè)置電流值越高，則在電阻變化元件上施加電壓的時(shí)間可越短，而有必要在小于等于復(fù)位電流的電壓范圍內(nèi)進(jìn)行。因此，VA1＞VA2的關(guān)系成立(對(duì)于VB2等也是同樣的)。
與復(fù)位動(dòng)作同樣地，通過(guò)合適地變更加電壓的位線(xiàn)BLi及字線(xiàn)WLj，可一次設(shè)置所希望的多個(gè)存儲(chǔ)單元或一次設(shè)置全部存儲(chǔ)單元。在位線(xiàn)BLi(i≠2)上施加電壓VB2的時(shí)間和在電壓供給部VA上施加電壓VA2的時(shí)間也可以任一方更早。使位線(xiàn)BLi(i≠2)及電壓供給部VA的電壓(優(yōu)選為0V)返回初始電壓(優(yōu)選為0V)的時(shí)間也可以任一方更早。
(電阻值的讀出動(dòng)作)最后，對(duì)有選擇地讀出規(guī)定的電阻變化元件2的電阻值的電阻值讀出動(dòng)作加以說(shuō)明。在本說(shuō)明書(shū)內(nèi)把以下一連串動(dòng)作稱(chēng)作第一讀出步驟。
在這里，使DTMOS1和通常MOS晶體管同樣地動(dòng)作。為了明確表明不一定與上述第一存儲(chǔ)單元或第二存儲(chǔ)單元是相同的存儲(chǔ)單元，這里把讀作對(duì)象的存儲(chǔ)單元記作第三存儲(chǔ)單元，說(shuō)明讀出該第三存儲(chǔ)單元具有的電阻變化元件的狀態(tài)(電阻值)。
首先，通過(guò)在與第三存儲(chǔ)單元連接的字線(xiàn)WL2上加第五電壓，導(dǎo)通與該字線(xiàn)WL2連接的DTMOS1。
接著，在與第三存儲(chǔ)單元連接的位線(xiàn)BL2和電壓供給部VA之間產(chǎn)生電位差。這樣一來(lái)，在這些位線(xiàn)BL2和電壓供給部VA之間流過(guò)電流。通過(guò)由與連接在第三存儲(chǔ)單元的位線(xiàn)BL2連接的讀出放大器(未圖示)讀出該電流，作為在位線(xiàn)BL2內(nèi)流過(guò)的電流大小檢測(cè)第三存儲(chǔ)單元具有的電阻變化元件2內(nèi)流過(guò)的電流值。
在這里說(shuō)明的第五電壓，為了產(chǎn)生電位差在與第三存儲(chǔ)單元連接的位線(xiàn)BL2上加的電壓，以及在電壓供給部VA上加的電壓都小于等于不引起讀出擾動(dòng)的讀出時(shí)的最大施加電壓VR，即，是如圖12(c)所示，包含在讀出電壓區(qū)域的電壓。
在與第三存儲(chǔ)單元連接的位線(xiàn)BL2和電壓供給部VA之間產(chǎn)生電位差之后，也可以在字線(xiàn)WL2上加第五電壓。
此外，也可以通過(guò)圖8所示的時(shí)間圖讀出電阻值。
圖8是示出在讀出與位線(xiàn)BL2及字線(xiàn)WL2連接的第三存儲(chǔ)單元的電阻變化元件2的電阻值的情況下，各線(xiàn)上施加電壓的時(shí)間圖。該圖8所示的時(shí)間圖，如果除掉全部電壓處在不引起讀出擾動(dòng)的讀出時(shí)的最大施加電壓VR以下的點(diǎn)，則是與圖5及圖7相同的時(shí)間圖。因此，只簡(jiǎn)單地加以說(shuō)明。
初始狀態(tài)與上述同樣地，假設(shè)為全部位線(xiàn)BLi(i＝1～n)、字線(xiàn)WLi(i＝1～n)、以及電壓供給部VA的電壓為初始電壓(優(yōu)選為0V)。
首先，使全部字線(xiàn)WLi(i＝1～n)及與第三存儲(chǔ)單元連接的位線(xiàn)BL2維持在初始電壓(優(yōu)選為0V)不動(dòng)，與第三存儲(chǔ)單元連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)及電壓供給部VA上分別加上正電壓VB3(＝VR)及VA3(＝VR)。其次，維持該狀態(tài)不動(dòng)規(guī)定時(shí)間，在與第三存儲(chǔ)單元連接的字線(xiàn)WL2上加電壓VW3(＝VR)，其后，返回初始電壓(優(yōu)選為0V)。其間，與第三存儲(chǔ)單元連接的字線(xiàn)WL2以外的字線(xiàn)WLi(i≠2)上加初始電壓(優(yōu)選為0V)不動(dòng)。在字線(xiàn)WL2上加VW3(＝VR)的狀態(tài)下，通過(guò)由讀出放大器檢測(cè)在位線(xiàn)BL2流過(guò)的電流值，可得到選擇的第三存儲(chǔ)單元的電阻變化元件2的電阻值，即可讀出寫(xiě)入第三存儲(chǔ)單元內(nèi)的數(shù)據(jù)。最后，從該狀態(tài)開(kāi)始使與第三存儲(chǔ)單元連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)以及電壓供給部VA的電壓返回到初始電壓(優(yōu)選為0V)，解除第三存儲(chǔ)單元的選擇，返回初始狀態(tài)。
在以上，對(duì)電壓VA3、VB3、VW3全部與不引起讀出擾動(dòng)的讀出時(shí)的最大施加電壓相等的情況加以說(shuō)明，而這些是在圖12(c)的讀出電壓區(qū)域的電壓，電壓VA3及VB3相等即可。通常，因?yàn)樽x出電壓區(qū)域的電壓也比pn結(jié)正向上升電壓VF低得多，所以在構(gòu)成各存儲(chǔ)單元的DTMOS1上沒(méi)有pn結(jié)正向電流流過(guò)。
復(fù)位動(dòng)作與設(shè)置動(dòng)作同樣地，在位線(xiàn)BLi(i≠2)上加電壓VB3的時(shí)間和電壓供給部VA上加電壓VA3的時(shí)間也可以任一方早。使位線(xiàn)BLi(i≠2)及電壓供給部VA的電壓返回初始電壓(優(yōu)選為0V)的時(shí)間也可以任一方早。
(第二實(shí)施方式)在第一實(shí)施方式，對(duì)使用n溝道DTMOS構(gòu)成陣列存儲(chǔ)器的情況加以說(shuō)明，然而也可以使用p溝道DTMOS。這時(shí)的驅(qū)動(dòng)方法，也可以使在圖5～8施加的電壓極性反過(guò)來(lái)，同樣地進(jìn)行。
作為一例，在圖9～11示出對(duì)使用p溝道DTMOS與圖4同樣地構(gòu)成的陣列存儲(chǔ)器進(jìn)行驅(qū)動(dòng)的時(shí)間圖。以下，對(duì)使用p溝道DTMOS的陣列存儲(chǔ)器的設(shè)置動(dòng)作、復(fù)位動(dòng)作、以及電阻值讀出動(dòng)作加以說(shuō)明。
(復(fù)位動(dòng)作)圖9是在只對(duì)與位線(xiàn)BL2及字線(xiàn)WL2連接的存儲(chǔ)單元(記作第一存儲(chǔ)單元)的電阻變化元件2復(fù)位的情況下，示出在各線(xiàn)上加電壓的時(shí)間圖(與圖5對(duì)應(yīng))。
作為初始狀態(tài)，假設(shè)全部位線(xiàn)BLi(i＝1～n)、字線(xiàn)WLi(i＝1～n)及電壓供給部VA的電壓為初始電壓(0V)。作為初始電壓可以列舉0V作為一例，可以使DTMOS的狀態(tài)維持在斷開(kāi)(OFF)，而且如果是不影響電阻變化元件2的狀態(tài)，則不限于0V。尤其是也可以是正電壓(例如3V)，這時(shí)，如后述所示，在大于等于0V的電壓下可以驅(qū)動(dòng)非易失性存儲(chǔ)器。
(第一復(fù)位步驟)首先，使全部字線(xiàn)WLi(i＝1～n)及與第一存儲(chǔ)單元連接的位線(xiàn)BL2維持在初始電壓不動(dòng)，與第一存儲(chǔ)單元連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)及電壓供給部VA上加比初始電壓還小的電壓VB1及VA1。在這里，VA1＝VB1，任一電壓都設(shè)定在圖12(c)可賦與復(fù)位電流區(qū)域特性的電壓值。這些電壓VB1及VA1稱(chēng)為「第一電壓」。
在本說(shuō)明書(shū)，在比較2電壓之際，所謂一方電壓比另一方電壓「小」，考慮一致，指的是絕對(duì)地電壓小，并非對(duì)它們的絕對(duì)值進(jìn)行比較所謂小的意義。作為一例，如果比較「-5V」和「-10V」，則在本說(shuō)明書(shū)應(yīng)當(dāng)認(rèn)為「-10V」比「-5V」的電壓小。
(第二復(fù)位步驟)其次，維持該狀態(tài)不動(dòng)，只在與第一存儲(chǔ)單元連接的字線(xiàn)WL2上，在規(guī)定時(shí)間T1，施加在場(chǎng)效應(yīng)晶體管的pn結(jié)流過(guò)正向上升電流、而且比初始電壓還小的第二電壓VW1。作為一例，第二電壓取與電壓VA1(＝VB1)相同大小。
在初始電壓為0V時(shí)，該第二電壓是比在n型活性區(qū)域31和p型源極區(qū)域以及漏極區(qū)域之間形成的pn結(jié)的正向上升電壓VF(＞0)絕對(duì)值大的負(fù)電壓VW1(VW1＜-VF，VW1＝VA1＝VB1)。具體講，作為一例為-3V～-2V左右的電壓。
在初始電壓為3V時(shí)，該第二電壓，作為一例，為0V～1V左右的電壓。
時(shí)間T1是為使相變材料熔融必要的時(shí)間，滿(mǎn)足與使用了n溝道DTMOS的情況相同條件是必要的。
其間，與第一存儲(chǔ)單元連接的字線(xiàn)WL2以外的字線(xiàn)WLi(i≠2)上加初始電壓不動(dòng)。
據(jù)此，時(shí)間T1期間，在第一存儲(chǔ)單元，從源極端子S開(kāi)始，經(jīng)具有n型雜質(zhì)的基板，向柵電極端子G之間流過(guò)pn結(jié)正向電流。如果邊參照?qǐng)D3，邊加以詳細(xì)說(shuō)明，則活性區(qū)域31是n型，漏極區(qū)域12及源極區(qū)域13是p型，而且柵電極圖形14和活性區(qū)域31是這樣連接，以便經(jīng)金屬插體15a、電極配線(xiàn)圖形17a、金屬插體16、雜質(zhì)擴(kuò)散區(qū)域30變?yōu)橥娢?。因而，?jīng)位線(xiàn)BL2在源極區(qū)域13上加的電壓VB1也加在活性區(qū)域31上。因?yàn)樵诜謩e具有p型雜質(zhì)的漏極區(qū)域12及源極區(qū)域13和具有n型雜質(zhì)的活性區(qū)域31之間形成pn結(jié)，所以通過(guò)在源極區(qū)域13上加的電壓VB1，電流經(jīng)活性區(qū)域31朝向柵電極圖形14。如果據(jù)此產(chǎn)生的電流值作為使用12(c)所示那樣的、構(gòu)成電阻變化元件的相變材料充分溶融并在其后成為非晶狀態(tài)的復(fù)位電流區(qū)域的值，則可使與其源極端子S連接的電阻變化元件2復(fù)位。即，可以成高電阻狀態(tài)。時(shí)間T1是為使相變材料溶融必要的時(shí)間，也可以是例如小于等于100ns的短時(shí)間。
另一方面，字線(xiàn)WL2也與第一存儲(chǔ)單元以外的存儲(chǔ)單元的柵電極端子G連接，然而，因?yàn)樵谶@些存儲(chǔ)單元上，與在柵電極端子G上施加的電壓VW1相等的電壓VB1加在位線(xiàn)BLi(i≠2)上，所以在源極端子S和基板的pn結(jié)上不加電壓，在電阻變化元件2上沒(méi)有電流流過(guò)。即，這是由于在與第一存儲(chǔ)單元連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)上預(yù)先加電壓VB1，使字線(xiàn)WL2上施加的電壓VW1和電壓VB1平衡，在源極端子S和基板的pn結(jié)上未加電壓的緣故。
(第三復(fù)位步驟)第二復(fù)位步驟之后，全部字線(xiàn)WLi、全部位線(xiàn)BLi以及電壓供給部VA的電壓返回初始電壓。這時(shí)，為了使一度溶融的相變材料急冷，作成非晶狀態(tài)，如圖9箭矢所示，希望經(jīng)過(guò)時(shí)間T1后的脈沖波形的上升是陡峭的。
最后，為了返回初始狀態(tài)，只改變與第一存儲(chǔ)單元連接的比特BL2以外的位線(xiàn)BLi(i≠2)及電壓供給部VA的電壓，返回初始電壓。
關(guān)于電壓條件，對(duì)初始電壓為0V的情況，VA1＝VB1＝VW1＜-VF，而且電壓VW1、VA1、VB1的絕對(duì)值是可賦與復(fù)位電流區(qū)域特性的電壓值的情況加以說(shuō)明，然而也可以不是VA1＝VB1＝VW1。即，只要VA1＝VB1，VW1＜-VF，VB1-VF＜VW1≤VB1即可。這時(shí)，在第一存儲(chǔ)單元，源極端子S(導(dǎo)電型p+型)對(duì)基板(導(dǎo)電型n型)的電壓VSB1(＝VB1-VW1)為VSB1＝-VW1＞VF，通過(guò)pn結(jié)的正向電流，可以使電阻變化元件復(fù)位。
與此相反，在第一存儲(chǔ)單元以外的、與字線(xiàn)WL2連接的存儲(chǔ)單元上，源極端子S(導(dǎo)電型p+型)對(duì)基板(導(dǎo)電型n型)的電壓VSB1(＝VB1-VW1)處于0≤VSB1＜VF的范圍，因?yàn)樵礃O端子S和基板的pn結(jié)上施加的電壓不超過(guò)VF，所以可以抑制pn結(jié)正方向電流。
與使用了n溝道DTMOS的情況相同，可對(duì)所希望個(gè)數(shù)的存儲(chǔ)單元一次復(fù)位或?qū)θ看鎯?chǔ)單元一次復(fù)位。
(設(shè)置動(dòng)作)其次，對(duì)減小電阻變化元件的相變材料的電阻值的設(shè)置動(dòng)作加以說(shuō)明，在只設(shè)置與位線(xiàn)BL2及字線(xiàn)WL2連接的存儲(chǔ)單元(為了明確表明不一定是與上述第一存儲(chǔ)單元相同的存儲(chǔ)單元，在這里記作第二存儲(chǔ)單元)的電阻變化元件的情況，對(duì)各線(xiàn)施加電壓的時(shí)序如圖10所示。
該圖10所示的時(shí)序基本上與圖9所示的復(fù)位動(dòng)作的時(shí)序是相同的。
(第一設(shè)置步驟)首先，使全部字線(xiàn)WLi(i＝1～n)以及與第二存儲(chǔ)單元連接的位線(xiàn)BL2維持在初始電壓不動(dòng)，在與第二存儲(chǔ)單元連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)及電壓供給部VA上分別加電壓VB2及VA2。在這里，VA2＝VB2，任一電壓都設(shè)定在圖12(c)上可賦與設(shè)置電流區(qū)域特性的電壓值上。這些電壓VB2及VA2稱(chēng)為「第三電壓」。
(第二設(shè)置步驟)其次，通過(guò)在與第二存儲(chǔ)單元連接的字線(xiàn)WL2上施加在場(chǎng)效應(yīng)晶體管pn結(jié)流過(guò)正向上升電流，而且比初始電壓還小的第四電壓VW2，使設(shè)置電流流過(guò)第二存儲(chǔ)單元具有的電阻變化元件。
在該第二設(shè)置步驟，與第一實(shí)施方式的第二設(shè)置步驟大體上是相同的，然而加到與第二存儲(chǔ)單元連接的字線(xiàn)WL2、與第二存儲(chǔ)連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)及電壓供給部VA各自的電壓VW2、VB2及VA2有必要由電阻變化元件的電流電壓特性決定。這種情況下，也有必要至少VA2＝VB2，以及VB2-VF＜VW2≤VB2，更希望VA2＝VB2＝VW2。在初始電壓為0V時(shí)，VA2為-2V～-3V，在初始電壓為3V時(shí)，VA2為0～1V。即使在該情況下，正如在第二復(fù)位步驟所說(shuō)明的，從p型的源極區(qū)域13向n型的活性區(qū)域31在由它們形成的pn結(jié)內(nèi)流過(guò)正向電流。
與使用了n溝道DTMOS的情況同樣地，可一次設(shè)置所希望的個(gè)數(shù)的存儲(chǔ)單元或一次設(shè)置全部存儲(chǔ)單元。
(第三設(shè)置步驟)在第二設(shè)置步驟之后，使全部字線(xiàn)WLi、全部位線(xiàn)BLi以及電壓供給部VA的電壓返回初始電壓。這時(shí)，為了使相變材料作成結(jié)晶狀態(tài)，如圖10用箭矢所示，希望經(jīng)過(guò)時(shí)間T2之后的脈沖波形上升是緩慢的。
最后，為了返回初始狀態(tài)，只改變與第二存儲(chǔ)單元連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)及電壓供給部VA的電壓，返回初始電壓。
(讀出電阻值動(dòng)作)最后，對(duì)有選擇地讀出規(guī)定的電阻變化元件2的電阻值的電阻值讀出動(dòng)作加以說(shuō)明。在本說(shuō)明書(shū)，對(duì)以下一連串動(dòng)作稱(chēng)為第一讀出步驟。
在這里，使DTMOS1與通常的MOS晶體管同樣地動(dòng)作。為了明確表明不一定是與上述第一存儲(chǔ)單元或第二存儲(chǔ)單元相同的存儲(chǔ)單元，在這里把讀出對(duì)象的存儲(chǔ)單元記作第三存儲(chǔ)單元，對(duì)讀出該第三存儲(chǔ)單元所具有的電阻變化元件的狀態(tài)(電阻值)加以說(shuō)明。
首先，在與第三存儲(chǔ)單元連接的字線(xiàn)WL2上加第五電壓，使與該字線(xiàn)WL2連接的DTMOS1接通。
此外，在與第三存儲(chǔ)單元連接的位線(xiàn)BL2和電壓供給部VA之間產(chǎn)生電位差。這樣一來(lái)，在這些位線(xiàn)BL2和電壓供給部VA之間流過(guò)電流。通過(guò)由與連接在第三存儲(chǔ)單元的位線(xiàn)BL2連接的讀出放大器(未圖示)等讀出該電流，檢測(cè)第三存儲(chǔ)單元具有的電阻變化元件2內(nèi)流過(guò)的電流值，作為在位線(xiàn)BL2內(nèi)流過(guò)的電流大小。
在與第三存儲(chǔ)單元連接的位線(xiàn)BL2和電壓供給部VA之間產(chǎn)生電位差之后，也可以在字線(xiàn)WL2上加第五電壓。
也可以通過(guò)圖11所示的時(shí)間圖讀出電阻值。
圖11是在讀出與位線(xiàn)BL2及字線(xiàn)WL2連接的第三存儲(chǔ)單元的電阻變化元件2的電阻值的情況下，示出各線(xiàn)上施加電壓的時(shí)間圖。
初始狀態(tài)與上述同樣地，假設(shè)全部位線(xiàn)BLi(i＝1～n)、字線(xiàn)WLi(i＝1～n)、以及電壓供給部VA的電壓為0V或3V。首先，全部字線(xiàn)WLi(i＝1～n)及與第三存儲(chǔ)單元連接的位線(xiàn)BL2維持在初始電壓的0V不動(dòng)，在與第三存儲(chǔ)單元連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)及電壓供給部VA上分別加負(fù)的電壓VB3(＝-VR)及VA3(＝-VR)。在初始電壓為3V時(shí)，該VB2等的電壓不一定是負(fù)的，也可以是作為比初始電壓還小的電壓的正電壓。
其次，維持該狀態(tài)不動(dòng)規(guī)定的時(shí)間，在與第三存儲(chǔ)單元連接的字線(xiàn)WL2上加電壓VW3(＝-VR)，其后返回初始電壓的0V。其間，與第三存儲(chǔ)單元連接的字線(xiàn)WL2以外的字線(xiàn)WLi(i≠2)上加初始電壓0V不動(dòng)。
在字線(xiàn)WL2上加電壓VW3(＝-VR)的狀態(tài)下，通過(guò)由讀出放大器等檢測(cè)位線(xiàn)BL2內(nèi)流過(guò)的電流值，可得有選擇的第三存儲(chǔ)單元的電阻變化元件2的電阻值，即，可讀出寫(xiě)入第三存儲(chǔ)單元的數(shù)據(jù)。
最后，從該狀態(tài)，使與第三存儲(chǔ)單元連接的位線(xiàn)BL2以外的位線(xiàn)BLi(i≠2)及電壓供給部VA的電壓返回初始電壓0V，解除第三存儲(chǔ)單元的選擇，返回所希望狀態(tài)。
在以上，對(duì)與電壓VA3、VB3、VW3的絕對(duì)值全部為與不引起讀出擾動(dòng)的讀出時(shí)的最大施加電壓VR相等的情況加以說(shuō)明，然而，這些是在圖12(c)中的讀出電壓區(qū)域的電壓，也可以使電壓VA3及VB3相等。
在對(duì)使用了上述的p溝道DTMOS的陣列存儲(chǔ)器的設(shè)置動(dòng)作、復(fù)位動(dòng)作以及電阻值讀出動(dòng)作中，與使用了n溝道DTMOS的情況同樣，在位線(xiàn)BLi(i≠2)上加電壓VB的時(shí)間和在電壓供給部VA上加電壓VA的時(shí)間也可以任一方早。此外，使位線(xiàn)BLi(i≠2)及電壓供給部VA的電壓返回初初電壓0V的時(shí)間，也可以任一方早。
如以上所示，在具有電阻變化元件的非易失存儲(chǔ)單元上，作為開(kāi)關(guān)元件使用與通常MOS相比，可大幅改善亞閾值特性或驅(qū)動(dòng)電流的DTMOS，通過(guò)如上所示地驅(qū)動(dòng)它，可降低存儲(chǔ)器的耗電，而且可進(jìn)行存儲(chǔ)單元的高速讀出動(dòng)作。
由于使用了相變材料的存儲(chǔ)單元制造后的電阻值的波動(dòng)大，在出廠前或在記錄規(guī)定數(shù)據(jù)的程序前，有必要一次設(shè)置或復(fù)位全部存儲(chǔ)單元。因而，在這樣的情況下，由于圖6所示的驅(qū)動(dòng)順序可以使初始值設(shè)定工序簡(jiǎn)略化，所以非常有效。
在對(duì)使用了n溝道及p溝道DTMOS的陣列存儲(chǔ)器的設(shè)置動(dòng)作、復(fù)位動(dòng)作及電阻值讀出動(dòng)作的說(shuō)明中，作為初始狀態(tài)取各線(xiàn)電壓為0V，然而正如上述也已說(shuō)明的那樣，這些電壓不限于0V，也可以偏置在相同規(guī)定的電壓。這時(shí)也可將在各線(xiàn)上施加的電壓取為將規(guī)定的偏置電壓加到上述各電壓后的電壓。
在以上，在使用了DTMOS作為開(kāi)關(guān)元件的情況下，對(duì)使用了優(yōu)點(diǎn)多的相變材料的電阻變化元件加以說(shuō)明，然而，也可以是通過(guò)加電壓或電流改變電阻值的元件，例如電阻變化元件中使用了由2金屬電極夾持通過(guò)加電壓改變電阻值的錳系鈣鈦礦(perovskite)氧化物的元件等。
在驅(qū)動(dòng)作為本實(shí)施方式說(shuō)明的非易失性存儲(chǔ)器的方法中，其特征為，在復(fù)位時(shí)使用了DTMOS的雙極動(dòng)作區(qū)域，然而，即使在電流驅(qū)動(dòng)型電阻變化元件中必要的電流值小的情況下，也不喪失其有效性。在開(kāi)關(guān)元件使用了DTMOS的情況下，與現(xiàn)有技術(shù)的MOS比較，由于可在全部柵電極電壓區(qū)域增大漏極電流，所以通過(guò)存儲(chǔ)單元的小面積化、低電壓下動(dòng)作，產(chǎn)生的低耗電的優(yōu)點(diǎn)極大。
工業(yè)上利用的可能性根據(jù)本發(fā)明，可以提供作為開(kāi)關(guān)元件使用了電連接?xùn)烹姌O和基板的DTMOS的、可低耗電且高速讀出的非易失性存儲(chǔ)器的驅(qū)動(dòng)方法。
權(quán)利要求
1.一種驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，該非易失性存儲(chǔ)器包括具有電連接?xùn)烹姌O及基板的n溝道場(chǎng)效應(yīng)晶體管；以及具有第一端子及第二端子、所述第一端子與所述場(chǎng)效應(yīng)晶體管的源極連接、使用相變材料形成的電阻變化元件，而且2維陣列狀排列的多個(gè)存儲(chǔ)單元，與各行的所述存儲(chǔ)單元的所述柵電極連接的字線(xiàn)；與各列的所述存儲(chǔ)單元的所述第二端子連接的位線(xiàn)；和與全部的所述場(chǎng)效應(yīng)晶體管的漏極連接的共用電壓供給部，在使第一存儲(chǔ)單元具有的電阻變化元件成高電阻狀態(tài)的情況下，順序執(zhí)行以下3個(gè)步驟在全部所述字線(xiàn)及與所述第一存儲(chǔ)單元連接的位線(xiàn)上施加初始電壓，而且在與所述第一存儲(chǔ)單元連接的位線(xiàn)以外的位線(xiàn)及所述電壓供給部上施加比所述初始電壓大的第一電壓的第一復(fù)位步驟，通過(guò)在與所述第一存儲(chǔ)單元連接的字線(xiàn)上，以所述初始電壓作為基準(zhǔn)，施加上比所述場(chǎng)效應(yīng)晶體管的pn結(jié)的正向上升電壓大的、在所述第一電壓以上的、且比所述第一電壓和所述上升電壓之和小的第二電壓，在所述第一存儲(chǔ)單元所具有的電阻變化元件內(nèi)流過(guò)復(fù)位電流的第二復(fù)位步驟，和在與所述第一存儲(chǔ)單元連接的字線(xiàn)上施加所述初始電壓的第三復(fù)位步驟，在使第二存儲(chǔ)單元具有的電阻變化元件成低電阻狀態(tài)的情況下，順序執(zhí)行以下3個(gè)步驟在全部所述字線(xiàn)及與所述第二存儲(chǔ)單元連接的位線(xiàn)上施加所述初始電壓，而且在與所述第二存儲(chǔ)單元連接的位線(xiàn)以外的位線(xiàn)及所述電壓供給部上施加比所述初始電壓還大的第三電壓的第一設(shè)置步驟，通過(guò)在與所述第一存儲(chǔ)單元連接的字線(xiàn)上，以所述初始電壓作為基準(zhǔn)，施加上比所述場(chǎng)效應(yīng)晶體管的pn結(jié)的正向上升電壓還大的、所述第三電壓以上的、且比所述第三電壓和所述上升電壓的和小的第四電壓，在所述第二存儲(chǔ)單元具有的電阻變化元件內(nèi)流過(guò)設(shè)置電流的第二設(shè)置步驟，和在與所述第二存儲(chǔ)單元連接的字線(xiàn)上施加所述初始電壓的第三設(shè)置步驟，在讀出第三存儲(chǔ)單元具有的電阻變化元件的狀態(tài)的情況下，執(zhí)行如下第一讀出步驟；在與所述第三存儲(chǔ)單元連接的字線(xiàn)上施加第五電壓并使所述第三存儲(chǔ)單元具有的場(chǎng)效應(yīng)晶體管導(dǎo)通的同時(shí)，通過(guò)在與所述第三存儲(chǔ)單元連接的位線(xiàn)和所述電壓供給部之間產(chǎn)生電位差，流過(guò)電流，檢測(cè)在所述第三存儲(chǔ)單元所具有的電阻變化元件內(nèi)流過(guò)的電流值作為在所述位線(xiàn)內(nèi)流過(guò)的電流大小。
2.如權(quán)利要求1所述的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，在所述第三復(fù)位步驟，急速地施加所述初始電壓。
3.如權(quán)利要求1所述的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，在所述第三設(shè)置步驟，緩慢地施加所述初始電壓。
4.如權(quán)利要求2所述的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，在所述第三設(shè)置步驟，緩慢地施加所述初始電壓。
5.如權(quán)利要求1所述的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，所述初始電壓為0V。
6.如權(quán)利要求1所述的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，在使全部所述電阻變化元件成高電阻狀態(tài)的情況下，順序執(zhí)行以下步驟在全部所述字線(xiàn)及全部所述位線(xiàn)上施加所述初始電壓，而且在所述電壓供給部上施加所述第一電壓的第一全復(fù)位步驟；在全部所述字線(xiàn)上施加所述第二電壓的第二全復(fù)位步驟；和在全部所述字線(xiàn)上施加所述初始電壓的第三全復(fù)位步驟。
7.如權(quán)利要求1所述的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，在使全部所述電阻變化元件成低電阻狀態(tài)的情況下，順序執(zhí)行以下步驟在全部所述字線(xiàn)及全部所述位線(xiàn)上施加所述初始電壓，而且在所述電壓供給部上施加所述第三電壓的第一全設(shè)置步驟；在全部所述字線(xiàn)上施加所述第四電壓的第二全設(shè)置步驟；和在全部所述字線(xiàn)上施加所述初始電壓的第三全設(shè)置步驟。
8.如權(quán)利要求1所述的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，所述相變材料至少包含鍺、銻、碲中的任一元素。
9.如權(quán)利要求8所述的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，所述第二電壓比0.8V大，所述第四電壓在0.4V以上0.8V以下。
10.一種驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，該非易失性存儲(chǔ)器包括具有電連接?xùn)烹姌O及基板的p溝道場(chǎng)效應(yīng)晶體管，以及具有第一端子及第二端子、所述第一端子與所述場(chǎng)效應(yīng)晶體管的源極連接、使用相變材料形成的電阻變化元件，而且2維陣列狀排列的多個(gè)存儲(chǔ)單元；與各行的所述存儲(chǔ)單元的所述柵電極連接的字線(xiàn)；與各列的所述存儲(chǔ)單元的所述第二端子連接的位線(xiàn)；和與全部的所述場(chǎng)效應(yīng)晶體管的漏極連接的共用電壓供給部，在使第一存儲(chǔ)單元具有的電阻變化元件成高電阻狀態(tài)的情況下，順序執(zhí)行以下復(fù)位步驟在全部所述字線(xiàn)及與所述第一存儲(chǔ)單元連接的位線(xiàn)上施加初始電壓，而且在與所述第一存儲(chǔ)單元連接的位線(xiàn)以外的位線(xiàn)及所述電壓供給部上施加比所述初始電壓小的第一電壓的第一復(fù)位步驟；通過(guò)在與所述第一存儲(chǔ)單元連接的字線(xiàn)上，施加在所述場(chǎng)效應(yīng)晶體管的pn結(jié)上流過(guò)正向上升電流，而且比所述初始電壓小的第二電壓，在所述第一存儲(chǔ)單元所具有的電阻變化元件內(nèi)流過(guò)復(fù)位電流的第二復(fù)位步驟；和接著，在與所述第一存儲(chǔ)單元連接的字線(xiàn)上施加所述初始電壓的第三復(fù)位步驟，在使第二存儲(chǔ)單元具有的電阻變化元件成低電阻狀態(tài)的情況下，順序執(zhí)行以下步驟在全部所述字線(xiàn)及與所述第二存儲(chǔ)單元連接的位線(xiàn)上施加所述初始電壓，而且在與所述第二存儲(chǔ)單元連接的位線(xiàn)以外的位線(xiàn)及所述電壓供給部上施加比所述初始電壓還小的第三電壓的第一設(shè)置步驟；通過(guò)在與所述第二存儲(chǔ)單元連接的字線(xiàn)上，施加在所述場(chǎng)效應(yīng)晶體管的pn結(jié)上流過(guò)正向上升電流，而且比所述初始電壓小的第四電壓，在所述第二存儲(chǔ)單元所具有的電阻變化元件內(nèi)流過(guò)設(shè)置電流的第二設(shè)置步驟；和在與所述第二存儲(chǔ)單元連接的字線(xiàn)上施加所述初始電壓的第三設(shè)置步驟，在讀出第三存儲(chǔ)單元具有的電阻變化元件狀態(tài)的情況下，執(zhí)行如下第一讀出步驟在與所述第三存儲(chǔ)單元連接的字線(xiàn)上施加第五電壓并使所述第三存儲(chǔ)單元所具有的場(chǎng)效應(yīng)晶體管導(dǎo)通的同時(shí)，通過(guò)在與所述第三存儲(chǔ)單元連接的位線(xiàn)和所述電壓供給部之間產(chǎn)生電位差，流過(guò)電流，檢測(cè)在所述第三存儲(chǔ)單元所具有的電阻變化元件內(nèi)流過(guò)的電流值，作為在所述位線(xiàn)內(nèi)流過(guò)的電流大小。
11.如權(quán)利要求10所述的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，在所述第三復(fù)位步驟，急速地施加所述初始電壓。
12.如權(quán)利要求10所述的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，在所述第三設(shè)置步驟，緩慢地施加所述初始電壓。
13.驅(qū)動(dòng)如權(quán)利要求11所述的非易失性存儲(chǔ)器的方法，其特征在于，在所述第三設(shè)置步驟，緩慢地施加所述初始電壓。
14.如權(quán)利要求10所述的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，所述初始電壓為0V。
15.如權(quán)利要求10所述的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，在使全部所述電阻變化元件成高電阻狀態(tài)的情況下，順序執(zhí)行以下步驟在全部所述字線(xiàn)及全部所述位線(xiàn)上施加所述初始電壓，而且在所述電壓供給部上施加所述第一電壓的第一全復(fù)位步驟；在全部所述字線(xiàn)上施加所述第二電壓的第二全復(fù)位步驟；和在全部所述字線(xiàn)上施加所述初始電壓的第三全復(fù)位步驟。
16.如權(quán)利要求10所述的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，在使全部所述電阻變化元件成低電阻狀態(tài)的情況下，順序執(zhí)行以下步驟在全部所述字線(xiàn)及全部所述位線(xiàn)上施加所述初始電壓，而且在所述電壓供給部上施加所述第三電壓的第一全設(shè)置步驟；在全部所述字線(xiàn)上施加所述第四電壓的第二全設(shè)置步驟；和在全部所述字線(xiàn)上施加所述初始電壓的第三全設(shè)置步驟。
17.如權(quán)利要求10所述的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，所述相變材料至少包含鍺、銻、碲中的任一元素。
18.如權(quán)利要求17所述的驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，其特征在于，所述第二電壓比-0.8V小，所述第三電壓在-0.4V以下-0.8V以上，而且所述第四電壓比-0.4V大。
全文摘要
作為具有電連接?xùn)烹姌O及基板的場(chǎng)效應(yīng)晶體管(1)和使用了相變材料的電阻變化元件(2)的存儲(chǔ)單元呈2維陣列狀排列的、驅(qū)動(dòng)非易失性存儲(chǔ)器的方法，按照在規(guī)定的字線(xiàn)(WL
文檔編號(hào)H01L45/00GK1717748SQ200480001600
公開(kāi)日2006年1月4日 申請(qǐng)日期2004年6月24日 優(yōu)先權(quán)日2003年6月25日
發(fā)明者森本廉 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社