專利名稱：具有拉伸應(yīng)變基片的mosfet器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及集成電路與制備集成電路的方法。更具體地，本發(fā)明涉及具有拉伸應(yīng)變基片(tensile strained substrate)的半導(dǎo)體與制備這種半導(dǎo)體的方法。
背景技術(shù)：
半導(dǎo)體制備商使用極其多樣的技術(shù)來改善諸如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFETs)的半導(dǎo)體器件的性能。圖1顯示了傳統(tǒng)的MOSFET器件。圖1的MOSFET制備在被淺槽隔離(shallow trenchisolation)12所限定的有源區(qū)內(nèi)的半導(dǎo)體基片10之上，該淺槽隔離12從制備在基片10上的其它IC組件電隔離出MOSFET的有源區(qū)。
MOSFET包含柵極電極14，該柵極電極14通過諸如硅氧化物(silicon oxide)或氧化物-氮化物-氧化物(ONO)的薄第一柵極絕緣體16而與基片10中的溝道區(qū)隔離開。為了將柵極14的電阻最小化，柵極14通常由諸如多晶硅的摻雜半導(dǎo)體材料而形成。
MOSFET的源極與漏極提供為形成在柵極14的相對面(opposingsides)的深源極與漏極區(qū)(deep source and drain regions)18。源極與漏極硅化物20形成在源極與漏極區(qū)18之上，并且包含含有基片半導(dǎo)體材料與諸如鈷(Co)或鎳(Ni)的金屬的化合物，以降低源極與漏極區(qū)18的接觸電阻。源極與漏極區(qū)18形成得足夠深以延伸超出源極與漏極硅化物20所形成到的深度。在隔片(spacer)28形成在柵極14與柵極絕緣體16的周圍之后注入源極與漏極區(qū)18，其用來作為注入掩模以相對于柵極下的溝道區(qū)定義出源極與漏極區(qū)18的橫向位置。
柵極14同樣地也有硅化物24形成在其上表面上。包含多晶硅材料及覆蓋硅化物的柵極結(jié)構(gòu)有時也稱為多晶硅-硅化物柵極(polycidegate)。
MOSFET的源極與漏極還包含淺源極與漏極延伸(shallow sourceand drain extensions)26。隨著MOSFET的尺寸縮小，由源極與漏極之間的窄小距離所造成的短溝道效應(yīng)會導(dǎo)致MOSFET性能的降低。在溝道末端附近使用淺源極與漏極延伸26而非深源極與漏極區(qū)有助于降低短溝道效應(yīng)。淺源極與漏極延伸是在隔片22形成之前注入的，柵極14則作為注入掩模以相對于溝道區(qū)18而定義出淺源極與漏極延伸26的橫向位置。隨后退火期間的擴散會導(dǎo)致淺源極與漏極延伸26在柵極14下略為延伸。
一種用來提高MOSFET性能的選擇是提高硅的載流子遷移率，以減小電阻與能耗并增大驅(qū)動電流、頻率響應(yīng)以及操作速度。一種已成為近來關(guān)注焦點的提高載流子遷移率的方法是使用施加了拉伸應(yīng)變的硅材料。
“應(yīng)變(Strained)”硅可通過在硅鍺基片上生長硅層來形成。硅鍺晶格由于在晶格中存在著較大的鍺原子，所以一般比純硅晶格間隔得更開。因為硅晶格的原子與間隔得更開的硅鍺晶格對準(zhǔn)，所以在硅層中會產(chǎn)生拉伸應(yīng)變。硅原子基本上被彼此拉開。施加到硅晶格的拉伸應(yīng)變量會隨著硅鍺晶格中鍺的比例而增大。
無應(yīng)變硅(relaxed silicon)有六個相等的價帶。將拉伸應(yīng)變施加到硅晶格會導(dǎo)致四個價帶的能量升高，而兩個價帶的能量降低。作為量子效應(yīng)的結(jié)果，當(dāng)電子穿越較低的能帶時，電子有效地減少30％的重量。因此較低的能帶對電流具有較小的阻力。除此之外，電子會從硅原子核受到較小的振動能，這造成電子比在無應(yīng)變硅中的散射小500至1000倍。結(jié)果，與無應(yīng)變硅相比，應(yīng)變硅中的載流子遷移率大幅地提高，可使電子的遷移率潛在提高80％或更多而使空穴的遷移率潛在提高20％或更多。已發(fā)現(xiàn)遷移率的提高對高達(dá)1.5百萬伏特/厘米的電場仍可保持。相信這些因素能使器件速度提高35％而不用進一步減小器件尺寸，或能使能耗降低25％而不會降低性能。
使用了應(yīng)變硅層的MOSFET的例子顯示在圖2中。該MOSFET制備在基片上，該基片包含其上形成有應(yīng)變硅的外延層32的硅鍺層30。該MOSFET使用了傳統(tǒng)的MOSFET結(jié)構(gòu)，該傳統(tǒng)的MOSFET結(jié)構(gòu)包括深源極與漏極區(qū)18、淺源極與漏極延伸26、柵極氧化物層16、由隔片28、22所圍繞的柵極14、硅化物源極與漏極接觸20、硅化物柵極接觸24以及淺槽隔離12。該MOSFET的溝道區(qū)包括在源極與漏極之間提供提高的載流子遷移率的應(yīng)變硅材料。
圖2所示這種類型的應(yīng)變硅MOSFETs的一個缺點是硅鍺的能隙小于硅的能隙。換言之，與在硅晶格中相比，在硅鍺晶格中將電子移動到導(dǎo)帶中所需的能量平均而言會更低。因而，源極與漏極區(qū)形成在硅鍺中的器件的結(jié)漏泄(junction leakage)會大于源極與漏極區(qū)形成在硅中的相當(dāng)器件的結(jié)漏泄。
圖2所示這種類型的應(yīng)變硅MOSFETs的另一個缺點是硅鍺的介電常數(shù)高于硅的介電常數(shù)。因而，加入有硅鍺的MOSFETs展現(xiàn)出較高的寄生電容，這增大了器件能耗并減小了驅(qū)動電流以及頻率響應(yīng)。
因此，在MOSFET中加入硅鍺的設(shè)計所取得的優(yōu)點會被使用硅鍺基片所導(dǎo)致的缺點部分抵消。
于是，需要一種MOSFET制備過程，其中，通過在硅頂部上的高度壓縮沉積(highly compressive deposition)而將硅予以應(yīng)變。此外，需要增大在硅MOSFET中的拉伸應(yīng)變而不改變硅鍺層。更進一步，需要用應(yīng)變硅來提高載流子遷移率。

發(fā)明內(nèi)容
一個示例性實施例涉及一種形成金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的方法。該方法包括提供其上形成有柵極的基片并且至少進行以下沉積步驟中的一種沉積隔片層并在位于基片上的硅層之上的柵極與柵極絕緣體周圍形成隔片；在隔片、柵極與硅層上沉積蝕刻終止層；以及在蝕刻終止層上沉積介電層。沉積隔片、沉積蝕刻終止層與沉積介電層中的至少一個包括高壓縮沉積(high compressiondeposition)，該高壓縮沉積增大了硅層中的拉伸應(yīng)變。
另一個示例性實施例涉及一種形成金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的方法，包括提供基片，該基片包含其上形成有硅材料層的硅鍺層、形成在該硅層上的至少一層?xùn)艠O絕緣層與形成在該柵極絕緣層上的柵極導(dǎo)電層。該方法還包括將柵極導(dǎo)電層與柵極絕緣層圖案化，以在硅層上形成柵極與柵極絕緣體；在柵極與柵極絕緣體周圍形成隔片；在隔片與柵極之上形成蝕刻終止層，以及在高度壓縮沉積過程中在蝕刻終止層上形成層間介電層，該高度壓縮沉積過程壓縮了硅層，導(dǎo)致了硅層中增大的拉伸應(yīng)變。
又一個示例性實施例涉及一種制備晶體管的方法，該方法包括在硅層上提供柵極，其中該柵極具有緊鄰該柵極的橫向側(cè)壁的隔片；在該柵極與隔片上形成蝕刻終止層，其中該蝕刻終止層在高壓縮沉積中形成，導(dǎo)致硅層中的應(yīng)變；以及在蝕刻終止層上形成介電層，其中該介電層在高壓縮沉積中形成，導(dǎo)致硅層中的應(yīng)變。
在閱讀了以下的附圖、詳細(xì)說明以及所附的權(quán)利要求之后，本發(fā)明的其它主要特征與優(yōu)點對本領(lǐng)域技術(shù)人員而言將是顯而易見的。


以下將參照附圖來說明本發(fā)明的示例性實施例，其中同樣的數(shù)字表示同樣的組件，以及圖1是依照傳統(tǒng)加工所形成的傳統(tǒng)MOSFET的示意剖面圖；圖2是依照用來形成圖1的MOSFET的傳統(tǒng)過程所形成的應(yīng)變硅MOSFET器件的示意剖面圖；圖3a-3e是在依照一個示例性實施例來制備MOSFET器件期間所形成的結(jié)構(gòu)的示意剖面圖；以及圖4是包含一個示例性實施例與替代性實施例的流程圖。
具體實施例方式
圖3a-3i示意了在依照一個示例性實施例來制備應(yīng)變硅MOSFET期間所形成的結(jié)構(gòu)。圖3a顯示了包含硅鍺層40的結(jié)構(gòu)，該硅鍺層40具有形成在其表面上的硅外延層42。硅鍺層40優(yōu)選具有成分Si1-xGex，其中x約為0.2，并且更一般地是在0.1至0.3的范圍。
硅鍺層40通常生長在硅晶片上。硅鍺可通過，例如，化學(xué)氣相沉積而生長，使用Si2H6(乙硅烷，disilane)與GeH4(鍺烷，germane)作為源氣(source gases)，基片溫度為600℃至900℃，Si2H6分壓為30mPa，GeH4分壓為60mPa。SiH4(硅甲烷，silane)可用在替代性的過程中。硅鍺材料的生長可用這些比例而起始，或替代性地，GeH4分壓可以從低壓或零壓開始逐漸增加以形成梯度成分?？梢勒仗囟ǖ膽?yīng)用來確定硅鍺層的厚度。其上生長有應(yīng)變硅層42的硅鍺基片40的上部分應(yīng)具有均勻的成分。
硅層42優(yōu)選通過化學(xué)氣相沉積(CVD)而生長，使用分壓為30mPa的Si2H6作為源氣，基片溫度約為600℃至900℃。硅層42優(yōu)選生長到200nm的厚度。
如圖3a進一步顯示，柵極絕緣層44形成在硅層42之上。柵極絕緣層44通常是硅氧化物，但可以是諸如氧化物-氮化物-氧化物(ONO)的另一種材料。氧化物可通過應(yīng)變硅層的熱氧化而生長，但是優(yōu)選通過化學(xué)氣相沉積而沉積。
形成在柵極絕緣層44之上的是柵極導(dǎo)電層46。柵極導(dǎo)電層46通常包含多晶硅，但替代性地可包含諸如注入有鍺的多晶硅的另一種材料。
在柵極導(dǎo)電層46之上是包含底部硬掩模層48和頂部硬掩模層50的雙層硬掩模(bi-layer hardmask)結(jié)構(gòu)，該底部硬掩模層48也被稱為底部消反射涂層(bottom antireflective coating，BARC)。底部硬掩模層48通常是硅氧化物(例如，SiO2)，而頂部硬掩模層50則通常是硅氮化物(silicon nitride)(例如，Si3N4)。
硅鍺基片還在其中形成有淺槽隔離52。可通過在硅鍺層40與硅層42中形成具有楔形(tapered)側(cè)壁的溝槽、進行短暫的熱氧化并且隨后沉積硅氧化物層至足以填充溝槽的厚度來形成淺槽隔離，該硅氧化物的沉積可通過諸如低壓CVD(LPCVD)TEOS或大氣壓臭氧TEOS。然后，該硅氧化物層通過諸如化學(xué)機械拋光(chemical mechanical polishing)或回蝕過程(etch back process)予以致密化與平坦化，以形成與硅層42的表面大致水平的淺槽隔離52。
圖3b顯示了在將柵極導(dǎo)電層與柵極絕緣層圖案化以形成柵極54與自對準(zhǔn)的柵極絕緣體56之后的圖3a的結(jié)構(gòu)。圖案化是利用一系列各向異性蝕刻而進行的，該一系列各向異性蝕刻用光刻膠掩模作為蝕刻掩模來將頂部硬掩模層50圖案化，然后用圖案化的頂部硬掩模層50作為蝕刻掩模來將底部硬掩模層48圖案化，接著用圖案化的底部硬掩模層48作為蝕刻掩模來將多晶硅圖案化，下一步用柵極54作為硬掩模來將柵極絕緣層圖案化。如圖3b所示，選擇底部硬掩模層48的厚度，使得在將柵極絕緣層圖案化后，底部硬掩模層的一部分會留在柵極上以作為保護帽(protective cap)58。
圖3c顯示了在柵極54、柵極絕緣體56與保護帽58周圍形成隔片60之后的圖3b的結(jié)構(gòu)。隔片60優(yōu)選通過沉積保護材料的保形層(conformal layer)，接著各向異性蝕刻以從非垂直表面去除保護材料以留下隔片60而形成。隔片60優(yōu)選由硅氧化物或硅氮化物而形成。
在一個示例性實施例中，用于形成隔片60的保形層是利用等離子增強化學(xué)氣相沉積(PEVCD)過程而沉積的。該PECVD過程優(yōu)選是將拉伸應(yīng)變加入到硅層42的高壓縮沉積。高壓縮沉積可通過會對硅層42導(dǎo)致較高速的離子轟擊和壓縮(higher ion bombardment and compression)的偏壓RF電源(biased RF power)而實現(xiàn)。
圖3d顯示了在柵極54、保護帽58、隔片60和硅層42上保形地沉積蝕刻終止層(ESL)63之后的圖3c的結(jié)構(gòu)。在一個示例性實施例中，蝕刻終止層63是在具有高壓縮的PEVCD過程中沉積的，以增大硅層42中的拉伸應(yīng)變。高壓縮沉積可用增強的離子轟擊來實現(xiàn)。
圖3e顯示了沉積層間介電(ILD)層65之后的圖3d的結(jié)構(gòu)。ILD層65保形地沉積在蝕刻終止層63之上。優(yōu)選地，ILD層65是在高度壓縮的PECVD過程中沉積的。高壓縮沉積增大硅層42中的壓縮，加入拉伸應(yīng)變，并且由此增強載流子遷移率。
可以沉積其它的層，諸如襯里層(liner layer)或另一隔片層。這些附加層也可用高壓縮沉積技術(shù)來沉積，以增大在硅層42中的拉伸應(yīng)變。
雖然圖3a-3e所示的過程代表目前優(yōu)選的實施例，但可實施許多不同的變化。因而，可以實施依照本發(fā)明的許多不同的實施例。通常而言，這樣的實施例包含MOSFET，該MOSFET包括在硅鍺層上的應(yīng)變硅溝道區(qū)，以及提供在柵極相對面而形成在硅區(qū)中的源極與漏極區(qū)。源極與漏極區(qū)的深度沒有延伸超出硅區(qū)的深度，因而減小了傳統(tǒng)硅鍺應(yīng)用中的不利的結(jié)漏泄和寄生電容。
在一個替代性的實施例中，在處理了硅鍺之后可使用擴散爐，以通過運行濕氧化清洗周期(wet oxidation clean-up cycle)來處理非-SiGe材料。該濕氧化周期包括高溫H2O氧化以將Ge轉(zhuǎn)變?yōu)閾]發(fā)性的Ge-氧化物?？芍貜?fù)這樣的過程以將污染降低到檢測極限之下。
在另一個替代性的實施例中，應(yīng)變硅技術(shù)可以結(jié)合完全耗盡的(fully-depleted)絕緣體上硅(SOI)。然而，存在著一個挑戰(zhàn)，因為應(yīng)變硅是由下面的SiGe層所支撐的，當(dāng)去除了SiGe后應(yīng)變可能消失。通過引入具有與SiGe類似的晶格常數(shù)的單晶高-k材料，可以維持應(yīng)變。例如，20％SiGe可用DySiO3或GdSiO3來實現(xiàn)。
在另一個替代性的實施例中，將環(huán)氧樹酯封蓋(epoxy seal)或另一種合適材料的封蓋施加到硅芯片的上表面。通過改變封蓋材料的特性，可改變硅芯片中的應(yīng)力以引入拉伸應(yīng)力。如上所述，拉伸應(yīng)力會改善載流子遷移率，從而提高器件的速度。另一種增大拉伸應(yīng)力的方法是使用圓拱形的(dome-shaped)金屬基片，在該圓拱形的金屬基片之上可以放置芯片。圓拱形狀可通過沖壓(stamping)或蝕刻而制成。圓拱形狀給硅芯片提供物理應(yīng)力(physical stress)，從而產(chǎn)生拉伸應(yīng)力。
圖4顯示了包含圖3a-3e的優(yōu)選實施例、前述替代性實施例及其它替代性實施例的流程圖。首先，在操作80中提供基片，該基片包括其上形成有硅層的硅鍺層。該基片還包括形成在應(yīng)變硅層上的柵極絕緣體與形成在柵極絕緣體上的柵極。在操作82中，沉積隔片層以及在柵極與柵極絕緣體周圍形成隔片。在一個示例性實施例中，隔片層是以高度壓縮的形式沉積的，在下方的硅層中導(dǎo)致壓縮，從而導(dǎo)致拉伸應(yīng)變。
在操作84中，在柵極、隔片以及硅層之上保形地提供蝕刻終止層。在一個示例性實施例中，蝕刻終止層是以高壓縮形式沉積的，增大了硅層中的拉伸應(yīng)變。在操作86中，層間介電層(ILD)沉積在蝕刻終止層之上。替代性地，可以沉積任一層材料。在一個示例性實施例中，ILD層是在高壓縮PECVD過程中沉積的。操作82、84以及86的沉積中的至少一個可使用高壓縮沉積。或者，高壓縮沉積可用在所有三個操作82，84與86中。在操作88中，加工該結(jié)構(gòu)，包括形成許多不同特征中的任一個，諸如源極與漏極區(qū)的接觸、金屬互連、IMD層和鈍化層。
對本領(lǐng)域的普通技術(shù)人員而言顯而易見的是，在上述過程中所說明的任務(wù)沒有必要排除其它的任務(wù)，而是進一步的任務(wù)可依照所要形成的特定結(jié)構(gòu)而并入到上述過程中。例如，中間的加工任務(wù)，諸如在加工任務(wù)之間鈍化層或保護層的形成與去除、光刻膠掩模和其它掩模層的形成與去除、摻雜與反摻雜、清洗、平坦化以及其它任務(wù)，可以與上述特定說明的任務(wù)一起進行。
在示例性實施例的說明中所描述的過程并不需要在整個基片上進行，諸如在整個晶片上，而是可在基片的部分之上選擇性地進行。因此，雖然示意在附圖中并在上面加以說明的實施例目前是優(yōu)選的，但應(yīng)該了解的是，這些實施例僅是作為例子而提供的。本發(fā)明并不限于特定的實施例，而是延伸到落入所要求保護的發(fā)明與等價物的范圍之內(nèi)的各種不同的變化、組合和排列。
權(quán)利要求
1.一種形成金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的方法，包括提供基片(40)，所述基片(40)上形成有柵極(54)；以及進行以下沉積步驟中的至少一個沉積隔片層并在位于所述基片(40)上的硅層(42)之上的柵極(54)與柵極絕緣體(56)的周圍形成隔片(60)；在所述隔片(60)、柵極(54)與硅層(42)之上沉積蝕刻終止層(63)；以及在所述蝕刻終止層(63)之上沉積介電層(65)；其中，沉積隔片層、沉積蝕刻終止層(63)與沉積介電層(65)中的至少一個包括高壓縮沉積，由此所述硅層(42)的拉伸應(yīng)變增大。
2.如權(quán)利要求1所述的方法，其中，沉積隔片層、沉積蝕刻終止層(63)與沉積介電層(65)都包括高壓縮技術(shù)。
3.如權(quán)利要求2所述的方法，其中，所述高壓縮技術(shù)包括高速離子轟擊。
4.如權(quán)利要求1所述的方法，進一步包括利用用于高速離子轟擊的偏壓RF電源來沉積襯里。
5.如權(quán)利要求1所述的方法，其中，所述硅層具有至少200nm的厚度。
6.一種制備晶體管的方法，包括在硅層(42)之上提供柵極(54)，所述柵極(54)具有緊鄰所述柵極(54)的橫向側(cè)壁的隔片(60)；在所述柵極(54)與隔片(60)上形成蝕刻終止層(63)，其中，所述蝕刻終止層(63)是在高壓縮沉積中形成的，在所述硅層(42)內(nèi)導(dǎo)致應(yīng)變；以及在所述蝕刻終止層(63)之上形成介電層(65)，其中，所述介電層(65)是在高壓縮沉積中形成的，在所述硅層(42)內(nèi)導(dǎo)致應(yīng)變。
7.如權(quán)利要求6所述的方法，其中，襯里包括在所述柵極(54)與隔片(60)之間。
8.如權(quán)利要求6所述的方法，其中，所述蝕刻終止層(63)與介電層(65)是利用等離子增強化學(xué)氣相沉積(PEVCD)而沉積的。
9.如權(quán)利要求8所述的方法，其中，所述PEVCD包括用于較高速的離子轟擊的偏壓RF電源。
10.如權(quán)利要求6所述的方法，其中，所述蝕刻終止層(63)包含硅氮化物。
全文摘要
一個示例性實施例涉及一種形成金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的方法。該方法包括提供其上形成有柵極(54)的基片(40)并且至少進行以下沉積步驟中的一種沉積隔片層并在位于基片(40)上的硅層(42)之上的柵極(54)與柵極絕緣體(56)周圍形成隔片(60)；在隔片(60)、柵極(54)與硅層(42)上沉積蝕刻終止層(63)；以及在蝕刻終止層(63)上沉積介電層(65)。沉積隔片、沉積蝕刻終止層(63)與沉積介電層(65)中的至少一個包括高壓縮沉積，該高壓縮沉積增大了硅層(42)中的拉伸應(yīng)變。
文檔編號H01L29/10GK1762056SQ200480007454
公開日2006年4月19日 申請日期2004年1月13日 優(yōu)先權(quán)日2003年1月17日
發(fā)明者M-V·努, P·R·貝塞爾, 林明仁, 汪海宏 申請人:先進微裝置公司