專利名稱：半導(dǎo)體芯片安裝體及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及以倒裝式連接多個(gè)半導(dǎo)體芯片的半導(dǎo)體芯片安裝體及其制造方法。
背景技術(shù)：
順應(yīng)電子設(shè)備的小型化、輕量化的社會(huì)需求，LSI(Large ScaleIntegrated circuit)等半導(dǎo)體裝置的小型化以及高密度化正在進(jìn)一步提高。作為這樣小型化以及高密度化的方法之一，半導(dǎo)體芯片的積層化正在被推進(jìn)。
以前，如圖2所示，在布線基板100上搭載的大尺寸的半導(dǎo)體芯片101上通過(guò)粘接劑等搭載尺寸小的半導(dǎo)體芯片102，通過(guò)焊線103將布線基板100、半導(dǎo)體芯片101、102間電連接后，通過(guò)樹(shù)脂密封進(jìn)行這樣的半導(dǎo)體芯片的積層化。為謀求進(jìn)一步小型化以及高密度化，將半導(dǎo)體芯片的尺寸做小的同時(shí)，需要將各芯片做薄。
但是，以上述方法積層的半導(dǎo)體芯片的安裝體，具有以下的問(wèn)題。首先，為以焊線103電連接半導(dǎo)體芯片101和布線基板100上的基板電極，特別是在高頻工作中，焊線103變成電感成分，成為阻礙順利工作的主要原因。此外，焊線103從半導(dǎo)體芯片101、102的上面突出，并且因?yàn)楸仨毚_保用于引線接合的區(qū)域，所以存在半導(dǎo)體芯片不能夠充分薄型化的問(wèn)題。進(jìn)而，焊線103一般使用金屬絲，所以成為成本增加的主要原因。此外，在引線接合中進(jìn)行接合時(shí)，積層在下級(jí)的半導(dǎo)體芯片101所承載的負(fù)重大，由此存在薄的半導(dǎo)體芯片101被破壞的可能。
由此，最近，作為代替引線接合法的方法，提出如下述的以倒裝式連接半導(dǎo)體芯片的方式的CSP(Chip Size Package芯片尺寸封裝)(特開(kāi)2002-203874號(hào)公報(bào)、特開(kāi)2002-170919號(hào)公報(bào)、特開(kāi)平10-135272號(hào)公報(bào)、特開(kāi)2001-338949號(hào)公報(bào)、特開(kāi)7-263493號(hào)公報(bào))。倒裝片法，與上述引線接合法不同，能夠利用半導(dǎo)體芯片的全部進(jìn)行連接，同時(shí)，通過(guò)突起電極(凸出)進(jìn)行連接，所以能夠進(jìn)行非常細(xì)微的芯片的接合，使高密度安裝成為可能。但是，對(duì)此還存在以下的問(wèn)題。
例如，在特開(kāi)2002-203874號(hào)公報(bào)、特開(kāi)2002-170919號(hào)公報(bào)以及特開(kāi)10-135272號(hào)公報(bào)中，使積層的半導(dǎo)體芯片和布線基板對(duì)位、通過(guò)焊錫接合之后，再將積層的半導(dǎo)體芯片進(jìn)行對(duì)位并由焊錫接合。這樣，將焊錫作為電粘接劑來(lái)使用時(shí)，多級(jí)積層時(shí)的一起重熔不能期待自對(duì)準(zhǔn)的效果，所以對(duì)每個(gè)半導(dǎo)體芯片按順序進(jìn)行焊錫接合。但是，此時(shí)最初積層的接合部要負(fù)擔(dān)直到最后積層的多次焊錫接合時(shí)引起的熱量，所以留有在第一級(jí)和最后一級(jí)的接合部之間的結(jié)構(gòu)會(huì)變得不同的懸念，還有由反復(fù)加熱使可靠性降低的懸念。
另一方面，在特開(kāi)2001-338949號(hào)公報(bào)以及特開(kāi)7-263493號(hào)公報(bào)中使用導(dǎo)電性粘接劑來(lái)電連接半導(dǎo)體芯片和布線基板。但是，導(dǎo)電性粘接劑在導(dǎo)電性這點(diǎn)上差，并且，因?yàn)檎辰訌?qiáng)度低，在經(jīng)常變化的半導(dǎo)體中，存在隨著其使用年數(shù)的增加電特性降低的弊端。

發(fā)明內(nèi)容
本發(fā)明鑒于這種問(wèn)題，其第1目的在于提供一種可靠性高的半導(dǎo)體芯片安裝體，能夠高密度安裝，并且半導(dǎo)體芯片的突起電極與布線基板的布線層之間、以及半導(dǎo)體芯片的突起電極彼此的電連接狀態(tài)均勻。
本發(fā)明的第2目的在于提供一種半導(dǎo)體芯片安裝體的制造方法，能夠容易地并以低成本制造上述可靠性高的高密度的半導(dǎo)體芯片安裝體。
涉及本發(fā)明的半導(dǎo)體芯片安裝體具有以下的結(jié)構(gòu)，具備在表面具有布線層的布線基板；具有突起電極同時(shí)搭載在上述布線基板上、上述突起電極和布線層相接觸、并且通過(guò)電鍍膜電連接的第1半導(dǎo)體芯片；具有突起電極同時(shí)按順序積層并搭載在上述第1半導(dǎo)體芯片上、對(duì)置的相同突起電極通過(guò)電鍍電連接的1個(gè)或2個(gè)以上的第2半導(dǎo)體芯片。
電鍍膜，具體的說(shuō)是通過(guò)電解電鍍形成的，例如由銅(Cn)、鎳(Ni)、金(Au)、錫(Sn)或這些金屬的合金構(gòu)成。
作為本發(fā)明的半導(dǎo)體芯片安裝體，半導(dǎo)體芯片具有在貫穿其兩面的通孔內(nèi)埋設(shè)導(dǎo)電材料而形成的貫穿電極，其貫穿電極的端部具有外部引出電極，最好在外部引出電極上形成突起電極的形態(tài)。此外，第2半導(dǎo)體芯片以及布線基板上也在與第1半導(dǎo)體芯片的貫穿電極對(duì)置的位置上設(shè)置貫穿電極，通過(guò)突起電極電連接多個(gè)貫穿電極，最好電連接部以一條直線的狀態(tài)配置。
本發(fā)明的半導(dǎo)體芯片安裝體的制造方法包含以下工序，在表面具有布線層的布線基板的表面，以上述突起電極接觸到布線基板上的連接處的方式，將具有突起電極的第1半導(dǎo)體芯片進(jìn)行對(duì)位，同時(shí)，在第1半導(dǎo)體芯片上，以使相同突起電極彼此接觸的方式，將具有突起電極的1個(gè)或2個(gè)以上的第2半導(dǎo)體芯片進(jìn)行對(duì)位并積層的工序；將第1半導(dǎo)體芯片的突起電極與布線基板的布線層的連接處之間、以及第1半導(dǎo)體芯片和第2半導(dǎo)體芯片的各突起電極分別通過(guò)電鍍進(jìn)行電連接的工序。
作為電鍍法，最好使用電解電鍍或噴鍍電鍍。
進(jìn)而，在電鍍時(shí)，一邊對(duì)收存電鍍液的電鍍槽的壁面施加超聲波振動(dòng)一邊形成電鍍膜，或者在電鍍槽內(nèi)配置安裝了第1以及第2半導(dǎo)體芯片的布線基板，減壓后將電鍍液收存在電鍍層內(nèi)，由此形成電鍍膜。或者，也可以對(duì)收存在電鍍槽內(nèi)的電鍍液一邊加壓一邊形成電鍍膜。通過(guò)這樣的方法，能夠促進(jìn)電鍍、形成穩(wěn)定的電鍍膜。
按照本發(fā)明的半導(dǎo)體芯片安裝體以及其制造方法，由于將半導(dǎo)體芯片的突起電極和布線基板的布線層之間、以及半導(dǎo)體芯片的突起電極彼此之間分別通過(guò)電鍍膜電連接，因此在接合處電鍍膜均勻并且穩(wěn)定的附著，能夠得到?jīng)]有差異的接合強(qiáng)度，同時(shí)能夠迅速進(jìn)行接合操作，由此提高生產(chǎn)能力。此外，能充分去除引線和半導(dǎo)體芯片的間隔，所以能夠提供可高度集成、小型的可靠性極高的半導(dǎo)體芯片安裝體。
特別是，本發(fā)明的半導(dǎo)體芯片安裝體及其制造方法，在具有65nm以下的細(xì)微布線、電極焊點(diǎn)的下層的層間絕緣膜的材質(zhì)比較脆的結(jié)構(gòu)的半導(dǎo)體芯片和布線基板的多層連接中有效。
此外，在本發(fā)明的半導(dǎo)體芯片安裝體中，在第1半導(dǎo)體芯片、第2半導(dǎo)體芯片以及布線基板上分別設(shè)置貫穿電極，通過(guò)突起電極來(lái)電連接這些貫穿電極，由此使電連接部以一直線狀配置。由此，能高速進(jìn)行吉赫茲(GHz)頻率的信號(hào)傳送。


圖1是表示涉及本發(fā)明的一實(shí)施方式的半導(dǎo)體芯片安裝體的結(jié)構(gòu)的剖面圖。
圖2是現(xiàn)有的半導(dǎo)體芯片安裝體的模式圖。
具體實(shí)施例方式
以下，參照附圖詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式。
圖1是表示涉及本發(fā)明的一實(shí)施方式的半導(dǎo)體芯片安裝體1的剖面結(jié)構(gòu)的圖。該半導(dǎo)體芯片安裝體1是在例如由聚酰亞胺樹(shù)脂構(gòu)成的布線基板10上積層并搭載多層結(jié)構(gòu)(在此為2層)的半導(dǎo)體芯片20、30的安裝體。
布線基板10上設(shè)置通孔(電極形成孔)11，同時(shí)在表面上形成由布線層12構(gòu)成的電子電路。在電極形成孔11上形成貫穿電極11A。外部電極11A例如能夠通過(guò)電鍍1～150μm左右的鎳(Ni)而形成。作為其它方法，電鍍后也可以通過(guò)重熔焊錫來(lái)制作電極。
在基板10的背面的與電極形成孔11對(duì)應(yīng)的位置上形成例如由焊錫構(gòu)成的球電極13，并且該球電極13和表面的布線層12通過(guò)通孔11電連接。雖然在球電極13中未圖示，但是與外部的印制電路板是電連接的。
布線基板10由例如聚酰亞胺樹(shù)脂形成，其表面電路是通過(guò)周知的光刻技術(shù)制作的。在光刻法中以保護(hù)膜覆蓋基板，并以形成有圖形的掩模來(lái)覆蓋該保護(hù)模。也可以以感光樹(shù)脂形成作為掩模的膜整體，并通過(guò)曝光和感光印制圖形并形成電極形成孔。作為保護(hù)膜可使用由紫外線硬化的樹(shù)脂、例如丙烯系感光剝離型或環(huán)氧丙烯系的樹(shù)脂。保護(hù)膜通過(guò)例如旋轉(zhuǎn)涂層法等覆蓋布線基板，然后通過(guò)對(duì)該保護(hù)膜進(jìn)行曝光、顯影進(jìn)行印制圖形并形成掩模，通過(guò)使用該掩模對(duì)基板進(jìn)行蝕刻和電鍍處理而形成布線層。
布線層12例如由銅(Cu)電鍍形成的，所以導(dǎo)電性優(yōu)良。布線層12的寬度例如為5～30μm左右。
下側(cè)的半導(dǎo)體芯片20(第1半導(dǎo)體芯片)上設(shè)置有通孔(throughhole)21，該通孔21中填充導(dǎo)電材料例如銅(Cu)，形成栓21A。該栓21A的下端部設(shè)置外部引出電極22。在外部引出電極22的表面上設(shè)置突起電極(金屬凸起)23，該突起電極23與布線基板10側(cè)的布線層12的電極部分相接觸。半導(dǎo)體芯片20側(cè)的外部引出電極22和布線基板10側(cè)的布線層12之間包含突起電極23的表面整體，由導(dǎo)電性的電鍍膜24進(jìn)行覆蓋。通過(guò)該電鍍膜24，使突起電極23和布線層12整體均勻連接，來(lái)消除電連接的不良。
半導(dǎo)體芯片20的表面上形成布線圖形(未圖示)。該布線圖形是在實(shí)施了例如鉬(Mo)、鎢(W)、鎢硅化物(WSi2)等的硅化物、金(Au)或銅(Cu)等導(dǎo)電性良好的金屬的電鍍后，以光刻法通過(guò)對(duì)金屬層進(jìn)行蝕刻并部分地除去來(lái)設(shè)置的布線圖形。
能夠通過(guò)例如在貫穿電極21上重熔微小焊錫球，或通過(guò)CVD(Chemical Vapor Deposition化學(xué)汽相沉積)法、濺射等的PVD(Physical Vapor Deposition物理汽相沉積)法等形成外部引出電極22。
突起電極23是用于容易電接合布線基板10和積層的其它的半導(dǎo)體的電極，例如，通過(guò)電鍍形成。作為電鍍金屬，最好是與電鍍接合金屬同類的金屬，但是，并不限定于此，考慮到導(dǎo)電性、粘合性等，可以從例如銅(Cu)、鎳(Ni)、金(Au)、錫(Sn)以及這些金屬的合金中選擇。突起電極23的高度在100μm以下，特別是最好在2～50μm的范圍內(nèi)。
上側(cè)的半導(dǎo)體芯片30(第2半導(dǎo)體芯片)上也同樣設(shè)置通孔31，在該通孔31上也填充例如銅(Cu)以形成栓31A。在該栓31A的下端部設(shè)置突起電極(金屬凸起)32，該突起電極32與下側(cè)的半導(dǎo)體芯片20側(cè)的栓21A相接觸。突起電極32的表面也被由例如鎳(Ni)構(gòu)成的電鍍膜33覆蓋，通過(guò)該電鍍膜33確保半導(dǎo)體芯片20側(cè)的栓21A和半導(dǎo)體芯片30側(cè)的栓31A電連接。其它與半導(dǎo)體芯片20相同。
并且，作為構(gòu)成半導(dǎo)體芯片20、30的材料，例如有鍺(Ge)、硅(Si)、砷化鎵(GaAs)、磷化鎵(GaP)等，但是，為使安裝產(chǎn)品能夠小型化，希望各芯片盡量薄。用于這樣的芯片的晶片，能夠通過(guò)例如將上述材料構(gòu)成的單晶切薄來(lái)進(jìn)行制造。
然后，對(duì)上述半導(dǎo)體芯片安裝體1的制造方法進(jìn)行說(shuō)明。該方法由“對(duì)位工序”和“通過(guò)電鍍的接合工序”構(gòu)成，按需要進(jìn)一步包括“樹(shù)脂密封工序”。
對(duì)位工序中，在布線基板10的表面上將具有突起電極23的半導(dǎo)體芯片20以突起電極23與布線基板10上的布線層12的電極連接部接觸的方式進(jìn)行對(duì)位。然后，在半導(dǎo)體芯片20上將第2半導(dǎo)體芯片30以突起電極彼此相接觸的方式進(jìn)行對(duì)位。并且，在半導(dǎo)體芯片20、30之間為防止電短路，按需求也可以設(shè)置如絕緣薄膜或絕緣涂料的絕緣層。
為進(jìn)行這樣的半導(dǎo)體芯片20、30和布線基板10的對(duì)位，最好使用由特氟綸Teflon(注冊(cè)商標(biāo))構(gòu)成的對(duì)位夾具。該對(duì)位用夾具上設(shè)置用于與布線基板10或半導(dǎo)體芯片20、30上設(shè)置的槽部或突起部進(jìn)行嵌合的突起部或槽部，能夠?qū)⒃O(shè)置在布線基板10或半導(dǎo)體芯片20、30上的槽部或突起部插入到這些突起部或槽部中，來(lái)進(jìn)行對(duì)位。對(duì)位的最佳位置是通電后電流量的最小位置，或者也可以通過(guò)一邊監(jiān)視顯微鏡映像一邊自動(dòng)或手動(dòng)操作來(lái)確定。
進(jìn)行布線基板10和半導(dǎo)體芯片20、進(jìn)而半導(dǎo)體芯片20、30彼此的對(duì)位，然后，以倒裝式連接它們。具體的，為使2個(gè)半導(dǎo)體芯片20、30和布線基板10的位置不錯(cuò)開(kāi)，通過(guò)一邊用夾具壓一邊進(jìn)行鍍膜，以倒裝式連接布線基板10、半導(dǎo)體芯片20、30，即，通過(guò)突起電極(凸起)使布線基板10以及半導(dǎo)體芯片20、30相互電連接。
該電鍍處理可以是將布線基板10以及半導(dǎo)體芯片20、30浸泡在槽內(nèi)的電鍍液中進(jìn)行電鍍，也可以是無(wú)電解電鍍。此外，以霧狀噴鍍電鍍液等方法使接觸部相互電導(dǎo)通后，通過(guò)以電鍍金屬覆蓋該接觸部來(lái)接合。通過(guò)這樣的電鍍處理，如圖1所示，布線基板10的電極和半導(dǎo)體芯片20的突起電極之間、以及半導(dǎo)體芯片20、30的突起電極之間覆蓋電鍍金屬而接合。此時(shí)，最好通過(guò)印刷在電接合處的突起部和除去其接觸面的其它的電路露出面上涂上油性涂料，來(lái)防止電鍍金屬的析出。
作為電鍍用金屬，可以使用例如銅(Cu)、鎳(Ni)、金(Au)、錫(Sn)或這些金屬的合金，也可以是和突起電極等的電極相同的材質(zhì)，也可以使用其它的金屬。
并且，在電鍍處理時(shí)，在半導(dǎo)體芯片20和布線基板10之間也可以稍微施加不使半導(dǎo)體芯片20破損的壓力。
并且，在電解電鍍中，對(duì)布線基板10的電極和半導(dǎo)體芯片20的突起電極、以及半導(dǎo)體芯片20、30的突起電極彼此進(jìn)行對(duì)位，浸泡在電鍍液中。將二者浸泡在電鍍液中后，將共用電極作為負(fù)極、將電鍍用電極作為正極并在二者之間施加規(guī)定時(shí)間的直流電壓。
并且，在電鍍處理時(shí)，最好給予液壁面超聲波振動(dòng)。由此，能夠使電鍍液充分浸透布線基板10和半導(dǎo)體芯片20之間、以及半導(dǎo)體芯片20、30之間，同時(shí)，能夠促進(jìn)電鍍液的循環(huán)、謀求電鍍中的所有的凸起生長(zhǎng)的均勻化。
此外，將安裝了半導(dǎo)體芯片20、30的布線基板10置于電鍍槽內(nèi)，使內(nèi)部減壓，抽出半導(dǎo)體芯片20、30之間、布線基板10和半導(dǎo)體芯片20之間的狹窄區(qū)域內(nèi)的空氣，其后在電鍍層內(nèi)收存電鍍液，由此也可以形成電鍍膜。由此，能夠使電鍍液充分浸透到布線基板10和半導(dǎo)體芯片20之間、以及半導(dǎo)體芯片20、30之間的狹窄區(qū)域，能夠防止在空氣殘存部中的電鍍不良的發(fā)生。
進(jìn)而，也可以一邊對(duì)收存在電鍍槽中的電鍍液的表面部分的空氣進(jìn)行加壓一邊來(lái)形成電鍍膜。由此，也能得到與上述相同的效果。
上述電鍍工序結(jié)束后，以純水洗凈電鍍液，除去電鍍時(shí)附著的污染雜質(zhì)。然后，按照需求，為防止氧化和吸濕引起的惡化，以布線基板10、半導(dǎo)體芯片20、30相互間的接合部為中心、將部分或全部以樹(shù)脂進(jìn)行密封。作為密封樹(shù)脂，可以選擇以環(huán)氧樹(shù)脂為首的電絕緣性和耐熱性優(yōu)良的樹(shù)脂。
以上的工序之后，通過(guò)將基板切片或利用激光束等切斷、分割基板，由此，能夠得到高密度集成的半導(dǎo)體芯片安裝體1。
這樣，在本實(shí)施方式中，在布線基板10上對(duì)半導(dǎo)體芯片20、30進(jìn)行對(duì)位后，使半導(dǎo)體芯片20的突起電極和布線基板10的電極之間、以及半導(dǎo)體芯片20、30的各突起電極彼此分別通過(guò)電鍍進(jìn)行電連接，所以能夠均勻并且穩(wěn)定的附著電鍍膜，能夠得到?jīng)]有差異的接合強(qiáng)度。此外，因?yàn)槟軌蜓杆龠M(jìn)行接合操作，所以生產(chǎn)能力提高。進(jìn)而，因?yàn)槟艹浞秩コ€和半導(dǎo)體芯片之間的間隔，所以能夠高度集成，進(jìn)而能夠得到小型的可靠性極高的半導(dǎo)體芯片安裝體。
特別是，在以前進(jìn)行的凸起連接中，在微觀上能看見(jiàn)在突起電極彼此的連接部處存在沒(méi)有連接的地方(不接合處)，但是，在本實(shí)施方式中，由于在這樣的不接合處填充有電鍍金屬，所以能夠得到充分的接合強(qiáng)度的同時(shí)還能保證充分電連接，使接合部變?yōu)楦偷碾娮?。特別是，當(dāng)布線基板10的布線層12和半導(dǎo)體芯片20、30的布線層的寬度成為65nm以下的細(xì)微布線時(shí)，其膜厚也變薄，此外，布線層下的絕緣層由多孔(porous)硅氧化膜(SiO2)形成的情況下，絕緣層很脆，所以不希望使用以前的引線接合法和如凸起壓接那樣的施加壓力的方法。在這種情況下，本實(shí)施方式的方法是有效的，能夠不損傷絕緣層、得到具有10μm間距的細(xì)微布線的半導(dǎo)體安裝體。
此外，考慮今后吉赫茲(GHz)的頻率的信號(hào)傳送的普及，但是如以前的裝置(第2圖)，電極間通過(guò)導(dǎo)線相連接，因?yàn)橛蓪?dǎo)線的長(zhǎng)度部分以及導(dǎo)線彎曲引起的高頻電阻的影響，在信號(hào)傳送中產(chǎn)生延遲。與此相對(duì)，在本實(shí)施方式中，如第1圖所示，分別在布線基板10上設(shè)置貫穿電極11A、在半導(dǎo)體芯片20上設(shè)置貫穿電極21A、在半導(dǎo)體芯片30上設(shè)置貫穿電極31A，這些貫穿電極11A、21A、31A相互對(duì)置配置，同時(shí)通過(guò)突起電極23、32電連接。即，貫穿電極11A、21A、31A呈直線狀以最短距離相連接，即使在吉赫茲(GHz)的頻率信號(hào)中，也能夠高速并且穩(wěn)定地進(jìn)行傳送。
以下，將具體的實(shí)施例進(jìn)行說(shuō)明。
在直徑4英寸的硅晶片上，1芯片為7.5×7.5mm大小，在其周?chē)渲?00個(gè)鋁(Al)電極(80μm×80μm)，電極部分以外以由硅氧化膜(SiO2)構(gòu)成的保護(hù)膜覆蓋。然后，通過(guò)激光器在電極部分形成通孔，在其中通過(guò)毛細(xì)管現(xiàn)象浸透填充焊錫。進(jìn)而在填充的焊錫部分形成高度5μm的金的突起電極(凸起)。
以突起電極彼此接觸的方式積層配置2片該晶片，在其周邊部連接電鍍負(fù)電極，并浸泡在將電流密度設(shè)定為200A/m2的Cu電鍍液(硫酸銅0.8mol/l，硫酸0.5mol/l)中，在突起電極周邊進(jìn)行5μm厚的Cu電鍍，使突起電極彼此電連接。然后，洗凈電鍍液，在芯片彼此的空間注入未充滿的樹(shù)脂。然后，按芯片尺寸進(jìn)行分割。
然后，為使布線基板的電極和在半導(dǎo)體芯片上形成的Cu電鍍的突起對(duì)接，進(jìn)行布線基板和半導(dǎo)體芯片的對(duì)位之后，用夾具將這些固定，在與上述的電鍍液相同的電鍍液中，進(jìn)行布線基板、2個(gè)半導(dǎo)體芯片相互的電鍍連接。此時(shí)，在布線基板的電極部以外涂上油性涂料，以使電鍍不附著。
用電鍍純水洗凈以上述方法得到的半導(dǎo)體芯片安裝體之shell后，通過(guò)干燥清洗液得到成品。
(剝離測(cè)試結(jié)果)將這樣電鍍連接的接合部進(jìn)行殼體測(cè)試(shell test)，測(cè)定半導(dǎo)體芯片間的層間粘接強(qiáng)度。其結(jié)果得到平均10g/凸起的強(qiáng)度，證明是非常良好的接合。
(電阻測(cè)試)在電阻測(cè)試中也顯示0.5mΩ/凸起的良好的連接電阻。
雖然舉出以上實(shí)施方式以及實(shí)施例對(duì)本發(fā)明進(jìn)行了說(shuō)明，但是本發(fā)明不限于上述實(shí)施方式和實(shí)施例，可以是各種變形。例如，在布線基板10上搭載的半導(dǎo)體芯片不僅是2層，也可以是3層以上。即，在搭載在布線基板10上的第1半導(dǎo)體芯片上也可以順次搭載2個(gè)以上的第2半導(dǎo)體芯片。
權(quán)利要求
1.一種半導(dǎo)體芯片安裝體，其特征在于，具有在表面上具有布線層的布線基板；第1半導(dǎo)體芯片，具有突起電極同時(shí)搭載在上述布線基板上、上述突起電極與上述布線層相接觸的同時(shí)，至少上述突起電極和上述布線層的接觸部的周?chē)蓪?dǎo)電性的電鍍膜覆蓋；以及1個(gè)或2個(gè)以上的第2半導(dǎo)體芯片，具有突起電極同時(shí)積層并搭載在上述第1半導(dǎo)體芯片上，至少相同的突起電極彼此的接觸部的周?chē)蓪?dǎo)電性的電鍍膜覆蓋。
2.如權(quán)利要求1記載的半導(dǎo)體安裝體，其特征在于上述電鍍膜由銅(Cu)、鎳(Ni)、金(Au)、錫(Sn)或這些金屬的合金構(gòu)成。
3.如權(quán)利要求1或權(quán)利要求2記載的半導(dǎo)體芯片安裝體，其特征在于上述第1半導(dǎo)體芯片具有在貫穿其兩面間的通孔內(nèi)埋設(shè)導(dǎo)電性材料而形成的貫穿電極，同時(shí)，在上述貫穿電極的端部具有外部引出電極，在上述外部引出電極上形成上述突起電極。
4.如權(quán)利要求3記載的半導(dǎo)體芯片安裝體，其特征在于上述布線基板和第1半導(dǎo)體芯片的連接部中的上述突起電極及外部引出電極的整體由上述電鍍膜覆蓋。
5.如權(quán)利要求4記載的半導(dǎo)體芯片安裝體，其特征在于上述半導(dǎo)體芯片的突起電極的整體由上述電鍍膜覆蓋。
6.如權(quán)利要求1至權(quán)利要求5的任一項(xiàng)記載的半導(dǎo)體芯片安裝體，其特征在于搭載在上述布線基板上的第1半導(dǎo)體芯片以及第2半導(dǎo)體芯片由樹(shù)脂進(jìn)行密封。
7.如權(quán)利要求3記載的半導(dǎo)體芯片安裝體，其特征在于上述第2半導(dǎo)體芯片以及上述布線基板在與上述第1半導(dǎo)體芯片的貫穿電極對(duì)置的位置上具有貫穿電極，通過(guò)上述突起電極使上述多個(gè)貫穿電極電連接。
8.一種半導(dǎo)體芯片安裝體的制造方法，其特征在于，包含對(duì)表面上具有布線層的布線基板進(jìn)行對(duì)位，以使具有突起電極的第1半導(dǎo)體芯片的上述突起電極與上述布線基板的布線層上的規(guī)定的連接處接觸，同時(shí)，在第1半導(dǎo)體芯片上進(jìn)行對(duì)位，以使具有突起電極的1個(gè)或2個(gè)以上的第2半導(dǎo)體芯片的相同的突起電極彼此接觸的工序；以及通過(guò)電鍍膜使上述第1半導(dǎo)體芯片的突起電極和上述布線基板的布線層的連接處之間、以及上述第1及第2半導(dǎo)體芯片的突起電極彼此分別電連接的工序。
9.如權(quán)利要求8記載的半導(dǎo)體芯片安裝體的制造方法，其特征在于通過(guò)電解電鍍或噴涂電鍍形成上述電鍍膜。
10.如權(quán)利要求8或權(quán)利要求9記載的半導(dǎo)體芯片安裝體的制造方法，其特征在于一邊對(duì)收存電鍍液的電鍍槽的壁面施加超聲波振動(dòng)一邊形成上述電鍍膜。
11.如權(quán)利要求8或權(quán)利要求9記載的半導(dǎo)體芯片安裝體的制造方法，其特征在于將安裝有上述第1以及第2半導(dǎo)體芯片的布線基板配置在電鍍槽內(nèi)，并對(duì)內(nèi)部減壓后將電鍍液收存在上述電鍍層內(nèi)，由此形成上述電鍍膜。
12.如權(quán)利要求8或權(quán)利要求9記載的半導(dǎo)體芯片安裝體的制造方法，其特征在于一邊對(duì)收存在電鍍槽中的電鍍液加壓一邊形成上述電鍍膜。
13.如權(quán)利要求8記載的半導(dǎo)體芯片安裝體的制造方法，其特征在于，包含形成上述電鍍膜后、將搭載在上述布線基板上的第1半導(dǎo)體芯片以及第2半導(dǎo)體芯片用樹(shù)脂進(jìn)行密封的工序。
全文摘要
在布線基板(10)上搭載在外部引出電極上具有突起電極(凸起)(23)的半導(dǎo)體芯片(20)，在該半導(dǎo)體芯片(20)上搭載半導(dǎo)體芯片(30)。通過(guò)電解電鍍使布線基板(10)的布線層(12)和半導(dǎo)體芯片(20)的突起電極(23)之間、半導(dǎo)體芯片(20)、(30)的突起電極彼此電連接。布線層(12)和突起電極(23)之間以及半導(dǎo)體芯片(20)(30)的突起電極彼此通過(guò)電鍍膜(24)、(33)穩(wěn)定地連接。
文檔編號(hào)H01L21/60GK1791979SQ20048001336
公開(kāi)日2006年6月21日 申請(qǐng)日期2004年5月14日 優(yōu)先權(quán)日2003年5月15日
發(fā)明者大野恭秀 申請(qǐng)人:財(cái)團(tuán)法人熊本高新技術(shù)產(chǎn)業(yè)財(cái)團(tuán)