專利名稱：Nrom半導體存儲器件和制造方法
技術領域：
本發(fā)明涉及一種用于制造NROM半導體存儲器件的方法并涉及一種相應的NROM半導體存儲器件。
背景技術：
NROM半導體存儲器件(NROM＝氮化物只讀存儲器)使用ONO(氧化物-氮化物-氧化物)柵極介質(zhì)的固有物理性質(zhì)和公知的編程、讀取和擦除機制來提供具有兩位每單元的存儲單元。因此NROM半導體存儲器件中的存儲密度是傳統(tǒng)EEPROM半導體存儲器件的兩倍。
圖4示出了公知的NROM半導體存儲器件。
在圖4中，參考符號1表示p-型半導體襯底，參考符號S表示n+型源極區(qū)，參考符號D表示n+型漏極區(qū)，參考符號FO表示場氧化區(qū)，參考符號DD表示ONO三重介質(zhì)(triple dielectric)，參考符號WL表示作為柵極連接的字線，參考符號B1和B2分別表示第一和第二位，并且參考符號LC表示相對于位B1和B2的本地電荷積累區(qū)。
例如，在B.Eitan為作者的IEEE Electronic Device Letters 21期刊，543頁ff，2000中說明了這種NROM半導體存儲器件。
示出的存儲單元是n溝道MOSFET，其中柵極介質(zhì)是ONO三重介質(zhì)DD。為了形成位B1和B2，可以對氮化物中的兩個電荷積累區(qū)域LC中的狹窄的分布充電積累進行編程、讀取和擦除。在這種情況中，產(chǎn)生局限性的分布，使他們自身對準溝道邊緣。由注入熱電子對NROM存儲器件進行編程。典型的編程電壓是在溝道和源極之間為VDS＝5V并且在柵極處為VG＝9V。
例如，在EP 1 073 120 A2號專利文件中公開了一種制造這種NROM半導體存儲器件的方法。
當在漏極處由及其高的電壓時會發(fā)生在各個MOSFET的漏極D和源極S之間的穿通現(xiàn)象，尤其如果晶體管具有典型短于250nm的較短溝道長度，證明了在這些公知的NROM存儲單元中是不利的。
圖5示出了另一種公知的NROM半導體存儲器件。
在較早的德國專利申請DE 102 04 873.8中說明了這種NROM半導體存儲器件。相比于圖4所示的NROM半導體存儲減員，在這種情況中的MOSFET是u形，因為溝道長度長于占據(jù)相同面積的平面晶體管，因而減少了不希望的穿通傾向。
具體地，在圖5中，T1”、T2”、T3”表示第一、第二和第三個u形MOSFET。I表示TEOS絕緣區(qū)，并且G表示與由鎢組成的字線WL相連的多晶硅柵極。
然而，對于這種NROM半導體存儲器件的最初測量顯露在這種情況中會出現(xiàn)從一個晶體管到相鄰晶體管的穿通，如圖5中由晶體管T1”和T2”之間的箭頭PT所示。具體地，當相鄰晶體管之間的距離越變越小時會發(fā)生穿通。穿通是因為兩個晶體管由于公共的字線而位于相同的電勢的事實。此外，會發(fā)生溝道之間的穿通，從而減少溝道熱電子的產(chǎn)生。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種用于制造NROM半導體存儲器件的方法和一種相應的NROM半導體存儲器件，其中，盡管進一步小型化，這種器件也不會有上述的穿通問題。
根據(jù)本發(fā)明，通過權利要求1所指定的制造方法并且通過權利要求7所指定的NROM半導體存儲器件來解決該問題。
本發(fā)明所根據(jù)的概念涉及在兩個相鄰u-MOSFET之間引入伴隨地填充的絕緣溝槽?？梢园凑兆詫史绞绞褂靡环N特別的工藝過程來生產(chǎn)絕緣溝槽。絕緣溝槽避免了相鄰晶體管之間的穿通并且可以根據(jù)條件使用溝槽的深度來設置。此外，絕緣溝槽避免了不希望的熱電子注入到相鄰晶體管中。
原則上，利用在u-MOSFET之間硅的高摻雜可以減少穿通。然而，在這種情況中u-MOSFET的閾值電壓顯著增加。與其相反地，絕緣溝槽可以用于與解決穿通問題相獨立地設置u-MOSFET的閾值電壓。
可以在從屬權利要求中發(fā)現(xiàn)對本發(fā)明各個主題的有利實施例和改善。
根據(jù)一個優(yōu)選實施例，要執(zhí)行下面的步驟使用硬質(zhì)掩膜來形成溝槽作為與u形MOSFET的各個柱狀物相對應的縱向溝槽；在溝槽壁上形成多層介質(zhì)；溝槽部分地填充柵極材料；溝槽利用嵌入硬質(zhì)掩膜表面的絕緣蓋來閉合；從溝槽壁去除絕緣蓋、柵極材料和多層介質(zhì)并且形成絕緣區(qū)，以便沿柱狀物分離各個u形MOSFET。
根據(jù)另一個優(yōu)選實施例，要執(zhí)行下面的步驟在硬質(zhì)掩膜的間隔中形成開口，以便暴露半導體襯底，保留側壁隔離物作為與溝槽相鄰的半導體襯底之上的掩膜；通過開口注入離子并且隨后執(zhí)行擴散，以便形成源極/漏極區(qū)；通過開口蝕刻絕緣溝槽。
根據(jù)另一個優(yōu)選實施例，通過在絕緣溝槽中提供導電帶使相鄰MOSFET的位線成對地電連接。在沒有導電帶的絕緣溝槽的情況中，在某一些情況中，位線的阻抗會增加到使使用溝道熱電子的編程被阻止或者甚至不可能的程度。
根據(jù)另一個優(yōu)選實施例，在溝槽壁上形成多層介質(zhì)之前使溝槽在較低的溝槽區(qū)域內(nèi)成圓形。
根據(jù)另一個優(yōu)選實施例，按照有角的方式來配置較低溝槽區(qū)域中的溝槽，并且，在溝槽壁上形成多層介質(zhì)之前，使用硬質(zhì)掩膜將離子注入溝槽并隨后執(zhí)行注入，以便在溝槽之下的半導體襯底中形成溝道阻塞區(qū)域。在這種優(yōu)選實施例中，溝道阻塞區(qū)域具有在這些有角的u-MOSFET的拐角處沒有不希望的場強效應的效果。


在附圖中示出了本發(fā)明的典型實施例并且在接下來的說明中詳細說明了這些實施例。
圖1A-F示出了作為本發(fā)明第一實施例用于制造NROM半導體存儲器件的方法的連續(xù)方法步驟的示意圖；
圖2示出了根據(jù)本發(fā)明第一實施例具有NROM半導體存儲器件的單元陣列的平面圖；圖3示出了作為本發(fā)明第二實施例的NROM半導體存儲器件；圖4示出了公知的NROM半導體存儲器件；以及圖5示出了另一個公知的NROM半導體存儲器件。
在附圖中，相同的參考符號表示相同或功能相同的部件。
參考符號表1硅半導體襯底(p-)2晶體管溝槽5ONO三重介質(zhì)6多晶硅柵極8氮化物蓋10由二氧化硅組成的硬質(zhì)掩膜T1、T2T3；T2a；T1’、T2’、T3’T1”、T2”、T3”u-MOSFET15源極/漏極區(qū)域(n+)10’、10’由二氧化硅或氮化硅組成的側壁間隔3開口20絕緣溝槽10”由二氧化硅組成的絕緣溝槽填充物30由硅化物組成的導電帶10”’由二氧化硅組成的絕緣溝槽蓋WL1、WL2、WL字線IT絕緣區(qū)域BL1-BL4位線50溝道阻塞區(qū)域(n-)S、D源極、漏極(n+)LC電荷積累區(qū)域DD ONO三重介質(zhì)
B1、B2位FO場氧化物I絕緣區(qū)PT穿通G多晶硅柵極具體實施方式
圖1a-f示出了根據(jù)本發(fā)明第一實施例用于制造NROM半導體存儲器件的方法的連續(xù)方法步驟的示意圖，并且圖2示出了根據(jù)本發(fā)明第一實施例具有NROM半導體存儲器件的單元陣列的平面圖。
在圖1A中，1表示p-型半導體襯底，在其上具有由二氧化硅組成的硬質(zhì)掩膜10，硬質(zhì)掩膜10用于在襯底1中制作晶體管溝槽2(具有圓形較低的溝槽區(qū)域)。參考符號5表示位于溝槽壁上并且位于溝槽底部上的ONO三重介質(zhì)，參考數(shù)字6表示用作柵極的部分多晶硅填充物，是通過沉積、化學機械拋光以及回蝕制作的，并且參考符號8表示由氮化硅組成的并且類似地通過沉積和隨后的化學機械拋光而制作成的蓋。在圖1A中，T1、T2、T3表示第一、第二和第三u-MOSFET，然而，這三個u-MOSFET在y方向上直到稍后才分離。
如圖2所示的單元結構的平面圖中，晶體管溝槽在x方向互相相鄰并且在襯底1上與y方向平行。
參考圖1B，接下來發(fā)生光刻過程，以便從由二氧化硅組成的硬質(zhì)掩膜區(qū)域10中形成由二氧化硅組成并且在兩個獨立的相鄰u-MOSFET之間的中間具有開口3的側壁間隔區(qū)域10’。
使用光刻從陣列中去除氧化物10。則去除了光致抗蝕劑。然后沉積具有厚度為“10’的厚度”的氧化物或氮化物，u-溝槽之間的距離為“10’的3倍寬度”。接下來的步驟執(zhí)行氧化物或氮化物的間隔蝕刻，制作了由氧化物或氮化物組成的間隔10’。
在隨后的過程步驟中，使用該氧化物間隔10’作為掩膜，執(zhí)行n+型注入和隨后的擴散，以便在u-MOSFET之間形成器件/漏極區(qū)域15。
如圖1C所示，使用氧化物間隔10’以及氮化物蓋8作為硬質(zhì)掩膜，來實現(xiàn)硅蝕刻，以便在相鄰u-MOSFET之間形成絕緣溝槽20?？梢詮膱D2中看出，假設相鄰柱狀物的u形MOSFET之間的源極/漏極區(qū)域15中的絕緣溝槽20將源極/漏極區(qū)域15切割成各個位線BL1-BL4，直到半導體襯底1中的特定深度。
在隨后的過程步驟中，去除氧化物間隔10’或者氮化物間隔。然后在絕緣溝槽20的壁上隨意地設置薄的側壁氧化物(未示出)，所述側壁氧化物是為了避免泄漏電流。
然后在整個結構上沉積TEOS氧化物為氧化物間隔10’的厚度，并且對氧化物進行回蝕，氧化物沉入絕緣溝槽20中作為填充物10”并且同時在u-MOSFETT1、T2T3的兩側上再次形成氧化物間隔10”，最后形成圖1D所示的過程狀態(tài)。
參考圖1E，隨后在整個結構上沉積導體多晶硅，并且在進行化學機械拋光直到氧化物間隔10”的頂部之后，在絕緣溝槽20中進行回蝕，直到源極/漏極區(qū)域15的頂部。
接下來沉積過渡金屬元素，例如Ti、Co或Ni，然后使其轉化為硅化物，以便在溝槽填充物10”之上制作導電的低阻抗帶狀區(qū)域30，所述帶狀區(qū)域使源極/漏極15(先前已經(jīng)由絕緣溝槽20切割)再次互相電連接。
最后，再次沉積TEOS氧化物并且實現(xiàn)拋光直到氮化物區(qū)域8的頂部，氮化物區(qū)域8在朝向具有蓋10的頂部方向接近于絕緣溝槽20。
參考圖2，需要注意到，在連續(xù)的過程步驟(未示出)中，切割在Y方向中排列的晶體管，即，在光刻步驟中，首先在Y方向中相鄰的晶體管之間去除氮化物蓋8、多晶硅填充物6以及ONO三重介質(zhì)5，結果，參考圖2，對于柵極驅動，在Y方向上相鄰的晶體管T2和T2a互相絕緣。再次利用TEOS氧化物填充物以及隨后的CMP步驟來填充通過去除多晶硅填充物6和ONO三重介質(zhì)5而形成的凹處，以便形成絕緣區(qū)域IT。
參考圖1F，通過沉積加厚表面上的氧化物，其后執(zhí)行光刻，以便定義字線(比較圖2中的WL1、WL2)。為了設置這些字線，從相關的u-MOSFETT1、T2、T3中首先去除氧化物蓋然后去除氮化物蓋8，然后剝離相關光掩膜的光致抗蝕劑。
然后在結構的整個區(qū)域上沉積鎢，并進行化學機械拋光，以便制造嵌入氧化物中的字線WL1、WL2等。
這樣產(chǎn)生圖1F所示的完成的NROM半導體存儲器件。
圖3示出了作為本發(fā)明第二實施例的NROM半導體存儲器件。
在圖3所示的第二實施例中，T1’T2’、T3’表示改進的u-MOSFET，其溝槽沒有如第一實施例的圓形結構而是有角的結構。
為了避免在晶體管溝槽的較低拐角處的不希望的場強效應，在已經(jīng)制作晶體管溝槽(比較圖1Aa)之后，執(zhí)行n+型離子的注入以及隨后的擴散，以便在u-MOSFET正下方的半導體襯底1中形成溝道阻塞區(qū)域50。
盡管上面結合優(yōu)選典型實施例說明了本發(fā)明，本發(fā)明不局限于此并且可以進行各種修改。
具體地，層材料和填充物材料的選擇只是示例并且可以按照各種方式變化。
也可以使用不只是示范的ONO介質(zhì)的適用于限制電荷的其它多層介質(zhì)作為介質(zhì)。
權利要求
1.一種用于制造NROM辦半導體存儲器件的方法，具有步驟在半導體襯底(1)的溝槽(2)中，沿第一方向(x)的行并且沿第二方向(y)的列設置多個u形MOSFET(T1、T2、T3；T1’、T2’、T3’)，所述多個u形MOSFET互相分離并且具有多層介質(zhì)，所述介質(zhì)尤其是適用于限制電荷的ONO或Al2O3介質(zhì)(5)；在與列平行的行之間的間隔中的u形MOSFET(T1、T2、T3；T1’、T2’、T3’)之間設置源極/漏極區(qū)域(15)；在相鄰列的u形MOSFET(T1、T2、T3；T1’、T2’、T3’)之間的源極/漏極(15)中設置絕緣區(qū)(20)直到半導體襯底(1)的特定深度，所述絕緣溝槽將器件/漏極區(qū)域(15)切割成各個位線(BL1-BL4)；用絕緣材料(10”、10)填充絕緣溝槽(20)；以及設置字線(WL1、WL2)，用于連接u形MOSFET(T1、T2、T3；T1’、T2’、T3’)的各個行。
2.根據(jù)權利要求1所述的方法，其特征在于，還執(zhí)行下面的步驟使用硬質(zhì)掩膜(10)來形成溝槽作為與u形MOSFET(T1、T2、T3；T1’、T2’、T3’)的各個列相對應的縱向溝槽；在溝槽壁上形成多層介質(zhì)；利用柵極材料(6)部分地填充溝槽(2)；利用嵌入硬質(zhì)掩膜(10)表面的絕緣蓋(8)來使溝槽(2)閉合；從溝槽壁和絕緣區(qū)域(IT)中去除絕緣蓋(8)、柵極材料(6)和多層介質(zhì)，以便沿列分離各個u形MOSFET(T1、T2、T3；T1’、T2’、T3’)；
3.根據(jù)權利要求2所述的方法，其特征在于，還執(zhí)行下面的步驟在間隔中的硬質(zhì)掩膜(10)中形成開口(3)，以便暴露半導體襯底(1)，保留側壁間隔(10’)作為與溝槽(2)相鄰的半導體襯底(1)之上的掩膜；通過開口(3)注入離子并隨后執(zhí)行擴散，以便形成源極/漏極區(qū)域(15)；通過開口(3)對絕緣溝槽(20)進行蝕刻。
4.根據(jù)上述權利要求任意之一所述的方法，其特征在于，通過在絕緣溝槽(20)中設置導電帶(30)使相鄰MOSFET(T1、T2、T3；T1’、T2’、T3’)的位線(BL1-BL4)成對電連接。
5.根據(jù)上述權利要求任意之一所述的方法，其特征在于，在溝槽壁上形成多層介質(zhì)之前使較低的溝槽區(qū)域中的溝槽(2)成圓形。
6.根據(jù)上述權利要求任意之一所述的方法，其特征在于，在較低的溝槽區(qū)域中按照有角的方式配置溝槽(2)，并且在溝槽壁上形成多層介質(zhì)之前，使用硬質(zhì)掩膜(10)將離子注入溝槽(2)并隨后執(zhí)行擴散，以便在溝槽(2)之下的半導體襯底(1)中形成溝道阻塞區(qū)域(50)。
7.一種NROM半導體存儲器件，具有在半導體襯底(1)的溝槽(2)中沿第一方向(x)的行并且沿第二方向(y)的多個u形MOSFET(T1、T2、T3；T1’、T2’、T3’)，所述多個u形MOSFET互相分離并且具有多層介質(zhì)，所述介質(zhì)尤其是限制電荷的ONO或Al2O3介質(zhì)(5)；在與列平行的行之間的間隔中的u形MOSFET(T1、T2、T3；T1’、T2’、T3’)之間的源極/漏極區(qū)域(15)；在相鄰列的u形MOSFET(T1、T2、T3；T1’、T2’、T3’)之間的源極/漏極(15)中的絕緣區(qū)(20)，直到半導體襯底(1)的特定深度，所述絕緣溝槽將器件/漏極區(qū)域(15)切割成各個位線(BL1-BL4)并且用絕緣材料(10”、10)填充絕緣溝槽(20)；以及字線(WL1、WL2)，用于連接u形MOSFET(T1、T2、T3；T1’、T2’、T3’)的各個行。
8.根據(jù)權利要求7所述的器件，其特征在于，通過在絕緣溝槽(20)中的導電帶(30)使相鄰MOSFET(T1、T2、T3；T1’、T2’、T3’)的位線(BL1-BL4)成對電連接。
9.根據(jù)權利要求7或8所述的器件，其特征在于，較低的溝槽區(qū)域中的溝槽(2)成圓形。
10.根據(jù)權利要求7或8所述的器件，其特征在于，在較低的溝槽區(qū)域中按照有角的方式配置溝槽(2)，并且在溝槽(2)的下部的半導體襯底(1)中設置溝道阻塞區(qū)域(50)。
全文摘要
制造NROM半導體存儲器件的方法和相應的器件。包括步驟在半導體襯底的溝槽內(nèi)沿第一方向的行并沿第二方向縫隙設置多個間隔的u形MOSFET(T1、T2、T3；T1’、T2’、T3’)，u形MOSFET包括多層機制，尤其是用于限制電荷的ONO介質(zhì)；在位于與縫隙平行的行之間的中間間隔中的u形MOSFET之間設置源極/漏極區(qū)域；在相鄰縫隙的u形MOSFET之間的源極/漏極中設置絕緣溝槽，直到半導體襯底的特定深度，所述絕緣溝槽將源極/漏極切割成各個位線；利用絕緣材料來填充絕緣溝槽；并且設置字線，用于連接u形MOSFET的各個行。
文檔編號H01L27/115GK1799139SQ200480014879
公開日2006年7月5日 申請日期2004年5月5日 優(yōu)先權日2003年5月30日
發(fā)明者弗蘭茲·霍夫曼, 額爾哈德·蘭德拉夫, 麥克爾·斯貝柯特 申請人:印芬龍科技股份有限公司