專利名稱：雙極晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及微電子半導(dǎo)體器件領(lǐng)域。尤其，本發(fā)明針對高fT和fmax雙極晶體管及其制造方法。
背景技術(shù)：
隨著每一代微電子半導(dǎo)體器件，例如，微處理器、存儲器、專用集成電路和其它器件，這些器件工作的速度在逐漸增加。在相同的技術(shù)節(jié)點中，在CMOS技術(shù)中SiGe異質(zhì)結(jié)雙極晶體管(HBT)器件具有比場效應(yīng)晶體管(FET)更高的速度。因為SiGe HBT的此更高速度的性能和其它相關(guān)原因，發(fā)現(xiàn)雙極互補金屬氧化物半導(dǎo)體(BiCMOS)制造在半導(dǎo)體器件的各種應(yīng)用中更有用。
圖1中示出了常規(guī)BiCMOS雙極晶體管20。所示晶體管20為具有n型發(fā)射極24、p型基極28、和通常通過晶片36中形成的摻雜集電極基座32表示的n型集電極的n-p-n晶體管。除了集電極基座32，晶片36包括用于將晶體管20與周圍的例如其它晶體管、電容器等的微電子元件(未示出)隔離的第一深溝槽絕緣體40和第二淺溝槽隔離(STI)44。集電極基座和STI44下面的重摻雜次集電極48提供了到集電極接觸(未示出)的低電阻連接。發(fā)射極24通常具有T形垂直橫截面，以提供相對小的緊接集電極基座32的下部分52(以獲得小的橫截面積來限制到集電極的電流)，而提供相對大的與發(fā)射極接觸58接觸的上部分56。
基極28通常包括內(nèi)基極60和外基極64，所述內(nèi)基極包括位于發(fā)射極和集電極之間的薄的、通常高度p摻雜的層(未示出)，所述外基極在基極接觸(未示出)和內(nèi)基極之間提供電通路。在制造晶體管20的工藝期間，通常通過在晶片36頂部淀積多晶硅層68形成外基極64。接著，蝕刻多晶硅層68，以提供用于發(fā)射極下部分52的溝槽72，由此形成發(fā)射極。在形成發(fā)射極24之后，用金屬硅化多晶硅層68，以形成導(dǎo)體76，以增加外基極64的電導(dǎo)系數(shù)。然而，因為已經(jīng)形成了發(fā)射極24，發(fā)射極24下面的外基極64的部分80由于上面的發(fā)射極的存在而未被硅化，所述發(fā)射極阻擋了金屬原子到達外基極的該部分。
外基極64的部分80保持未被硅化的事實很重要，這是因為該部分內(nèi)的多晶硅的電阻Rpoly遠高于位于發(fā)射極24下面以外的它的硅化的其它部分的電阻Rsilicide。例如，對于1000的厚度的Rpoly為約100-200Ω/sq，而對于三分之一的此厚度的Rsilicide為約8Ω/sq。因為Rpoly相對較高，通過外基極64流動的電流的阻抗會相對較高。
當(dāng)器件特征尺寸隨技術(shù)發(fā)展按尺寸下降時，高速SiGe HBT具有更薄的基極，以減小電子從發(fā)射極到集電極的渡越時間，由此增加單位電流增益頻率fT。然而，更薄的基極增加了限制最大可獲得振蕩頻率fmax的基極電阻，此頻率對于器件的高速應(yīng)用也很重要。因此，革新減小基極電阻Rb的方法很重要。

發(fā)明內(nèi)容
在一方面中，本發(fā)明針對雙極器件，包括具有集電極的襯底和與所述集電極隔開的發(fā)射極?；鶚O具有位于所述襯底和所述發(fā)射極之間的第一部分和包圍所述第一部分的第二部分。所述基極包括位于所述第一和第二部分中的第一導(dǎo)體，并在所述第一部分中具有第一電導(dǎo)以及在所述第二部分中具有第二電導(dǎo)。所述第一電導(dǎo)和所述第二電導(dǎo)基本上相互相同。
在另一方面中，本發(fā)明針對在具有集電極的襯底上形成雙極器件的方法，包括以下步驟在所述襯底上形成內(nèi)基極層。然后在所述內(nèi)基極層上形成第一導(dǎo)體。所述第一導(dǎo)體全部具有基本上一致的電導(dǎo)。形成發(fā)射極，所述發(fā)射極的至少一部分在部分所述第一導(dǎo)體之上延伸。


為了說明本發(fā)明，附圖示出了目前優(yōu)選的本發(fā)明的形式。然而，應(yīng)該理解，本發(fā)明不限于附圖中所示的精確安排和手段，其中圖1為具有通常T形發(fā)射極的現(xiàn)有晶體管的橫截面圖，示出了位于發(fā)射極下面的外基極部分中的相對高的電阻；圖2為根據(jù)本發(fā)明制造的晶體管的橫截面圖，其中晶體管具有通常T形發(fā)射極，而且位于發(fā)射極下面的外基極部分具有相對低的電阻；圖3為制造期間圖2的晶體管的橫截面圖，示出了內(nèi)基極層、i-Si層、和外基極的第一部分的生長；圖4為制造期間圖2的晶體管的橫截面圖，示出了外基極的第一部分上的介質(zhì)岸面襯墊的形成；圖5為制造期間圖2的晶體管的橫截面圖，示出了外基極的第一部分的硅化；圖6為制造期間圖2的晶體管的橫截面圖，示出了外基極的第二部分和絕緣層的生長；圖7為制造期間圖2的晶體管的橫截面圖，示出了用于發(fā)射極的溝槽的形成；圖8為制造期間圖2的晶體管的橫截面圖，示出了氮化物隔離物的形成、岸面襯墊的蝕刻、以及發(fā)射極溝槽和有意未摻雜層之間的外基極的第一部分的一部分的氧化；圖9為制造期間圖2的晶體管的橫截面圖，示出了外基極的第一部分的氧化部分的蝕刻；以及圖10為制造期間圖2的晶體管的橫截面圖，示出了發(fā)射極的形成。
具體實施例方式
現(xiàn)在參考附圖，圖2根據(jù)本發(fā)明示出了通常由數(shù)字100表示的BiCMOS晶體管。晶體管100包括發(fā)射極104例如具有下部分108和上部分112的T形發(fā)射極、集電極(通過集電極基座116和重摻雜次集電極示出)、和基極120。晶體管100在例如晶片的襯底124上形成，其中集電極基座116通常通過離子注入形成。襯底124也可以包括一個或多個淺和/或深溝槽隔離128、132、和在集電極基座116與集電極接觸(未示出)之間提供電連接的次集電極136。基極120通常包括位于發(fā)射極104的下部分108和集電極基座116之間的內(nèi)基極140。內(nèi)基極140可以由多個外延硅層形成，至少其中一個可以用與發(fā)射極104和集電極基座116的摻雜類型相反的摻雜類型相對重摻雜。例如，如果晶體管100為n-p-n型，那么發(fā)射極104和集電極基座116應(yīng)該具有n型摻雜，而內(nèi)基極140應(yīng)該包括p型摻雜。當(dāng)然，如果晶體管100為p-n-p型，那么摻雜類型應(yīng)該相反。
基極120還包括可以包括多層的外基極144，其中一層為形成連續(xù)導(dǎo)體148的導(dǎo)電層，所述連續(xù)導(dǎo)體148從緊接發(fā)射極的下部分108的發(fā)射極104的上部分112下面延伸到發(fā)射極下面以外的位置。導(dǎo)體148在發(fā)射極104的上部分112下面具有與發(fā)射極下面以外基本上相同的電導(dǎo)。導(dǎo)體148可以包括硅化物或其它例如當(dāng)相對于多晶硅的電阻時具有相對低電阻的材料。重要地是，導(dǎo)體148在發(fā)射極104的上部分112下面延伸。這很重要，因為相對于圖1中所示的示例性常規(guī)晶體管100的發(fā)射極24下面的多晶硅部分80的電阻，導(dǎo)體148具有相對低的電阻。如上面背景技術(shù)部分中所述，通過硅化物和多晶硅的典型電阻通常分別是，對于300的厚度為約8Ω/sq，對于1000的厚度為約100-200Ω/sq。
明顯，對發(fā)射極104的上部分112下面的部分導(dǎo)體148中的電流的相對低的電阻，提供了晶體管100具有高單位電流增益截止頻率fT，例如，200GHz或更高，以及高最大振蕩頻率fmax，例如，250GHz或更大。為了進一步提高外基極144的電導(dǎo)，外基極可以包括第二導(dǎo)體152，此導(dǎo)體也可以使用硅化工藝形成。
圖3-10示出了一種制造晶體管100的方法的各個步驟，以使導(dǎo)體148(圖2)存在于發(fā)射極104的上部分112的下面和下面以外，以形成具有高fT和fmax值的晶體管100。參考圖3，同時參考圖2，提供在其中使用公知技術(shù)形成有隔離128、132和集電極基座116的襯底124。襯底124可以為常規(guī)晶片，例如輕摻雜硅晶片。例如，可以使用本領(lǐng)域內(nèi)公知的低溫外延(LTE)技術(shù)在襯底124的表面上形成內(nèi)基極層156，以提供內(nèi)基極140。內(nèi)基極層156可以包括Si和/或Ge的多層(未示出)，此多層可以包括至少一個相對重摻雜的層，此層提供與發(fā)射極104(圖2)和集電極基座116的摻雜互補的摻雜區(qū)。
形成內(nèi)基極層156之后，在內(nèi)基極層的表面上生長有意未摻雜層160，例如，本征硅(i-Si)。如下所述，未摻雜層160將在后面的步驟中用作氧化和蝕刻停止。在生長未摻雜層160之后，可以使用例如常規(guī)LTE技術(shù)在未摻雜層頂部生長第一外基極層164。第一外基極層164可以為，例如，就地重摻雜的Si或SiGe。
參考圖4，并同時參考圖2，圖4示出了在晶體管100的本征部分的通用區(qū)域(即，n-p-n或p-n-p結(jié)區(qū))處的第一外基極層164的表面上的岸面襯墊168的形成。岸面襯墊將在后面的步驟中用作形成導(dǎo)體148的步驟中的掩模和形成用于發(fā)射極104的溝槽172的工藝中的蝕刻停止。岸面襯墊168可以包括介質(zhì)材料，例如單層或疊層SiO2和/或SiN或SiON。如果使用SiO2，可以使用化學(xué)氧化物除去(COR)蝕刻最小化側(cè)面臨界尺寸收縮。岸面襯墊168可以利用本領(lǐng)域內(nèi)公知的各種技術(shù)，例如PECVD淀積和熱氧化、光刻構(gòu)圖、和蝕刻技術(shù)形成。
參考圖5，并同時參考圖2，圖5示出了導(dǎo)體148的形成。在所示實施例中，導(dǎo)體148包括通過硅化物形成工藝形成的硅化物區(qū)域，所述區(qū)域施加到第一外基極層164的至少一部分。該工藝可以包括濺射單元素金屬，例如Co、Ti、Ni、或兩種或多種金屬與或不與核元素例如Nb的組合，接著退火，以形成MSi或MSi2(M＝Co、Ti、Ni等)。該工藝形成了硅化物“環(huán)”，其中硅化物區(qū)176存在于第一外基極層164中，除了岸面襯墊168下面。然后，例如，使用濕化學(xué)剝離除去介質(zhì)岸面襯墊168上存在的未反應(yīng)金屬。
如圖6中所看到，在第一外基極層164被硅化以形成硅化物區(qū)176(導(dǎo)體148(圖2))之后，在第一外基極層的頂部提供可選的第二外基極層180。第二外基極層180可以包括就地摻雜的多晶硅。雖然第二外基極層180是可選的，但是有益的是可以最小化Si從第一外基極層164的硅化物區(qū)176的損失。例如，使用TEOS或其它SiO2形成工藝在第二外基極層(或第一，如果第二沒有提供的話)頂部提供基極隔離層184。另外，如果需要，可以在基極隔離層184頂部提供包括，例如，多晶硅或氮化硅的可選保護層(未示出)。
參考圖7，同時參考圖2，圖7示出了發(fā)射極溝槽172的第一部分188的形成。為了形成發(fā)射極溝槽172的第一部分188，可以施加、曝光并處理光致抗蝕劑層192，以在其中形成對應(yīng)于發(fā)射極溝槽的孔196。這可以使用本領(lǐng)域內(nèi)公知的包括抗反射涂覆技術(shù)的任何技術(shù)實現(xiàn)。在形成孔196之后，例如使用在岸面襯墊上停止的選擇性多晶硅蝕刻，蝕刻存在于岸面襯墊168上的一個或多個層，例如，第二外基極層180、基極隔離層184、和/或保護層(未示出)，以形成發(fā)射極溝槽172的第一部分188。在形成發(fā)射極溝槽172的第一部分188之后，可以從最上層除去光致抗蝕劑192。
參考圖8，在形成發(fā)射極溝槽172的上部分188之后，在溝槽的第一部分的側(cè)壁上形成氮化物隔離物200。這可以這樣實現(xiàn)，使用本領(lǐng)域內(nèi)公知的，例如在發(fā)射極溝槽172的第一部分188中和周圍淀積氮化物，并使用定向蝕刻除去多余的氮化物。在形成氮化物隔離物200之后，除去岸面襯墊168的中心部分，以，例如，通過COR蝕刻在岸面襯墊中形成孔204，并可選地接著進行緩沖氫氟酸(BHF)清潔。在形成孔204之后，例如，使用熱氧化氧化孔下面的第一高摻雜外基極層164的部分208到未摻雜層160的深度。第一外基極層164的更高摻雜使該層比下面的未摻雜層160更快氧化。因此，可以適當(dāng)控制氧化工藝的時間，以避免未摻雜層160的過或任何氧化。由于第一外基極層164被相對高度氧化，而未摻雜層160沒有被氧化，所以可以例如使用COR蝕刻將第一外基極層的氧化部分208控制蝕刻下至未摻雜層，以形成發(fā)射極溝槽172的第二部分212。這在圖9中示出。在蝕刻第一外基極層164之后，可以使用稀氫氟酸(DHF)清潔可選地清潔發(fā)射極溝槽172。
圖10示出了發(fā)射極104的形成，它可以就地摻雜并使用常規(guī)淀積、光刻、和蝕刻技術(shù)形成?？梢怨杌虿还杌l(fā)射極104。在形成發(fā)射極104之后，可以提供可選的氮化物覆層(未示出)。參考圖2，可以可選地除去第二外基極層180上的包圍發(fā)射極104的層，例如，基極隔離層184(圖6)和/或保護層(未示出)，允許按與例如圖1中的晶體管20的常規(guī)晶體管類似的方式硅化第二外基極層，其中硅化在發(fā)射極104的上部分下面的外部區(qū)域中發(fā)生，以形成第二導(dǎo)體152。此附加硅化可以進一步減小外基極144的電阻?？梢愿鶕?jù)常規(guī)實踐進行晶體管100的進一步處理。
盡管結(jié)合優(yōu)選實施例描述了本發(fā)明，但是應(yīng)該理解，本發(fā)明并不限于此。相反，本發(fā)明旨在包括在如上述定義和在這里所附的權(quán)利要求中的本發(fā)明的精神和范圍內(nèi)包括的所有變化、修改和等同替換。
權(quán)利要求
1.一種雙極器件，包括(a)襯底，具有集電極；(b)發(fā)射極，與所述集電極隔開；(c)基極，具有位于所述襯底和所述發(fā)射極之間的第一部分和包圍所述第一部分的第二部分，所述基極包括位于所述第一和第二部分中的第一導(dǎo)體，并在所述第一部分中具有第一電導(dǎo)以及在所述第二部分中具有第二電導(dǎo)，其中所述第一電導(dǎo)和所述第二電導(dǎo)基本上相互相同。
2.根據(jù)權(quán)利要求1的雙極器件，其中所述基極包括至少一個外延半導(dǎo)體層。
3.根據(jù)權(quán)利要求1的雙極器件，其中所述發(fā)射極包括所述襯底遠側(cè)端的上部分和位于所述上部分與所述集電極之間的下部分，所述基極的所述第二部分位于所述發(fā)射極的所述上部分和所述襯底之間。
4.根據(jù)權(quán)利要求1的雙極器件，其中所述第一導(dǎo)體包括硅化物。
5.根據(jù)權(quán)利要求1的雙極器件，還包括只在所述基極的所述第二部分中包含的第二導(dǎo)體。
6.根據(jù)權(quán)利要求5的雙極器件，其中所述第一和第二導(dǎo)體都包括硅化物。
7.一種在具有集電極的襯底上形成雙極器件的方法，包括以下步驟(a)在所述襯底上形成內(nèi)基極層；(b)在所述內(nèi)基極層上形成第一導(dǎo)體，其中所述第一導(dǎo)體全部具有基本上一致的電導(dǎo)；以及(c)形成發(fā)射極，所述發(fā)射極的至少一部分在部分所述第一導(dǎo)體之上延伸。
8.根據(jù)權(quán)利要求7的方法，其中步驟a包括形成有意未摻雜層。
9.根據(jù)權(quán)利要求7的方法，其中步驟b包括形成第一外基極層和在步驟c之前硅化所述第一外基極層以形成所述第一導(dǎo)體。
10.根據(jù)權(quán)利要求9的方法，其中步驟b還包括在硅化所述第一外基極層之前在所述第一外基極層頂部形成岸面襯墊。
11.根據(jù)權(quán)利要求10的方法，其中步驟c包括除去一部分所述岸面襯墊以形成孔。
12.根據(jù)權(quán)利要求11的方法，其中步驟c還包括氧化所述孔下面的所述第一外基極層以形成氧化區(qū)域，以及除去至少一部分所述氧化區(qū)域到所述內(nèi)基極層。
13.根據(jù)權(quán)利要求9的方法，還包括以下步驟在所述第一外基極層上形成第二外基極層，并實施第一蝕刻穿過所述第二外基極層到所述第一外基極層，并且然后實施第二蝕刻穿過所述第一外基極層到所述內(nèi)基極層。
14.根據(jù)權(quán)利要求7的方法，還包括形成未在所述發(fā)射極下面延伸的第二導(dǎo)體的步驟。
15.根據(jù)權(quán)利要求14的方法，其中所述第二導(dǎo)體通過硅化形成。
全文摘要
一種高f
文檔編號H01L27/082GK1836321SQ200480023663
公開日2006年9月20日 申請日期2004年6月22日 優(yōu)先權(quán)日2003年6月24日
發(fā)明者A·J·約瑟夫, 劉奇志 申請人:國際商業(yè)機器公司