專利名稱：具有包括隔離金屬區(qū)的場(chǎng)電極的橫向薄膜soi器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及薄膜絕緣體上的半導(dǎo)體(SOI)器件，更具體地涉及用于這種器件中的具有橫向隔離金屬區(qū)的場(chǎng)電極，其形成線性橫向電場(chǎng)以消除電場(chǎng)的增強(qiáng)。
背景技術(shù)：
在絕緣體上的半導(dǎo)體(SOI)器件中使用場(chǎng)電極，以保護(hù)該器件的漂移區(qū)不受封裝和表面電荷的影響，這些影響可由晶片表面上的濕氣或其它帶電容器(containment)引起。場(chǎng)電極通常由金屬材料構(gòu)成，并連接到源區(qū)或柵電極，或者是源區(qū)或柵電極的延伸，如US專利No.6,127,703和5,412,241中所述，在此歸入并引入本申請(qǐng)以作參考。
然而，這種場(chǎng)電極會(huì)在該場(chǎng)電極的邊緣處引起電場(chǎng)增強(qiáng)，導(dǎo)致電子注入到層間電介質(zhì)中。該問(wèn)題在高電壓SOI PMOS器件中更加嚴(yán)重，其中漂移區(qū)具有線性梯度的電荷輪廓。由于場(chǎng)電極的端部處的高電場(chǎng)，該器件會(huì)在遠(yuǎn)未達(dá)到特定電壓之前被擊穿。特別地，該器件顯示出將電荷注入到高電場(chǎng)區(qū)域中的介電層中，以降低強(qiáng)加的電場(chǎng)。
對(duì)Akiyama發(fā)表的US專利No.6,246,101描述了一種用于高電壓器件的隔離場(chǎng)電極鏈結(jié)構(gòu)，其中通過(guò)耗盡由場(chǎng)電極鏈形成的極板鏈的pn結(jié)，在器件中垂直地提供電壓。由此，通過(guò)電容性場(chǎng)電極鏈的設(shè)計(jì)來(lái)確定橫向電場(chǎng)，因此這在元件設(shè)計(jì)中是復(fù)雜的。漂移區(qū)中的摻雜不能確定橫向電場(chǎng)。
因此，需要一種具有簡(jiǎn)單結(jié)構(gòu)和設(shè)計(jì)的場(chǎng)電極，其中消除了電場(chǎng)的增強(qiáng)。

發(fā)明內(nèi)容
為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種橫向薄膜絕緣體上的硅(SOI)器件，其包括半導(dǎo)體襯底；在襯底上的埋置絕緣層；和橫向MOS晶體管器件，其位于該埋置絕緣層上的SOI層中并且具有形成在第二導(dǎo)電類型的本體區(qū)中的第一導(dǎo)電類型的源區(qū)、鄰接該本體區(qū)的第二導(dǎo)電類型的橫向漂移區(qū)、通過(guò)橫向漂移區(qū)與該本體區(qū)橫向間隔分開(kāi)的第一導(dǎo)電類型的漏區(qū)、通過(guò)絕緣區(qū)與本體區(qū)和漂移區(qū)絕緣的柵電極、和基本在橫向漂移區(qū)上方延伸的場(chǎng)電極。特別地，根據(jù)本發(fā)明，場(chǎng)電極包括具有通過(guò)間隔彼此橫向隔離的多個(gè)金屬區(qū)的層，以便形成線性橫向電場(chǎng)分布。優(yōu)選地，場(chǎng)電極是源區(qū)的延伸。由此，隔離區(qū)中的電壓橫向線性分布，并在場(chǎng)電極的端部處線性降低到較低的值。這防止了器件幾何結(jié)構(gòu)上突然的大電壓變化，并進(jìn)而得到大的電場(chǎng)。
優(yōu)選地，該晶體管是PMOS晶體管，其中橫向漂移區(qū)具有線性梯度的電荷輪廓，且場(chǎng)電極中的電壓降跟隨漂移區(qū)中的電場(chǎng)。
優(yōu)選地，該器件包括另一金屬區(qū)，該另一金屬區(qū)位于第一層中的間隔上，并且也與該第一層隔離。
隔離的金屬區(qū)優(yōu)選埋置在具有高電阻率的介電層中。


在閱讀參考附圖詳細(xì)描述的本發(fā)明優(yōu)選實(shí)施例之后，本發(fā)明的其他特征和優(yōu)點(diǎn)將變得更加明顯，其中圖1示出了根據(jù)本發(fā)明的橫向薄膜SOI器件的第一實(shí)施例的簡(jiǎn)化截面圖；圖2類似于圖1，但示出了根據(jù)本發(fā)明的橫向薄膜SOI器件的第二
具體實(shí)施例方式
如圖1所示，橫向薄膜器件，這里為SOI PMOS晶體管20，包括半導(dǎo)體襯底22、埋置絕緣層24和其中制造器件的半導(dǎo)體表面SOI層26。PMOS晶體管包括p型導(dǎo)電性的源區(qū)28、n型導(dǎo)電性的本體區(qū)30、n型導(dǎo)電性的橫向漂移區(qū)32和p型導(dǎo)電性的漏區(qū)34。該器件還包括柵電極36，其通過(guò)氧化物絕緣區(qū)38與下面的半導(dǎo)體表面層26和器件的其它導(dǎo)電部分完全絕緣。此外，晶體管20還包括本體接觸表面區(qū)40、表面接合的p型導(dǎo)電性的漏極延伸區(qū)46、連接到高電壓+Vs的源接觸電極42，和漏接觸電極44。
提供場(chǎng)電極，使其橫向延伸并基本覆蓋橫向漂移區(qū)32。根據(jù)本發(fā)明，場(chǎng)電極包括連接到源區(qū)42或者為源區(qū)42的延伸的段或區(qū)域52a。
場(chǎng)電極還包括多個(gè)隔離的金屬段或區(qū)域52b，它們通過(guò)間隔彼此橫向隔離，并與區(qū)域52a隔離。由此，只有區(qū)域52a連接到源區(qū)32的高電壓+Vs。包括區(qū)域52a和52b的場(chǎng)電極埋置在介電層53中。介電層53優(yōu)選為高電阻的富含硅的氮化硅層。
與現(xiàn)有技術(shù)中穿過(guò)整個(gè)場(chǎng)電極的電壓是與源區(qū)的高電壓+Vs相同的情況不同，由于隔離，本發(fā)明的場(chǎng)電極中的電壓橫向線性分布。換言之，它從在大部分左邊區(qū)域(即，區(qū)域52a)處與源區(qū)42相同的高電壓+Vs線性降低到在場(chǎng)電極52的端部處，即大部分右邊區(qū)域處的非常低的值。因此，消除了現(xiàn)有技術(shù)中存在于場(chǎng)電極的端部處的電場(chǎng)增強(qiáng)。
優(yōu)選地，如圖1所示，還存在也埋置在介電層53中的金屬區(qū)54的其它層。與金屬區(qū)52a、52b相似，金屬區(qū)54通過(guò)介電層53彼此橫向隔離并與金屬區(qū)52a、52b隔離。金屬區(qū)54恰好設(shè)置在形成在金屬區(qū)52a、52b中的隔離間隔之上或開(kāi)口之上，以便保護(hù)金屬區(qū)52a、52b中的間隔或開(kāi)口不受封裝電荷的影響。
優(yōu)選地，橫向漂移區(qū)32至少在其橫向延伸的主要部分上具有線性梯度的電荷輪廓，以便使橫向漂移區(qū)32中的摻雜水平以從漏區(qū)34向源區(qū)28的方向增加。在這種情況下，場(chǎng)電極優(yōu)選具有恰好跟隨SOI漂移區(qū)32中電場(chǎng)的橫向電場(chǎng)分布或輪廓。
圖2示出了根據(jù)本發(fā)明的SOI器件的另一實(shí)施例。由于本實(shí)施例的結(jié)構(gòu)類似于圖1中的結(jié)構(gòu)，并且為了容易識(shí)別，用相同的數(shù)字表示相同的元件，因此這里只描述區(qū)別。在圖2所示的實(shí)施例中，與圖1中場(chǎng)電極包括兩層金屬區(qū)52a、52b和54不同，場(chǎng)電極只包括一層金屬區(qū)。特別地，圖2中的場(chǎng)電極包括連接到源區(qū)42或作為源區(qū)42的延伸的區(qū)域52a以及隔離的區(qū)域52b。由于沒(méi)有覆蓋在金屬區(qū)中的隔離間隔，因此封裝電荷的防護(hù)效果小于圖1的實(shí)施例中的防護(hù)效果。注意，在本實(shí)施例中，隔離介電層53沒(méi)有覆蓋隔離的金屬區(qū)52，并將金屬區(qū)52提供在場(chǎng)電極和SOI層26之間的另一介電層50上。
單個(gè)金屬區(qū)可以被構(gòu)圖成任何形狀，且優(yōu)選具有約2×的用于工藝的最小特征尺寸?？蛇x地，可以限定金屬區(qū)的相對(duì)寬度和間隔，以便獲得期望的電場(chǎng)輪廓。
雖然上面已經(jīng)詳細(xì)描述了根據(jù)本發(fā)明的優(yōu)選實(shí)施例，但應(yīng)當(dāng)意識(shí)到，在不脫離本發(fā)明精神的情況下，本領(lǐng)域技術(shù)人員可以進(jìn)行許多改變、修改和改經(jīng)。例如，SOI器件可以用NMOS器件替代PMOS器件，場(chǎng)電極32可以是柵電極36的延伸或連接到柵電極36，而不是源區(qū)42。因此，本發(fā)明的范圍意在完全由所附權(quán)利要求限定。
權(quán)利要求
1.一種橫向薄膜絕緣體上的硅(SOI)器件，包括半導(dǎo)體襯底，所述襯底上的埋置絕緣層，和橫向MOS晶體管器件，該橫向MOS晶體管器件位于所述埋置絕緣層上的SOI層中并且具有形成在第二導(dǎo)電類型的本體區(qū)中的第一導(dǎo)電類型的源區(qū)、鄰近所述本體區(qū)的第二導(dǎo)電類型的橫向漂移區(qū)、通過(guò)所述橫向漂移區(qū)與所述本體區(qū)橫向間隔分開(kāi)的第一導(dǎo)電類型的漏區(qū)、通過(guò)絕緣區(qū)與所述本體區(qū)和漂移區(qū)絕緣的柵電極、和連接到所述源區(qū)或所述柵電極并且基本在所述橫向漂移區(qū)上方延伸的場(chǎng)電極，其中所述場(chǎng)電極包括具有多個(gè)金屬區(qū)的第一層，該多個(gè)金屬區(qū)通過(guò)間隔彼此橫向隔離，以形成線性的橫向電場(chǎng)分布。
2.權(quán)利要求1的橫向薄膜絕緣體上的硅(SOI)器件，其中所述隔離的金屬區(qū)通過(guò)介電層彼此隔離。
3.權(quán)利要求2的橫向薄膜絕緣體上的硅(SOI)器件，其中所述場(chǎng)電極還包括位于所述間隔上的多個(gè)金屬區(qū)的另一層，該多個(gè)金屬區(qū)通過(guò)所述介電層彼此橫向隔離并與所述第一層的所述金屬區(qū)隔離。
4.權(quán)利要求3的橫向薄膜絕緣體上的硅(SOI)器件，其中所述介電層是富含硅的氮化物層。
5.權(quán)利要求4的橫向薄膜絕緣體上的硅(SOI)器件，還包括提供在所述場(chǎng)電極和所述MOS晶體管器件之間的另一介電層。
6.權(quán)利要求1的橫向薄膜絕緣體上的硅(SOI)器件，其中所述橫向漂移區(qū)具有線性梯度的電荷輪廓。
7.權(quán)利要求6的橫向薄膜絕緣體上的硅(SOI)器件，其中所述線性的橫向電場(chǎng)分布跟隨所述漂移區(qū)中的電場(chǎng)。
8.權(quán)利要求7的橫向薄膜絕緣體上的硅(SOI)器件，其中所述第一導(dǎo)電類型為p型導(dǎo)電性，和所述第二導(dǎo)電類型為n型導(dǎo)電性。
9.權(quán)利要求3的橫向薄膜絕緣體上的硅(SOI)器件，其中所述第一導(dǎo)電類型為p型導(dǎo)電性，和所述第二導(dǎo)電類型為n型導(dǎo)電性。
10.權(quán)利要求1的橫向薄膜絕緣體上的硅(SOI)器件，其中所述第一導(dǎo)電類型為n型導(dǎo)電性，和所述第二導(dǎo)電類型為p型導(dǎo)電性。
全文摘要
在橫向薄膜絕緣體上的硅(SOI)器件中，提供場(chǎng)電極使其基本在橫向漂移區(qū)上方延伸，以保護(hù)器件不受封裝和表面電荷的影響。特別地，場(chǎng)電極包括具有多個(gè)金屬區(qū)的層，該多個(gè)金屬區(qū)通過(guò)間隔彼此橫向隔離，以便確定由硅漂移區(qū)中的體積摻雜梯度建立的橫向電場(chǎng)的輪廓。
文檔編號(hào)H01L29/02GK1860614SQ200480028236
公開(kāi)日2006年11月8日 申請(qǐng)日期2004年9月27日 優(yōu)先權(quán)日2003年9月30日
發(fā)明者T·萊塔維克 申請(qǐng)人:皇家飛利浦電子股份有限公司