專利名稱：金屬-絕緣體-金屬電容器及制造方法
技術領域：
本發(fā)明涉及半導體結構及工藝領域；更具體地說，涉及與高介電 常數(shù)電介質材料以及銅冶金相容的金屬-絕緣體-金屬(MIM)電容器和制造所述MIM的方法。
技術背景MIM電容器逐漸被用于集成電路，特別是那些用于射頻(RF)及 其他高頻應用的集成電路中。對與始終存在的高頻應用相容的高性能 電容器的需要，促使該行業(yè)將高介電常數(shù)電介質材料用作MIM電容 器中的絕緣體。然而，當用于有銅互連的集成電路時，高介電常數(shù)電 介質有嚴重的缺點，最值得注意的是較差防止銅擴散的性能，其可能 導致成品率或可靠性問題。因此，需要一種與銅互連技術相容的MIM 結構和制造方法。發(fā)明內(nèi)容本發(fā)明的第一方面是一種電子器件，包括在半導體襯底上形成 的層間介電層；在層間介電層中形成的銅底部電極，該底部電極上表 面與該層間介電層上表面共面；直接與所述底部電極上表面接觸的導 電的擴散阻擋層(diffusion barrier);直接與導電的擴散阻擋層上表 面接觸的MIM電介質；以及直接與MIM電介質上表面接觸的頂部 電極。本發(fā)明的第二方面是一種電子器件，包括在半導體襯底上形成 的層間介電層；在所述層間介電層中形成的銅底部電極；直接與所述 底部電極上表面接觸的導電的擴散阻擋層，所述底部電極上表面凹進
層間介電層上表面之下，所述導電的擴散阻擋層上表面與層間介電層的上表面共面；直接與導電的擴散阻擋層的上表面接觸的MIM電介 質；以及直接與MIM電介質上表面接觸的頂部電極。本發(fā)明的第三方面是一種制造電子器件的方法，包括(a)提供 半導體襯底；(b)在所述半導體襯底上形成層間介電層；(c)在層間介 電層中形成銅底部電極，所述底部電極上表面與該層間介電層上表面 共面；(d)形成直接與所述底部電極上表面接觸的導電擴散阻擋層； (e)形成直接與所述導電擴散阻擋層的上表面接觸的MIM電介質； 以及(f)形成直接與所述MIM電介質上表面接觸的頂部電極。本發(fā)明的第四方面是一種制造電子器件的方法，包括(a)提供 半導體襯底；(b)在所述半導體襯底上形成層間介電層；(c)在所述層 間介電層內(nèi)形成銅底部電極；(d)形成直接與所述底部電極上表面接 觸的導電擴散阻擋層，所述底部電極的上表面凹進所述層間介電層上共面；(e)形成直接與所述導電擴散阻擋層的上表面接觸的MIM電介 質；以及(f)形成直接與所述MIM電介質的上表面接觸的頂部電極。


在附加的權利要求中闡明了本發(fā)明的特征。然而，當結合所述附 圖閱讀本發(fā)明時，通過參考對下列說明性具體實施例的詳細描述，將 很容易理解本發(fā)明，其中圖1A，是根據(jù)本發(fā)明的示例性MIM電容器的截面視圖；圖IB是根據(jù)本發(fā)明的結合MIM電容器的互連結構的頂視圖而 圖IC是圖IB中沿著線1C- IC截取的截面視圖；圖2A到2F是示出了根據(jù)本發(fā)明第一實施例的MIM電容器的制 造過程的橫截面視圖；圖3A是根據(jù)本發(fā)明的電阻器的觸點(contact)的頂視圖而圖3B 是沿著圖3A的線3B - 3B截取的截面視圖；圖4A到4E是示出了根據(jù)本發(fā)明第二實施例的MIM電容器的制
造過程的橫截面視圖；圖5A到5F是示出了根據(jù)本發(fā)明第三實施例的MIM電容器的制 造過程的橫截面視圖；圖6A到6F是示出了根據(jù)本發(fā)明第四實施例的MIM電容器的制 造過程的橫截面^L圖；以及圖7A到7F是示出了根據(jù)本發(fā)明第五實施例的MIM電容器的制 造過程的橫截面視圖。
具體實施方式
圖1A是根據(jù)本發(fā)明的示例性MIM電容器100的截面視圖。在 圖1A中，MIM電容器100包括含有銅芯導體110的底部電極105 以及導電的內(nèi)襯(liner) 115。 MIM電容器100還包括在底部電極 105的上表面125上形成的導電擴散阻擋層120、在導電擴散阻擋層 120的上表面135上形成的介電層130以及在MIM電介質130的上 表面145上形成的頂部電極140。 擴散阻擋層120用來防止底部電 極105的銅擴散，以及防止當電介質MIM 130包括氧化物時銅芯導 體110與MIM電介質130反應形成CuO。頂部電極140包括核心導 體155、可選底部導體160以及可選頂部導體165。盡管在圖1 A中， 導電擴散阻擋層120延伸經(jīng)過下部電極105的側面150,但該特征不 是在本發(fā)明的每個實施例都有的。底部電極105、導電擴散阻擋層 120、電介質130以及頂部電極140之間的幾何關系，將在下文根據(jù) 本發(fā)明各種實施例進行描述。在一個例子中，導電內(nèi)襯115含有Ta、 TaN或其組合。在一個 例子中，導電擴散阻擋層120包括大約5到200nm厚的諸如W、 Ta orTaN的難熔金屬層，、諸如WN、 TaN、 TaSiN、 Pt、 1102或1^02 的導電材料層或其組合層。在一個例子中，MIM電介質130包括大 約2到20 nm厚的Si02、 S"N4或SiC層、諸如丁&205 、 BaTi03、 Hf02、 Zr02或八1203之類的高介電常數(shù)介電層或其組合層。在一個 例子中，頂部電極140有大約50到300nm厚，并且頂部電極140的
核心導體155含有Al或W以及頂部導體160和底部導體165含有 TiN或TaN。本發(fā)明的全部實施例都在MIM電容器中使用了這些材 料。圖1B是根據(jù)本發(fā)明的結合了 MIM電容器的互連結構的頂視圖 而圖1C是圖IB中沿著線1C- 1C截取的截面視圖。圖1B和IC是 本發(fā)明MIM電容器集成為集成電路裝置的金屬鑲嵌(damascened) 布線層的示例。 一種示例性級間電介質(ILD)疊層170在半導體襯底 180上表面175上形成。ILD疊層170包括在襯底180的上表面175 上形成的笫一ILD 185和在第一ILD 185上表面195上形成的第二 ILD 190。在第一 ILD 185中形成底部電極105。底部電極105還作為 到MIM的電布線連接。在第二ILD190中形成導電擴散阻擋層120、 電介質130和頂部電極140。還在第二ILD 195中形成用于經(jīng)由通孔 205電連接到MIM電容器的頂板140的導體200。導體200和通孔 205含有銅芯210以及導電內(nèi)襯215。雖然圖1C示出了兩個ILD層，但在集成電路裝置中可以使用任 意數(shù)目的ILD層，并且MIM電容器可以實際位于任何兩個相鄰的ILD 層中，其中底部電極在兩個ILD層中下層的ILD層中，MIM電介質 和頂部電極在兩個ILD層中上層的ILD層中。導電擴散阻擋層可以 位于上層ILD層或下層ILD層兩者之一上或者位于兩個ILD層上。 ILD材料的例子包括淀積氧化物，諸如四乙氧基硅烷(TEOS)、加氟 的二氧化硅玻璃(FSG)及其他化學汽相淀積(CVD)氧化物。圖2A到2F是橫截面視圖，示出了根據(jù)本發(fā)明第 一 實施例的MIM 電容器的制造過程；在圖2A中，在半導體村底224的上表面222 上形成ILD 220。 在ILD 220中形成底部電極226A和導體226B。 底部電極226A包括銅芯導體228A和導電內(nèi)襯230A。導體226B包 括銅芯導體228B和導電內(nèi)襯230B。導電內(nèi)襯和ILD材料已經(jīng)在上 文描述過了 。底部電極226A和導體226B是通過金屬鑲嵌處理形成 的。在金屬鑲嵌處理中，通過下述方式在ILD中形成溝槽，即通過 光刻方式對施加在ILD上的掩模層進行構圖，對ILD執(zhí)行反應離子
蝕刻(RIE),去掉屏蔽層，電極導電內(nèi)襯，淀積銅籽晶層淀積物，鍍 銅以填滿所述溝槽并執(zhí)行化學機械拋光(CMP)處理，以使所述銅和導 電內(nèi)襯以及ILD的上表面共面(co-planarize )。底部電極226A將成 為MIM電容器的底部電極并且導體226b是典型的互連導體。在圖2B中，淀積導電擴散阻擋層，用光刻方式構圖，并執(zhí)行RIE 處理以在ILD 220的上表面234上形成導電擴散阻擋層232A和 232B、電阻器232C和對齊標志232D。注意，導電擴散阻擋層232A 和232B分別覆蓋在第一和第二導體226A和226B上。導電擴散阻擋 層的材料和厚度已經(jīng)在上文描述過了。在圖2C中，淀積一層MIM介電層236。 MIM的電介質材料和 厚度已經(jīng)在上文描述過了。在圖2D中，淀積導體，以光刻方式構圖并進行RIE蝕刻以在 MIM介電層236的上表面240上形成頂部電極238。頂部電極238 定位在導電擴散阻擋層232A和底部電極226A上面。頂部電極238與 導電擴散阻擋層232A的部分交疊(即頂部電極小于導電擴散阻擋層 232A)。頂部電極的材料和厚度已經(jīng)在上文描述過了。在圖2E中，可選RIE阻止層242淀積在MIM介電層236的上 表面240和頂部電極238的上表面246以及側壁248上。在一個例子 中，RIE阻止層242具有大約5到50nm的厚度并包括Si3N4。在圖2F中，在RIE阻止層242的上表面252上淀積第二 ILD層 250。將分別與通路256A、 256B和256C整合的導體254A、 254B和 254C通過RIE阻止層242分別與頂部電極238、導體226B以及電阻 器232C形成電接觸。導體254A、 254B以及254C通過^重金屬鑲 嵌處理形成。在雙重金屬鑲嵌處理中，通過下述方式在ILD中形成 導體，即通過光刻方式對施加在ILD上的第一掩模層進行構圖，對 ILD執(zhí)行RIE以在ILD內(nèi)蝕刻溝槽，去掉第一掩模層，以光刻方式 對施加在ILD和溝槽上的第二掩模層進行構圖，對ILD執(zhí)行RIE以 在所述溝槽底部蝕刻通路，去掉第二掩模層，淀積導電內(nèi)襯，淀積銅 籽晶層淀積物，鍍銅以填充所述溝槽并執(zhí)行CMP處理，以使所述銅
的表面以及所述導電內(nèi)襯和ILD形成共面。雖然圖2F示出了兩個ILD層，但在集成電路裝置中可以使用任 意數(shù)目的ILD層，且MIM電容器可以實際位于任何兩個相鄰的ILD 層，其中底部電極在兩個ILD層中下層的ILD層中，以及導電擴散 阻擋層、MIM電介質和頂部電極在兩個ILD層中上層的ILD層中。圖3A是根據(jù)本發(fā)明到電阻器232C的觸點(contact)的頂視圖， 而圖3B是沿著圖3A的線3B-3B截取的截面視圖。第一導體254C1 與電阻器232C的第一端點256A形成電接觸而第二導體254C2與該 電阻器的第二端點256B形成電接觸。通路256C1和256C2分別覆蓋 在端點256A和256B上，以及側面258A和258B鄰近于電阻器232C 的端點的部分上。圖4A到4E是橫截面視圖，示出了根據(jù)本發(fā)明第二實施例的MIM 電容器的制造過程。在圖4A中，在半導體襯底324的上表面322上 形成ILD320。 在ILD 320中形成底部電極326A和導體326B。 底 部電極326A包括銅芯導體328A和導電內(nèi)襯330A。導體326B包括 銅芯導體328B和導電內(nèi)襯330B。導電內(nèi)襯和ILD材料已經(jīng)在上文 描述過了 。底部電極326A和導體326B通過如上文所述的金屬鑲嵌 處理形成。底部電極326A將成為MIM電容器的底部電極并且導體 326B是典型的互連導體。在圖4B中，核心導體328A和328B通過濕法處理或RIE處理而 形成凹陷。導電擴散阻擋層淀積在足夠厚的ILD 320上以填充由核 心刻蝕處理形成的凹陷，執(zhí)行C MP處理以形成凹陷的導電擴散阻擋 層332A和332B并使該導電擴散阻擋層與ILD 320的上表面334形 成共面。擴散阻擋層的材料和厚度已經(jīng)在上文描述過了。在圖4C中，MIM電介質336和頂部電極338 (在MIM電介質的 上表面340上)通過下述方式形成，即，在ILD 320的上表面334上， 并在導電擴散阻擋層326A和326B上淀積MIM介電層，在MIM介 電層的上表面上淀積導電層，以光刻方式對施加在導電層上方的掩模 層進行構圖以限定MIM電介質336和頂部電極338的范圍，對MM
介電層和導電層執(zhí)行RIE,并去掉所述掩模層。頂部電極338定位在 凹陷的導電擴散阻擋層332A和底部電極326A的上面。頂部電極338 完全覆蓋在凹陷的導電擴散阻擋層332A上(頂部電極338大于導電擴 散阻擋層332A)。 導電擴散阻擋層材料和厚度、MIM電介質材料和 厚度以及頂部電極材料和厚度已經(jīng)在上文描述過了 。在圖4D中，在頂部電極338的上表面346以及側壁348、ILD320 的暴露的上表面334以及凹陷的導電擴散阻擋層332B的上表面343 上淀積可選的RIE阻止層342。 在一個例子中，RIE阻止層342具 有大約5到50nm的厚度并包括Si3N4。在圖4E中，在RIE阻止層342的上表面352上淀積第二 ILD層 350。將分別與通路356A和356B整合的導體354A和354B通過RIE 阻止層342分別與頂部電極338和凹陷的導電擴散阻擋層332B形成 電接觸。導體354A和354B通過如上文所述的雙重金屬鑲嵌處理形 成。雖然圖4E示出了兩個ILD層，但在集成電路裝置中可以使用任 意數(shù)目的ILD層，且MIM電容器可以實際位于任何兩個相鄰的ILD 層中，其中底部電極在兩個ILD層中下層的ILD層中，MIM電介質 和頂部電極在兩個ILD層中上層的ILD層中。
圖5A到5F是橫截面視圖，示出了根據(jù)本發(fā)明第三實施例的MIM 電容器的制造。在圖5A中，在半導體襯底424的上表面422上形成 ILD 420。在ILD 420中形成底部電極426A和導體426B。底部電極 426A包括銅芯導體428A和導電內(nèi)襯430A。 導體426B包括銅芯導 體428B和導電內(nèi)襯430B。 導電內(nèi)襯和ILD材泮牛已經(jīng)在上文描述過 了 。底部電極426A和導體426B通過如上文所述的金屬鑲嵌處理形 成。底部電極426A將成為MIM電容器的底部電極，并且導體426B 是典型的互連導體。在圖5B中，核心導體428A和428B通過濕法處理或RIE處理而 形成凹陷。在足夠厚的ILD 420上淀積第一導電擴散阻擋層以填充由 蝕刻處理形成的凹陷，執(zhí)行CMP處理以形成凹陷的導電擴散阻擋層
432A和432B并使該凹陷的導電擴散阻擋層與ILD 420的上表面434 形成共面。導電擴散阻擋層的材料和厚度已經(jīng)在上文描述過了 。
在圖5C中，上層導電擴散阻擋層435A、電阻器435B、 MIM電 介質436A以及頂部電極438A1 (在MIM電介質的上表面440上)以 及頂蓋438B按下述方式形成第一，在ILD 420的上表面434上， 并在凹陷的導電擴散阻擋層432A以及432B上方淀積第二導電擴散 阻擋層。第二，在第二導電擴散阻擋層上表面上淀積MIM介電層并 在第二導電擴散阻擋層的上表面上淀積導電層。第三，以光刻方式對 施加在導電層上方的掩模層進行構圖，以限定MIM電介質436A的 范圍、上層導電擴散阻擋層435A以及電阻器435B的范圍、以及頂 部電才及438A1的初始范圍和頂蓋438B的范圍。第四，對MIM介電 層、第二導電擴散阻擋層和導電層執(zhí)行RIE并去掉所述掩模層。導電 擴散阻擋層材料和厚度已經(jīng)在上文描述過了。
在圖5D中，以光刻方式對所施加的掩模層進行構圖，并執(zhí)行RIE 以限定頂部電極438A2的最終的范圍以及去掉MIM電介質436B上 方的頂蓋438B(參見圖5C)。然后去掉所述掩模層。頂部電極438A2 定位在凹陷的導電擴散阻擋層432A和上層導電擴散阻擋層435A以 及底部電極426A上方。頂部電極438A2部分覆蓋上層導電擴散阻擋 層435A (即頂部電極438A2小于上層導電擴散阻擋層435A)。 上 層導電擴散阻擋層435A完全覆蓋在凹陷的導電擴散阻擋層432A上 (即上層導電擴散阻擋層435A大于導電擴散阻擋層432A)。 MIM的 電介質材料和厚度以及頂部電極的材料和厚度已經(jīng)在上文描述過了。
在圖5E中，在頂部電極438A2的上表面443和側壁444、 MIM
MIM電介質436B /電阻器435B的上表面445B和側壁446B、ILD 420 的暴露的上表面434、以及凹陷的導電擴散阻擋層432B的上表面447 上淀積可選的RIE阻止層442。在一個例子中，RIE阻止層442具有 大約5到50nm的厚度并包括Si3N4。
在圖5F中，在RIE阻止層442的上表面452上淀積第二 ILD層
450。 將分別與通路456A、 456B和456C整合的導體454A、 454B 和454C通過RIE阻止層442分別與頂部電極43 8A2 、凹陷的導電擴 散阻擋層432B以及電阻器435B形成電接觸。導體454A和454B 通過如上文所述的雙重金屬鑲嵌處理形成。
雖然圖5F示出了兩個ILD層，但在集成電路裝置中可以使用任 意數(shù)目的ILD層，且MIM電容器可以實際位于任何兩個相鄰的ILD 層中，其中底部電極在兩個ILD層中下層的ILD層中，MIM電介質 和頂部電極在兩個ILD層中上層的ILD層中。
圖6A到6F是橫截面視圖，示出了根據(jù)本發(fā)明第四實施例的MIM 電容器的制造過程。在圖6A中，在半導體村底524的上表面522上 形成ILD520。 在ILD 520中形成底部電極526A和導體526B。底部 電極526A包括銅芯導體528A和導電內(nèi)襯530A。導體526B包括銅 芯導體528B和導電內(nèi)襯530B。導電內(nèi)襯和ILD材料已經(jīng)在上文描 述過了 。底部電極526A和導體526B通過如上文所述的金屬鑲嵌處 理形成。底部電極526A將成為MIM電容器的底部電極，并且導體 526B是典型的互連導體。
在圖6B中，通過淀積在ILD520、底部電才及526A以及導體526B 上形成介電擴散阻擋層531。用于介電擴散阻擋層531的合適的材 料的例子包括厚度大約為5到50nm的Si3N4、 SiC、 SigN4上的Si02 以及S"N4上的FSG。
在圖6C中，通過如上文描述的金屬鑲嵌處理，在底部電極526A 上方形成(并覆蓋ILD 520)導電擴散阻擋層532A，并在ILD 520 上表面534上形成電阻器532B。擴散阻擋層的材料和厚度已經(jīng)在上 文描述過了。
在圖6D中，首先淀積MIM介電層，然后淀積導電層，以光刻 方式構圖，并進行RIE蝕刻以在MIM電介質536的上表面540上形 成頂部電極538。頂部電極538定位在導電擴散阻擋層532A和底部 電極526A上方。頂部電極538完全覆蓋在導電擴散阻擋層532A上 (即頂部電極538大于導電擴散阻擋層532A)。導電擴散阻擋層532A
完全J
526A)。 MIM的電介質材料和厚度以及頂部電極的材料和厚度已經(jīng) 在上文描述過了。
在6E中，在頂部電極538的上表面544、頂部電極538 /MIM電 介質536的側壁545上、電阻器532B的上表面546以及介電擴散阻 擋層531的上表面547上淀積可選的RIE阻止層542。在一個例子中， RIE阻止層542具有大約5到50nm的厚度并包括Si3N4。
在圖6F中，在RIE阻止層542的上表面552上淀積第二 ILD層 550。 將分別與通路556A、 556B和556C整合的導體554A、 554B 和554C通過RIE阻止層542分別與頂部電極538、導體526B以及 電阻器532B形成電接觸。導體554A和554B以及554C通過如上 文所述的雙重金屬鑲嵌處理形成。
雖然圖6F示出了兩個ILD層，但在集成電路裝置中可以使用任 意數(shù)目的ILD層，且MIM電容器可以實際位于任何兩個相鄰的ILD 層中，其中底部電極在兩個ILD層中下層的ILD層中，MIM電介質 和頂部電極在兩個ILD層中上層的ILD層中。
圖7A到7F是橫截面視圖，示出了根據(jù)本發(fā)明第五實施例的MIM 電容器的制造。在圖7A中，在半導體襯底624的上表面622上形成 ILD620。在ILD 620中形成底部電極626A、導體626B以及電阻器 觸點626C。底部電極626A包括銅芯導體628A和導電內(nèi)村630A。導 體626B包括銅芯導體628B和導電內(nèi)襯630B。電阻器觸點626C包 括銅芯導體628C以及導電內(nèi)襯630C。 導電內(nèi)村和ILD材料已經(jīng)在 上文描述過了。底部電極626A、導體626B以及電阻器觸點626C如 上文所述通過金屬鑲嵌處理形成。底部電極626A將成為MIM電容 器的底部電極，并且導體626B是典型的互連導體。
在圖7B中，核心導體628A、 628B以及628C通過濕法處理或 RIE處理而形成凹陷，在足夠厚的ILD620上淀積第一導電擴散阻擋 層以填充通過所述蝕刻處理形成的凹陷，執(zhí)行CMP處理以形成凹陷 的導電擴散阻擋層632A、 632B以及632C,并使所述凹陷的導電擴
散阻擋層與ILD620的上表面634形成共面。導電擴散阻擋層的材 料和厚度已經(jīng)在上文描述過了 。在圖7C中，通過在ILD620上表面634上淀積導電擴散阻擋層， 形成上層導電擴散阻擋層635A、電阻器635B以及對齊標志635C, 以光刻方式對施加在所述導電擴散阻擋層上的掩模層進行構圖，執(zhí)行 RIE處理并去掉所述掩模層。導電擴^t阻擋層的材料和厚度已經(jīng)在 上文描述過了。在圖7D中，按下述方式形成覆蓋著上層導電擴散阻擋層635A 的MIM電介質636A,覆蓋著MIM電介質636A的頂部電極638A， 和覆蓋著電阻器635B的電介質頂蓋636B，以及覆蓋著電介質頂蓋 636B的導電頂蓋638B: 第一，在上層導電擴散阻擋層635A、電阻 器635B對齊標志635C以及ILD 620的暴露的上表面634上面淀積 MIM介電層。第二，在MIM介電層上面施加掩模層并以光刻方式 構圖以限定MIM電介質636A以及636B的范圍，對MIM介電層執(zhí) 行RIE并去掉所述掩模層。第三，在MIM電介質636A和636B、 對齊標志635C、以及暴露的ILD 620上表面634上面淀積導電層。 第四，在導電層上面施加掩模層以限定頂部電極638A和導體頂蓋 638B的范圍，對MIM介電層執(zhí)行RIE并去掉所述掩模層。頂部電極 638定位在MIM電介質636A上面而MIM電介質定位在上層導電擴 散阻擋層635A和底部電極626A上面。 頂部電極638A完全覆蓋 在MIM電介質636A上(即頂部電極638A大于MIM電介質636A), 而MIM電介質636A完全覆蓋在上層導電擴散阻擋層635A上(即 MIM電介質636A大于上層導電擴散阻擋層635A)。
MIM的電介質 材料和厚度以及頂部電極的材料和厚度已經(jīng)在上文描述過了 。在圖7E中，在頂部電極638A的上表面643和側壁644、導電頂 蓋636B的上表面645和側壁646、 ILD 620的暴露的上表面634、凹 陷的導電擴散阻擋層632B的上表面647上以及在對齊標志635C上 方淀積可選的RIE阻止層642。在一個例子中，RIE阻止層642具有 大約5到50nm的厚度并包括Si3N4。
在圖7F中，在RIE阻止層642的上表面652上淀積第二ILD層 650。將分別與通^各656A和656B整合的導體654A和654B通過RIE 阻止層642分別與頂部電極638A和凹陷的導電擴散阻擋層632B形 成電接觸。導體654A和654B通過如上文所述的雙重金屬鑲嵌處理 形成。雖然圖7F示出了兩個ILD層，但在集成電路裝置中可以使用任 意數(shù)目的ILD層，且MIM電容器可以實際位于任何兩個相鄰的ILD 層中，其中底部電極在兩個ILD層中下層的ILD層中，MIM電介質 和頂部電極在兩個ILD層中上層的ILD層中。因此，本發(fā)明提供了一種與銅互連技術相容的MIM結構和制造 方法以及相容電阻器以及對齊標志結構。為了能使人們理解本發(fā)明，在上面給出了對本發(fā)明實施例的描 述。應該明白，本發(fā)明并不局限于此處所描述的具體實施例，而是 能夠在不脫離本發(fā)明范圍的情況下對其進行各種修改、重新組合以及 替換，現(xiàn)在這對于本領域普通技術人員來說是顯而易見的。因此， 下列權利要求的目的是覆蓋本發(fā)明的真正本質和范圍內(nèi)的所有這樣 的修改以及改變。
權利要求
1.一種電子器件，包括在半導體襯底上形成的層間介電層；在所述層間介電層中形成的銅底部電極，所述底部電極的上表面與所述層間介電層的上表面共面；直接與所述底部電極的所述上表面接觸的導電擴散阻擋層；直接與所述導電擴散阻擋層的上表面接觸的MIM電介質；以及直接與所述MIM電介質的上表面接觸的頂部電極。
2. 根據(jù)權利要求1所述的電子器件，其中所述導電擴散阻擋層 和所述MIM電介質都延伸經(jīng)過所述底部電極的至少兩側。
3. 根據(jù)權利要求1所述的電子器件，還包括 在所述層間介電層的所述上表面上形成的介電擴散阻擋層；并且的上表面共面。
4. 根據(jù)權利要求1所述的電子器件，其中所述底部電極包括一 個具有附加導電擴散阻擋層的上部，所述上部與所述導電擴散阻擋層 接觸。
5. 根據(jù)權利要求4所述的電子器件，其中所述附加導電擴散阻 擋層包括大約5到200nm厚的難熔金屬W、 Ta 、 TaN、 WN、 TaN、 TaSiN、 Pt、 Ir02或Ru02，或其組合。
6. 根據(jù)權利要求1所述的電子器件，其中導電擴散阻擋層包括 大約5到200nm厚的難熔金屬W、 Ta、 TaN、 WN、 TaN、 TaSiN、 Pt、 Ir02或RuOp或其組合。
7. 根據(jù)權利要求1所述的電子器件，其中所述MIM電介質包 括大約2到20nm厚的Si02、 Si;N4或SiC、高介電常數(shù)電介質、 Ta205 、 BaTi03、 Hf02、 Zr02i^AI203,或其組合。
8. 根據(jù)權利要求1所述的電子器件，其中所述頂部電極包括 Al或W。
9. 一種電子器件，包括 在半導體襯底上形成的層間介電層； 在所述層間介電層中形成的銅底部電極； 直接與所述底部電極的上表面接觸的導電擴散阻擋層，所述底部電極的上表面凹進所述層間介電層上表面之下，所述導電擴散阻擋層的上表面與所述層間介電層的所述上表面共面；直接與所述導電擴散阻擋層的上表面接觸的MIM電介質；以及 直接與所述MIM電介質的上表面接觸的頂部電極。
10. 根據(jù)權利要求9所述的電子器件，其中所述導電擴散阻擋—'
11.根據(jù)權利要求9所述的電子器件，；其中導電擴散阻擋層包 括大約5到200 nm厚的難熔金屬W、 Ta 、 TaN、 WN、 TaN、 TaSiN、 Pt、 1102或111102，或其組合。
12. 根據(jù)權利要求9所述的電子器件，其中所述MIM電介質包 括大約2到20 nm厚的Si02、 S^N4或SiC、高介電常數(shù)電介質、 Ta205 、 BaTi03、 Hf02、 21*02或八1203，或其組合。
13. 根據(jù)權利要求9所述的電子器件，其中所述頂部電極包括 Al或W。
14. 一種制造電子器件的方法，包括(a) 提供半導體襯底(b) 在所述半導體襯底上形成層間介電層；(c) 在所述層間介電層中形成銅底部電極，所述底部電極的上表 面與所述層間介電層的上表面共面；(d) 形成直接與所述底部電極的上表面接觸的導電擴散阻擋層；(e) 形成直接與所述導電擴散阻擋層的上表面接觸的MIM電介 質；以及(f) 形成直接與所述MIM電介質上表面接觸的頂部電極。
15. 根據(jù)權利要求14所述的方法，其中所迷導電擴散阻擋層以 及所述MIM電介質都延伸經(jīng)過所述底部電極的至少兩側。
16. 根據(jù)權利要求14所述的方法，還包括 (g)在步驟(c)之后在所述層間介電層的上表面上形成介電擴散阻擋層；并且的上表面共面。
17. 根據(jù)權利要求14所述的方法，其中所述底部電極包括一個 具有附加導電擴散阻擋層的上部，所述上部與所述導電擴散阻擋層接 觸。
18. 根據(jù)權利要求17所述的方法，其中所述附加導電擴散阻擋 層包括大約5到200nm厚的難熔金屬W、 Ta 、 TaN、 WN、 TaN、 TaSiN、 Pt、 Ir02或Ru02,或其組合。
19. 根據(jù)權利要求14所述的方法，其中導電擴散阻擋層包括大 約5到200nm厚的難熔金屬W、 Ta 、 TaN、 WN、 TaN、 TaSiN、 Pt、 Ir02或Ru02，或其組合。
20. 根據(jù)權利要求1所述的方法，其中所述MIM電介質包括大 約2到20nm厚的Si02、 S^N4或SiC、高介電常數(shù)電介質、Ta205、 BaTi03、 Hf02、 Zr02ilAI203，或其組合。
21. 根據(jù)權利要求14所述的方法，其中所述頂部電極包括Al 和W。
22. 根據(jù)權利要求14所述的方法，其中步驟(d)還包括用所述導 電擴散阻擋層同時形成電阻器、對齊標志或電阻器和對齊標志兩者。
23. 根據(jù)權利要求22所述的方法，其中所述電阻器、所述對齊 標志或所述電阻器和所迷對齊標志兩者都包括大約5到200 nm厚的 難熔金屬W、 Ta 、 TaN、 WN、 TaN、 TaSiN、 Pt、 11:02或 ^02, 或其組合層。
24. 根據(jù)權利要求14所述的方法，還包括 (g)在步驟(f)之后在所述導電擴散阻擋層、所述MIM電介質和所述層間介電層的所有暴露的表面上淀積反應離子蝕刻層。
25. —種制造電子器件的方法，包括 (a) 提供半導體襯底；(b) 在所述半導體襯底上形成層間介電層； (e)在所述層間介電層形成銅底部電極；(d) 形成直接與所述底部電極上表面接觸的導電擴散阻擋層，所 述底部電極的上表面凹進所述層間介電層上表面之下，所述導電擴散 阻擋層的所述上表面與所述層間介電層的所述上表面共面；(e) 形成直接與所述導電擴散阻擋層的所述上表面接觸的MIM 電介質；以及(f) 形成直接與所述MIM電介質的上表面接觸的頂部電極。
26. 根據(jù)權利要求25所述的方法，其中所述導電擴散阻擋層以 及所述MIM電介質都延伸經(jīng)過所述底部電極的至少兩側。
27. 根據(jù)權利要求25所述的方法，其中導電擴散阻擋層包括大 約5到200nm厚的難熔金屬W、 Ta 、 TaN、 WN、 TaN、 TaSiN、 Pt、 Ir02或Ru02,或其組合。
28. 根據(jù)權利要求25所述的方法，其中所述MIM電介質包括大 約2到20nm厚的Si02、 SisN,或SiC、高介電常數(shù)介電、Ta205、 BaTi03、 Hf02、 21*02或八1203,或其組合。
29. 根據(jù)權利要求25所述的方法，其中所述頂部電極包括Al 或W。
30. 根據(jù)權利要求25所述的方法，還包括(g) 在步驟(f)之后在所述導電擴散阻擋層、所述MIM電介質和所 述層間介電層的所有暴露的表面淀積反應離子蝕刻層。
全文摘要
一種用于MIM電容器的方法和結構，所述結構包括電子器件，其包括在半導體襯底上形成的層間介電層；在層間介電層中形成的銅底部電極，所述底部電極的上表面與所述層間介電層的上表面共面；直接與所述底部電極的上表面接觸的導電擴散阻擋層；直接與導電擴散阻擋層的上表面接觸的MIM電介質；以及直接與MIM電介質的上表面接觸的頂部電極。所述導電擴散阻擋層可以凹進所述銅底部電極中，或者可以提供附加的凹陷導電擴散阻擋層。還公開了相容電阻器和對齊標志結構。
文檔編號H01L21/02GK101160661SQ200480028257
公開日2008年4月9日 申請日期2004年9月30日 優(yōu)先權日2003年9月30日
發(fā)明者何忠祥, 埃比尼澤·E·埃施安, 杰弗里·P·甘比諾, 維德亞·拉馬錢德蘭, 道格拉斯·D·庫爾鮑 申請人:國際商業(yè)機器公司