專利名稱：形成用于CMOS器件的應(yīng)變Si的方法和結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及制造器件性能改善的半導(dǎo)體器件的方法，并且更 具體地說涉及在器件制造期間在該器件襯底中施加張應(yīng)力和壓應(yīng)力的 制造半導(dǎo)體器件的方法。
背景技術(shù)：
一般來說，金屬氧化物半導(dǎo)體晶體管包括由諸如硅的半導(dǎo)體材料 制成的襯底。該晶體管在村底內(nèi)典型地包括源區(qū)、溝道區(qū)和漏區(qū)。溝 道區(qū)位于源區(qū)和漏區(qū)之間。 一般在溝道區(qū)上方提供柵疊層，該柵疊層 通常包括導(dǎo)電材料、柵氧化物層和側(cè)壁間隔。更具體地說，柵氧化物 層典型地被提供在溝道區(qū)上方的襯底上，而柵導(dǎo)體通常被提供在該柵 氧化物層的上方。側(cè)壁間隔有助于保護(hù)柵導(dǎo)體的側(cè)壁。公知流過其間具有給定電場的溝道的電流的量一般直接與該溝 道中載流子的遷移率成正比。因此，通過增加溝道中載流子的遷移率， 可以增加晶體管的操作速度。還公知半導(dǎo)體器件村底內(nèi)的機(jī)械應(yīng)力可以例如通過增加該半導(dǎo) 體器件中載流子的遷移率來調(diào)制器件性能。也就是說，半導(dǎo)體器件內(nèi) 的應(yīng)力被認(rèn)為能提高半導(dǎo)體器件的特性。因此，為了提高半導(dǎo)體器件 的特性，可以在n型器件(例如NFETs )和/或p型器件(例如PFETs ) 的溝道中創(chuàng)造張應(yīng)力和/或壓應(yīng)力。但是，相同的應(yīng)力分量(stress component)，例如張應(yīng)力或壓應(yīng)力，提高一種類型器件(即n型器 件或p型器件)的器件特性，同時有區(qū)別地影響另一種類型器件的特 性。為了使NFETs和PFETs 二者的性能在集成電路(IC )器件中達(dá) 到最大，對于NFETs和PFETs應(yīng)該不同地設(shè)計和施用應(yīng)力分量。也
就是說，因為對于NFET的性能有利的應(yīng)力類型一般對于PFET的性 能是不利的。尤其當(dāng)器件處于張力(在平面器件中電流的方向中)下 時，NFET的工作特性被增強(qiáng)，而PFET的工作特性被減小。為了選 擇性地在NFET中產(chǎn)生張應(yīng)力并且在PFET中產(chǎn)生壓應(yīng)力，使用不同 的工藝和不同的材料組合。舉例來說，已經(jīng)建議了溝槽隔離結(jié)構(gòu)來分別在NFETs和PFETs 中形成適當(dāng)?shù)膽?yīng)力。當(dāng)使用該方法時，NFET器件的隔離區(qū)包含在縱 向(與電流方向平行)和橫向(與電流方向垂直)中對NFET器件施 加第一種類型機(jī)械應(yīng)力的笫一種隔離材料。此外，對于PFET提供笫 一種隔離區(qū)和第二種隔離區(qū)，并且PFET器件的每種隔離區(qū)在橫向和 縱向中對PFET器件施加獨特的機(jī)械應(yīng)力?？蛇x地，已經(jīng)建議了用柵側(cè)壁上的襯層(liners)在FET器件的 溝道中選擇性地誘導(dǎo)適當(dāng)?shù)膽?yīng)變(例如參見Ostsuka等，IEDM 2000， 第575頁)。通過提供襯層，可以比溝槽隔離填充技術(shù)施加的應(yīng)力更 接近器件地施加適當(dāng)?shù)膽?yīng)力。當(dāng)這些方法的確提供了具有張應(yīng)力和壓應(yīng)力的結(jié)構(gòu)，該張應(yīng)力被 施加到NFET器件上并且該壓應(yīng)力-皮沿著PFET器件的縱向施加時， 它們可能需要附加的材料和/或更復(fù)雜的工藝，因此導(dǎo)致更高的成本。 此外，可以在這些情況中施加的應(yīng)力水平典型地是適度的(即在100 MPa的量級)。因此，需要提供成本上更有效的并且更簡單的方法來 分別在NFETs和PFETs溝道中產(chǎn)生大的張應(yīng)力和壓應(yīng)力。發(fā)明內(nèi)容在本發(fā)明的第一個方面中，本發(fā)明提供了一種制造器件的方法， 該器件包括n型器件和p型器件。該方法涉及對半導(dǎo)體襯底的一部分 摻雜和通過去除該半導(dǎo)體襯底的該摻雜部分的至少一部分在該半導(dǎo)體 襯底中形成間隙。該方法還涉及在該半導(dǎo)體襯底的間隙的至少 一部分 中生長應(yīng)變層。在本發(fā)明的各方面中，對于ii型器件，應(yīng)變層生長在位于n型器 件的溝道基本上正下方的至少一部分上。對于p型器件，應(yīng)變層生長 在位于p型器件的源區(qū)或漏區(qū)基本上正下方并且基本上不位于該p型 器件的溝道下方的至少一部分上。在本發(fā)明的另一方面中，本發(fā)明提供了一種制造器件的方法，該 器件包括11型器件和p型器件。該方法涉及在半導(dǎo)體襯底上生長應(yīng)變 層和在該應(yīng)變層上方生長硅層。通過從該半導(dǎo)體襯底上方去除該硅層 和該應(yīng)變層的至少 一部分，在該半導(dǎo)體襯底和該硅層之間形成間隙，并且應(yīng)變層生長在間隙的至少一部分上。對于n型器件，應(yīng)變層生長 在位于n型器件的溝道基本上正下方的至少一部分上。對于p型器件， 應(yīng)變層生長在位于p型器件的源區(qū)或漏區(qū)基本上正下方并且基本上不 位于該p型器件的溝道下方的至少一部分上。本發(fā)明單獨提供了 一種半導(dǎo)體器件，該器件具有至少具有一個間 隙的半導(dǎo)體襯底，該間隙在該半導(dǎo)體襯底的一部分的下方延伸。該器 件包括在該半導(dǎo)體襯底上的柵疊層和在該間隙的至少一部分中形成的 應(yīng)變層，其中通過對該半導(dǎo)體襯底的一部分摻雜、然后蝕刻該半導(dǎo)體 襯底的該摻雜部分而形成該間隙。在本發(fā)明的另一方面中，本發(fā)明提供了一種半導(dǎo)體器件，該器件 具有至少具有一個間隙的半導(dǎo)體襯底，該間隙在該半導(dǎo)體襯底的一部 分的下方延伸。該器件包括在該半導(dǎo)體襯底上的柵疊層和僅在該半導(dǎo) 體器件的源區(qū)和漏區(qū)的至少一部分下方形成的應(yīng)變層。


圖1說明NFETs和PFETs的所需應(yīng)力狀態(tài)；圖2 (a)到2 (j)說明形成根據(jù)本發(fā)明的p型晶體管的示例性過程；圖3 (a)到3 (d)說明形成根據(jù)本發(fā)明的n型晶體管的示例性過程；圖4說明根據(jù)本發(fā)明的晶體管的俯視圖；圖5說明使用掃描電子顯微鏡觀察的根據(jù)本發(fā)明的半導(dǎo)體襯底的 具體實施方式
本發(fā)明提供了制造具有改善的工作特性的器件的方法。當(dāng)在硅層上外延生長應(yīng)力層，例如SiGe層、SbN4層、Si()2層或SiOxNy層時， 在SiGe層內(nèi)形成壓應(yīng)力并且在硅層中形成張應(yīng)力。在本發(fā)明的一方面 中，硅襯底具有其中生長了應(yīng)變層的間隙。該間隙包括位于該半導(dǎo)體 襯底上部和該半導(dǎo)體襯底下部之間的隧道狀部分。更具體地說，所述 上部具有下表面并且所述下部具有上表面，并且該上部的下表面面對所述下部的上表面。通過在基本上位于半導(dǎo)體器件源區(qū)和/或漏區(qū)下方層，可以在晶體管的溝道中形成應(yīng)力。在本發(fā)明的一方面中，通過選 擇性蝕刻硅襯底、然后在該硅襯底上外延生長SiGe而在該硅襯底中形 成間隙。根據(jù)生長的SiGe與晶體管溝道的鄰近程度，可以在晶體管的溝 道中提供張應(yīng)力和/或壓應(yīng)力。通過選擇性蝕刻晶體管下方的硅層并且 在硅層的該蝕刻部分上選擇性生長SiGe,可以在NFETs的溝道中提 供張應(yīng)力并且在PFETs的溝道中提供壓應(yīng)力。此外，通過在生長SiGe 之前選擇性蝕刻晶體管下方的硅的一部分而實現(xiàn)應(yīng)力，本發(fā)明在柵極 下面的硅(例如溝道區(qū))中提供了遠(yuǎn)大于基于隔離或基于襯層途徑的 應(yīng)力水平。在本發(fā)明中，使用應(yīng)力層，例如SiGe層，在半導(dǎo)體器件的溝道 中形成應(yīng)力。當(dāng)在半導(dǎo)體層上生長了 SiGe層時，周圍的半導(dǎo)體材料遭 受張應(yīng)力，而所生長的SiGe層遭受壓應(yīng)力。具體地說，因為SiGe層 具有與硅層不同的晶格結(jié)構(gòu)，半導(dǎo)體器件的一部分被置于張應(yīng)力下并 且SiGe層遭受壓應(yīng)力。此外，源于SiGe應(yīng)力層的應(yīng)力水平是較高的 (在l-2GPa的量級)。但是，如上所述，溝道區(qū)中的張應(yīng)力對于NFET激勵電流是有利 的，而溝道區(qū)中的壓應(yīng)力對于PFET激勵電流是有利的。具體地說，
張應(yīng)力顯著地阻礙了 PFET激勵電流。在本發(fā)明中，為了提高PFET 的性能，PFET中的應(yīng)力被制造成壓應(yīng)力而不是張應(yīng)力。因此，本發(fā) 明提供了 一種沿PFET溝道提供縱向壓應(yīng)力，而沿NFET溝道提供張 應(yīng)力，從而提高了該器件性能的方法。圖l說明用來提高PFETs和NFETs性能的所需應(yīng)力狀態(tài)(參見 Wang等，IEEE Tran. Electron Dev.,第50巻，第529頁，2003年)。 在圖1中，NFET和PFET被表示為具有源區(qū)、柵區(qū)和漏區(qū)。NFET 和PFET被表示為具有用來顯示張應(yīng)力的從活性區(qū)向外延伸的箭頭。 指向PFET器件向內(nèi)延伸的箭頭表示壓應(yīng)力。更具體地說，表示從 NFET延伸的向外延伸的箭頭顯示了在該器件橫向和縱向中所需的張 應(yīng)力。另一方面，表示與PFET相關(guān)的向內(nèi)延伸的箭頭顯示了所需的 縱向壓應(yīng)力。影響器件激勵電流所需的應(yīng)力范圍在幾百MPa至幾GPa的量 級。每個器件的活性區(qū)的寬度和長度分別由"W，，和"L，，代表。應(yīng)當(dāng)理 解縱向或橫向應(yīng)力分量中每個都可以被單獨裁剪以提高兩個器件(即 NFET和PFET)的小生能。圖2 (a)到2 (j)描述了形成根據(jù)本發(fā)明的n型器件的示例性 過程。如圖2 (a)所示，在硅襯底200上方沉積圖案化的光抗蝕劑層 205，并且舉例來說采用Ge、 As、 B、 In或Sb對硅襯底200的暴露部 分摻雜。舉例來說，Ge的摻雜濃度例如可以為大約lxlO"Ge/cii^至 大約lxl016Ge/cm2。摻雜區(qū)207在半導(dǎo)體襯底200中形成。然后，如圖2 (b)所示，去除圖案化的光抗蝕劑層205并且在 半導(dǎo)體襯底200的表面上沉積例如由氮化物制成的掩模210。掩模210 保護(hù)其下面的半導(dǎo)體襯底在反應(yīng)性離子蝕刻(RIE )期間不被蝕刻。 一般來說，掩模210暴露出半導(dǎo)體襯底要借助RIE形成淺溝槽的部分。如圖2 (c)所示，實施RIE以在半導(dǎo)體襯底200中形成凹槽/溝 槽215。作為RIE步驟的結(jié)果，形成摻雜的半導(dǎo)體區(qū)域的側(cè)壁部分217。 具體地說，所形成的凹槽/溝槽的位置至少部分覆蓋摻雜的半導(dǎo)體區(qū)域 的一部分，使得當(dāng)凹槽/溝槽215被形成時，暴露出摻雜的半導(dǎo)體襯底
區(qū)域。此外，如下所述，在應(yīng)變層被形成后，沉積氧化物材料以填充所述溝槽，使得半導(dǎo)體襯底200上彼此相鄰的器件彼此被電學(xué)隔離。在形成凹槽/溝槽215后，實施濕法蝕刻和/或干法蝕刻以選擇性 地去除摻雜的半導(dǎo)體207。 一般來說，溝槽的深度從半導(dǎo)體襯底的上 表面231 (圖2(f))將為大約1000埃至大約5000埃，并且晶體管 溝道區(qū)的厚度典型地為大約30埃至大約200埃。如圖2(d)所示，進(jìn)行蝕刻，直到在半導(dǎo)體襯底200的上部221 和半導(dǎo)體襯底200的下部223之間形成隧道狀間隙219。典型地，從 半導(dǎo)體村底200蝕刻出具有大約300埃至大約5000埃的深度的部分。 在n型晶體管的情況中，需要形成位于器件溝道基本上正和/或正下方 的應(yīng)變層。因此，對于n型晶體管而言，在器件溝道下方有至少一個 間隙。接下來，如圖2(e)所示，在半導(dǎo)體襯底200的上方沉積間隔材 料225。該間隔材料舉例來說可以是非保形(non-conformal)的膜(例 如碳化硅SiC、氧氮化物)或者膜疊層(例如氧化物膜和氮化物膜)。 該間隔材料225形成在上部221下方的半導(dǎo)體襯底部分以外的半導(dǎo)體 襯底200的暴露部分上。如圖2 (f)所示，在半導(dǎo)體襯底200的隧道狀間隙219中外延生 長應(yīng)變層227。如圖2 (f)所示，該應(yīng)變層227 —般被形成在半導(dǎo)體 襯底200的上部221和下部223之間，其中半導(dǎo)體襯底200的上部221 是原始半導(dǎo)體襯底(即未被去除/干擾和沉積)的部分。也就是說，應(yīng) 變層227 —般借助選擇性沉積來形成，使得應(yīng)變層227被形成在半導(dǎo) 體襯底200的暴露的表面上。此外，因為應(yīng)變層227被形成為隧道狀 間隙，所以上部221的上表面231是未被干擾的(即原始的)和基本 上平坦的。舉例來說，應(yīng)變層可以是硅鍺或碳化硅。應(yīng)當(dāng)理解應(yīng)變層可以由 任何公知的適當(dāng)材料制成。在應(yīng)變層227被形成后，使用濕化學(xué)方法去除間隔材料225。應(yīng) 當(dāng)理解可以使用任何公知的可用方法來去除間隔材料225。所得不含
間隔材料的器件表示在圖2 (g)中。如上所述，并且如圖2(h)所示，然后沉積氧化物材料233來 填充溝槽并且使器件與任何相鄰的器件電學(xué)隔離。在用氧化物材料填 充了溝槽后，使用任何公知的適當(dāng)方法去除掩模210。在去除了掩模 210后，實施化學(xué)機(jī)械拋光(CMP)以使半導(dǎo)體襯底200的上表面231 基本上為平面。接下來，再使用公知的方法制造半導(dǎo)體器件。舉例來說，如圖2 (i)所示，在半導(dǎo)體村底200的上表面231上生長柵氧化物層235。 一般生長大約IO埃至大約100埃的柵氧化物層235。在柵氧化物層235 上面， 一般使用化學(xué)氣相沉積(CVD)沉積大約500埃至大約1500 埃厚的多晶硅層236,以形成柵極237。使用圖案化的光抗蝕劑層(未 顯示)來限定柵極。然后，在剩下的多晶硅上面生長氧化物薄層(不 是氧化物)。使用后來被去除的圖案化的光抗蝕劑層(未顯示)來連 續(xù)地尖端(tip X和暈圏反摻雜注入(halo countering doping implants )) 注入n型和p型晶體管。對于n型晶體管，舉例來說可以使用非常淺 且低劑量的砷離子注入來形成p-尖端(而舉例來說硼注入可以用于暈 圏)。對于p型晶體管，(如下面就圖3 (a) -3 (d)所述)，舉例 來說可以使用非常淺且低劑量的BF2離子注入來形成n-尖端(而舉例 來說砷注入可以用于暈圏)。接下來，如圖2(j)所示，可以通過使用CVD沉積厚度大約100 埃至大約1000埃的氮化硅層(未顯示)、然后從柵極側(cè)壁以外的區(qū)域 蝕刻掉氮化物來形成間隔238。柵氧化物層235、柵極237和間隔238 的組合可以被稱作柵疊層。使用在下一工藝階段前被去除的圖案化的光抗蝕劑層(未顯示) 來連續(xù)地產(chǎn)生晶體管的源/漏區(qū)。對于n型晶體管，舉例來說使用淺并 且高劑量的砷離子來形成源/漏區(qū)240和241,而用相應(yīng)的光抗蝕劑層 覆蓋p型晶體管。如上所述，在根據(jù)本發(fā)明的方法中，源區(qū)和漏區(qū)240 和241被形成在半導(dǎo)體村底200的上部中(即未去除并且再形成)。 對于p型晶體管，(下面關(guān)于圖3 (a) -3 (d)所述)，舉例來說可
以使用淺并且高劑量的BF2離子來形成源/漏區(qū)30，而用相應(yīng)的光抗蝕 劑層覆蓋n型晶體管。然后，使用退火來活化注入物。為了暴露出晶 體管源區(qū)、柵區(qū)和漏區(qū)中的棵硅，再通過將所述結(jié)構(gòu)浸入HF中而剝 離該結(jié)構(gòu)上暴露的氧化物。再參考圖2 (j)，在基片表面上沉積厚度大約30埃至大約200 埃的金屬以形成硅化物242。該硅化物應(yīng)該從底層與任何沉積金屬(例 如Co、 Hf、 Mo、 Ni、 Pd2、 Pt、 Ta、 Ti、 W和Zr)的反應(yīng)來形成。 在沉積的金屬與硅接觸的區(qū)域(例如源、漏和柵區(qū))中，沉積的金屬 與硅反應(yīng)，形成硅化物。接下來，將該結(jié)構(gòu)加熱至大約300。C至大約 1000。C的溫度，以使沉積的硅化物材料與暴露的多晶硅或硅反應(yīng)。在 燒結(jié)期間，僅在金屬與硅或多晶硅直接接觸的區(qū)域中形成硅化物。在 其它區(qū)域(即沉積的金屬不與硅接觸的區(qū)域)中，沉積的金屬保持不 變。該過程使硅化物與暴露的硅對準(zhǔn)，并且被稱為"自對準(zhǔn)的硅化物，， 或salidde。然后，使用濕法蝕刻去除未反應(yīng)的金屬而保留所形成的硅 化物。在根據(jù)本發(fā)明的方法中，因為半導(dǎo)體襯底的源區(qū)和漏區(qū)被形成在 未干擾(即未蝕刻和再形成的)的半導(dǎo)體襯底部分上，所以表面更有 助于硅化鈷的形成。此外， 一般使用氧化物填充，接著用化學(xué)機(jī)械拋 光來平面化表面。根據(jù)設(shè)計規(guī)格按照需要繼續(xù)制造過程。圖3 (a)到3 (d)說明形成根據(jù)本發(fā)明的p型器件的示例性過 程。形成p型器件的過程與上面就圖2 (a) -2(j)所討論的形成n 型器件的過程相似，因此下面的討論將主要集中于兩個過程的差異。 下面沒有討論的形成p型器件的方法的細(xì)節(jié)可以在上面形成n型器件 的方法的說明中發(fā)現(xiàn)。如圖3(a)所示，沉積圖案化的光抗蝕劑層305。對于p型器件， 將位于半導(dǎo)體器件溝道下方的半導(dǎo)體村底300的部分307也用圖案化 的光抗蝕劑層305覆蓋。因此，對于p型器件，如圖3(b)所示，當(dāng) 選擇性蝕刻半導(dǎo)體襯底的摻雜區(qū)以形成間隙315時，半導(dǎo)體村底300 的一部分308保留。在形成了該結(jié)構(gòu)后，半導(dǎo)體襯底300的該部分308
位于半導(dǎo)體器件的溝道基本上正下方。接下來，如圖3 (c)所示，在半導(dǎo)體村底300殘留的上部301 和下部302之間生長應(yīng)變層327。然后，如圖3 (d)所示，沉積氧化 物材料以填充所述間隙/溝槽315。與形成n型器件的過程相似，在半 導(dǎo)體襯底的上表面上沉積柵氧化物335，并且形成柵極337、間隔338、 源/漏區(qū)340和341以及硅化物接觸342。圖4描述了根據(jù)本發(fā)明的晶體管的俯視圖。沿圖4的線A-A觀 察的橫截面是圖2 (i)中表示的結(jié)構(gòu)，并且沿圖4的線B-B觀察的橫 截面是圖2(j)中表示的結(jié)構(gòu)。如圖4所示，帶有間隔238的柵極242 位于半導(dǎo)體襯底200上方。氧化物填充233 (即淺溝槽隔離結(jié)構(gòu))隔 離半導(dǎo)體襯底200的源區(qū)和漏區(qū)240和241。圖5表示根據(jù)本發(fā)明的半導(dǎo)體襯底的橫截面。使用掃描電子顯微 鏡獲得圖5中所示的半導(dǎo)體襯底的表示。具體地說，圖5表示了已經(jīng) 選擇性地去除了摻雜硅，從而在半導(dǎo)體襯底中形成隧道狀間隙219后 的硅襯底。如圖5所示，半導(dǎo)體襯底上部的下表面和半導(dǎo)體襯底下部 的上表面定義了該半導(dǎo)體村底中的間隙的一部分。半導(dǎo)體襯底中的該 間隙可以包括沿半導(dǎo)體村底上表面的開口 。在根據(jù)本發(fā)明方法的另一個實施方案中，舉例來說用Ge代替對 半導(dǎo)體襯底選擇性地?fù)诫s，使得可以借助蝕刻去除半導(dǎo)體襯底的該選 擇部分，可以在該半導(dǎo)體村底上面生長層，例如SiGe層，接著舉例來 說生長硅外延層。然后，與上述的摻雜方法相似，可以暴露出該SiGe 的側(cè)壁、然后選擇性蝕刻以在半導(dǎo)體襯底中形成所述間隙。如上面參照圖1所述，在PFETs中，需要縱向壓應(yīng)力。所需壓 應(yīng)力/張應(yīng)力的典型范圍在幾百MPa至幾GPa的量級。舉例來說，一 般需要大約lOOMPa至大約2或3 GPa的應(yīng)力。本發(fā)明可以在PFET 和NFET器件的溝道中分別產(chǎn)生非常高的壓應(yīng)力和張應(yīng)力。通過對NFET的溝道提供張應(yīng)力并且對PFET的溝道提供壓應(yīng) 力，沿每個器件的溝道的電荷遷移率被提高。因此，如上所述，本發(fā) 明提供了用來通過或者在位于半導(dǎo)體器件的溝道基本上正下方或者位
于該半導(dǎo)體器件的源區(qū)和/或漏區(qū)的基本上正下方提供應(yīng)變層而沿所 述溝道的縱向提供壓應(yīng)力的方法。本發(fā)明還提供了用來通過調(diào)節(jié)形成 了應(yīng)變層的間隙的位置和/或深度而在晶體管溝道中使應(yīng)力水平最優(yōu) 化的方法。當(dāng)已經(jīng)就實施方案說明了本發(fā)明時，本領(lǐng)域技術(shù)人員將認(rèn)識到可 以在附加權(quán)利要求的精神和范圍內(nèi)的變化下實踐本發(fā)明。
權(quán)利要求
1.一種制造器件的方法，該器件包括n型器件和p型器件，所述方法包括對半導(dǎo)體襯底的一部分摻雜；通過去除所述半導(dǎo)體襯底的該摻雜部分的至少一部分在所述半導(dǎo)體襯底中形成間隙；以及在所述半導(dǎo)體襯底的間隙的至少一部分中生長應(yīng)變層。
2. 根據(jù)權(quán)利要求1的方法，其中所述應(yīng)變層生長在位于所述n型 器件的溝道基本上正下方的至少一部分上。
3. 根據(jù)權(quán)利要求1的方法，其中所述應(yīng)變層生長在位于所述p型 器件的源區(qū)或漏區(qū)至少之一的基本上正下方的至少一部分上。
4. 根據(jù)權(quán)利要求3的方法，其中所述應(yīng)變層未生長在所述p型器 件的溝道下方。
5. 根據(jù)權(quán)利要求1的方法，還包括在半導(dǎo)體襯底上沉積圖案化的 光抗蝕劑層，其中該沉積步驟包括沉積覆蓋所述半導(dǎo)體村底的一部分的光抗蝕劑層，該部分將位于 所述p型器件的溝道下方。
6. 根據(jù)權(quán)利要求5的方法，其中所述光抗蝕劑層暴露所述半導(dǎo)體 村底的一部分，該部分將位于所述n型器件的溝道下方。
7. 根據(jù)權(quán)利要求1的方法，其中所述間隙是在n型器件的溝道下 方形成的隧道。
8. 根據(jù)權(quán)利要求1的方法，還包括去除所沉積的圖案化光抗蝕劑層。
9. 根據(jù)權(quán)利要求8的方法，還包括在所述半導(dǎo)體襯底上沉積掩模。
10. 根據(jù)權(quán)利要求9的方法，還包括圖案化所沉積的掩模，使得 所述半導(dǎo)體襯底的一部分被覆蓋，以及所述半導(dǎo)體襯底的一部分被暴
11. 根據(jù)權(quán)利要求10的方法，其中所述形成間隙的步驟包括蝕刻 所述半導(dǎo)體襯底的所述暴露部分，以選擇性地暴露所述半導(dǎo)體村底的 摻雜區(qū)的至少一部分的側(cè)壁。
12. 根據(jù)權(quán)利要求11的方法，還包括在所述半導(dǎo)體村底上方沉積 間隔材料。
13. 根據(jù)權(quán)利要求12的方法，其中沉積所述間隔材料包括在所述 間隙的暴露部分上沉積所述間隔材料。
14. 根據(jù)權(quán)利要求13的方法，還包括采用氧化物材料填充所述間 隙的未暴露部分。
15. 根據(jù)權(quán)利要求1的方法，其中所述摻雜的步驟包括采用Ge對 所述半導(dǎo)體襯底摻雜。
16. 根據(jù)權(quán)利要求15的方法，其中所述Ge的摻雜濃度為大約 lxlO"Ge/cm2至大約lxl016Ge/cm2。
17. 根據(jù)權(quán)利要求1的方法，其中所述摻雜的步驟包括采用As、 B、 In和Sb的至少之一對所述半導(dǎo)體襯底摻雜。
18. 根據(jù)權(quán)利要求1的方法，其中所述生長應(yīng)變層的步驟包括在 所述半導(dǎo)體襯底的間隙的至少一部分中生長SiGe、 Si3N4、 Si02和 SiOJNfy至少之一。
19. 一種制造器件的方法，該器件包括n型器件和p型器件，所 述方法包括在半導(dǎo)體襯底上生長應(yīng)變層； 在該應(yīng)變層上方生長硅層；通過從該半導(dǎo)體襯底上方去除該硅層和該應(yīng)變層的至少一部分， 在該半導(dǎo)體襯底和該硅層之間形成間隙；以及 在該間隙中生長應(yīng)變層。
20. 根據(jù)權(quán)利要求19的方法，其中所述應(yīng)變層生長在位于所述n 型器件的溝道基本上正下方的至少一部分上。
21. 根據(jù)權(quán)利要求19的方法，其中所述應(yīng)變層生長在位于所述p 型器件的源區(qū)或漏區(qū)至少之一的基本上正下方的至少一部分上。
22. 根據(jù)權(quán)利要求19的方法，其中所述應(yīng)變層未生長在所述p型 器件的溝道下方。
23. 根據(jù)權(quán)利要求19的方法，其中所述生長應(yīng)變層的步驟包括在 所述半導(dǎo)體襯底上生長SiGe、 Si3N4、 Si02和SiOxNy至少之一。
24. —種半導(dǎo)體器件，包括具有至少一個間隙的半導(dǎo)體村底，該間隙在該半導(dǎo)體襯底的一部 分的下方延伸；在該半導(dǎo)體村底上的柵疊層；以及在該間隙的至少一部分中形成的應(yīng)變層，其中通過對該半導(dǎo)體襯 底的一部分摻雜、然后蝕刻該半導(dǎo)體襯底的該摻雜部分而形成該間隙。
25. 根據(jù)權(quán)利要求24的器件，其中所述間隙在形成所述柵疊層之 前被形成。
26. 根據(jù)權(quán)利要求24的器件，其中所述半導(dǎo)體器件采用Ge、 As、 B、 In和Sb至少之一摻雜。
27. —種半導(dǎo)體器件，包括具有至少一個間隙的半導(dǎo)體襯底，該間隙在該半導(dǎo)體襯底的一部 分下方延伸；在該半導(dǎo)體村底上的柵疊層；以及在該一個間隙的至少一部分中形成的應(yīng)變層，其中該應(yīng)變層僅被 形成在該半導(dǎo)體器件的源區(qū)和漏區(qū)至少之一的下方。
28. 根據(jù)權(quán)利要求27的器件，其中所述半導(dǎo)體器件是p型器件。
29. 根據(jù)權(quán)利要求27的器件，其中所述應(yīng)變層由硅鍺或碳化硅至 少之一制成。
30. 根據(jù)權(quán)利要求27的器件，其中所述應(yīng)變層在面對所述半導(dǎo)體 襯底下部表面的所述半導(dǎo)體襯底上部表面之間。
31. 根據(jù)權(quán)利要求27的器件，其中所述應(yīng)變層具有大約1000埃至 大約5000埃的厚度。
32. 根據(jù)權(quán)利要求31的器件，其中所述溝道的厚度為大約30埃至 大約200埃。
33. 根據(jù)權(quán)利要求27的器件，其中所述應(yīng)變層被形成在所述半導(dǎo) 體器件的源區(qū)和漏區(qū)二者的下方。
34. 根據(jù)權(quán)利要求27的器件，其中所述間隙具有沿所述半導(dǎo)體襯 底的上表面的第一寬度和在所述半導(dǎo)體襯底的上表面之下的第二寬 度，該第二寬度大于該第一寬度。
35. 根據(jù)權(quán)利要求27的器件，其中在所述器件的溝道內(nèi)存在著大 約100MPa至大約3GPa的壓應(yīng)力。
36. 根據(jù)權(quán)利要求27的器件，其中所述應(yīng)變層是SiGe、 Si3N4、 SK)2和SiOJVy至少之一。
全文摘要
一種制造器件的方法，所述器件包括n型和p型器件。在本發(fā)明的一方面中，該方法涉及對半導(dǎo)體襯底的一部分摻雜、以及通過去除半導(dǎo)體襯底的該摻雜部分的至少一部分而在半導(dǎo)體襯底中形成間隙。該方法還涉及在半導(dǎo)體襯底的至少一部分間隙中生長應(yīng)變層。對于n型器件，應(yīng)變層生長在位于n型器件溝道基本上正下方的至少一部分上。對于p型器件，應(yīng)變層生長在位于p型器件的源區(qū)或漏區(qū)基本上正下方但基本上不位于p型器件的溝道下方的至少一部分上。
文檔編號H01L21/336GK101164157SQ200480031952
公開日2008年4月16日 申請日期2004年11月5日 優(yōu)先權(quán)日2003年11月5日
發(fā)明者安·L.·斯蒂根, 郢 張, 海寧·S.·楊 申請人:國際商業(yè)機(jī)器公司