專利名稱：具有可伸縮二晶體管存儲單元的非易失性半導(dǎo)體存儲設(shè)備的制作方法
技術(shù)領(lǐng)域：
本公開涉及半導(dǎo)體存儲設(shè)備，更具體地，涉及一種具有可伸縮二晶體管存儲(STTM，scalable two transistor memory)單元的非易失性半導(dǎo)體存儲設(shè)備。
背景技術(shù)：
與其它存儲設(shè)備(如SRAM半導(dǎo)體設(shè)備)相比，DRAM半導(dǎo)體設(shè)備具有可以獲得較高集成密度的優(yōu)點。但是，由于存儲單元的泄漏電流、內(nèi)部噪聲、和由易出現(xiàn)的α粒子引起的軟錯誤，DRAM半導(dǎo)體設(shè)備不能按比例所需保持存儲電荷。因此，這些設(shè)備的存儲單元需要持續(xù)刷新來保持存儲的數(shù)據(jù)。這樣，即使在備用模式下功率消耗也很大。
另一方面，閃存設(shè)備或EEPROM設(shè)備的優(yōu)點在于，不需要刷新存儲單元來保持存儲在存儲單元中的數(shù)據(jù)。但是，閃存設(shè)備的一個主要缺點在于，因為要花費較長的時間來編程存儲單元，所以很難提高它的相對慢的存取時間。并且，需要高電壓來編程(寫)或擦閃存設(shè)備的存儲單元。擦/寫周期內(nèi)使用的高電場在預(yù)定數(shù)目(一般大約105)的擦/寫周期后，會將SiO2的隧道勢壘(tunneling barrier)降低為浮置柵極，結(jié)果限制了存儲設(shè)備的操作壽命。這樣，需要一種新穎的合并了DRAM和閃存的優(yōu)點的存儲單元。換句話說，需要一種具有相對于設(shè)備的單元密度允許可伸縮存儲電荷具有長期保持力、低電壓、高速度、和高可靠操作特性的存儲單元的半導(dǎo)體存儲設(shè)備。這樣一種存儲單元，可以被稱為可伸縮二晶體管存儲單元，已由Nazato等提出(參考IEDM 97，第179-182頁，和美國專利No.5,952,692)。Nazato等將他們的設(shè)備稱為平面定位電子設(shè)備存儲(PLEDM，planar localized electron device memory)單元。這種存儲單元具有非易失、高速、低能量消耗和高單元密度的特點。它還具有一個提供了避免軟錯誤的絕緣存儲節(jié)，和提供了大S/N比的增益特性。它是一個工作在室溫沒有高載波衰減效應(yīng)的量子隧道設(shè)備，并且可以用現(xiàn)有的硅加工技術(shù)來制造。使用STTM單元，下面的發(fā)明披露了一種改進的單元陣列結(jié)構(gòu)，使操作速度得到增加。

發(fā)明內(nèi)容
本發(fā)明的一個特性是提供一種高速操作的非易失性存儲設(shè)備。
本發(fā)明的另一個特性是提供一種具有改進單元陣列結(jié)構(gòu)的非易失設(shè)備。
本發(fā)明的再一個特性是提供一種能夠檢驗STTM單元中的感測節(jié)點(sense node)的電壓分布的非易失性存儲設(shè)備。
根據(jù)本發(fā)明的一個特性，一種非易失性存儲設(shè)備包括一條位線；第一和第二數(shù)據(jù)線；并聯(lián)于位線和第一數(shù)據(jù)線之間的可伸縮二晶體管存儲(STTM)單元的第一組；并聯(lián)于位線和第二數(shù)據(jù)線之間的可伸縮二晶體管存儲(STTM)單元的第二組。
在一個示例性實施例中，存儲設(shè)備還包括分別與第一組的STTM單元相連的第一組控制線，和分別與第二組的STTM單元相連的第二組控制線。在此情況下，第一和第二組控制線交替排列。
在一個示例性實施例中，存儲設(shè)備還包括用于響應(yīng)控制信號而從第一和第二數(shù)據(jù)線中選擇一個的選擇電路；和用于感測并放大位線和選擇的數(shù)據(jù)線之間的電壓差的感測放大電路。
在一個示例性實施例中，感測放大電路感測存儲在選擇的STTM單元中的數(shù)據(jù)，并在寫操作中把要寫的數(shù)據(jù)寫入選擇的STTM單元中。
在一個示例性實施例中，感測放大電路感測存儲在選擇的STTM單元中的數(shù)據(jù)，并在讀操作中把感測的數(shù)據(jù)輸出到外部。并且，感測的數(shù)據(jù)被輸出到外部，并同時被再存儲到選擇的STTM單元中的感測數(shù)據(jù)中。
在一個示例性實施例中，感測放大電路在感測存儲于選擇的STTM單元中的數(shù)據(jù)時向選擇的STTM單元提供一個偏置電流。
在一個示例性實施例中，每個STTM單元包括一個讀晶體管和一個寫晶體管。并且，感測放大電路包括用于在讀/寫操作中向選擇的STTM單元提供偏置電流的偏置電流提供部分。
在一個示例性實施例中，在感測放大電路中，STTM單元中的讀晶體管的體積區(qū)域(bulk region)是與感測放大電路中的偏置電流提供部分的體積區(qū)域電隔離的。通過控制施加于STTM單元的讀晶體管的體積區(qū)域的電壓，檢驗STTM單元的感測節(jié)點電壓的分布。
根據(jù)本發(fā)明的另一個特性，非易失性存儲設(shè)備包括多個數(shù)據(jù)線對；在每個數(shù)據(jù)線對間排列的多個位線；多個可伸縮二晶體管存儲(STTM)單元，被設(shè)置以共享每個數(shù)據(jù)線對間排列的位線；對應(yīng)于每個數(shù)據(jù)線對的多個數(shù)據(jù)線選擇器，每個數(shù)據(jù)線選擇器從對應(yīng)的數(shù)據(jù)線對中選擇一個數(shù)據(jù)線；和多個感測放大器，每個對應(yīng)于數(shù)據(jù)線選擇器，每個感測放大器對由一個相應(yīng)的數(shù)據(jù)線選擇器選擇的數(shù)據(jù)線和一個響應(yīng)的位線間的電壓差進行感測和放大。
在一個示例性實施例中，連接于每個數(shù)據(jù)線對的STTM單元被分成第一組和第二組。STTM單元的第一組分別連接于第一組的控制線。STTM單元的第二組分別連接于第二組的控制線。第一組和第二組的控制線交替排列。
在一個示例性實施例中，每個感測放大器感測存儲于選擇的STTM單元中的數(shù)據(jù)，然后在寫操作中把要寫的數(shù)據(jù)寫入選擇的STTM單元。每個感測放大器感測存儲于選擇的STTM單元中的數(shù)據(jù)，并將感測的數(shù)據(jù)輸出給外部。感測數(shù)據(jù)被輸出給外部，并同時在讀操作中被再存儲到選擇的STTM單元中。每個感測放大器在感測存儲于選擇的STTM單元中的數(shù)據(jù)時都向選擇的STTM單元提供一個偏置電流。
在一個示例性實施例中，每個STTM單元包括一個讀晶體管和一個寫晶體管。每個感測放大器包括一個在讀/寫操作中向選擇的STTM單元提供偏置電流的偏置電流提供部分。STTM單元中的讀晶體管的體積區(qū)域是與每個感測放大器的偏置電流提供部分的體積區(qū)域電隔離的。通過控制施加于STTM單元的讀晶體管的體積區(qū)域的電壓，檢驗STTM單元的感測節(jié)點電壓分布。


圖1是一個根據(jù)本發(fā)明的一個實施例的非易失性存儲設(shè)備的電路圖；圖2是一個圖示了根據(jù)本發(fā)明的非易失性存儲設(shè)備的寫操作的定時圖；圖3是一個圖示了根據(jù)本發(fā)明的非易失性存儲設(shè)備的讀操作的定時圖；圖4顯示了一個用于測量根據(jù)本發(fā)明的非易失性存儲設(shè)備中的感測節(jié)點的電壓分布的整體結(jié)構(gòu)。
具體實施例方式
圖1是一個根據(jù)本發(fā)明的一個實施例的非易失性存儲設(shè)備的電路圖。
參考圖1，非易失性存儲設(shè)備包括存儲單元陣列110。多個STTM單元(或非易失存儲單元)以矩陣形式在存儲單元陣列110中排列。每個STTM單元MC包括一個寫晶體管(或縱向晶體管)N1和一個讀晶體管(或感測晶體管)N2。存儲單元陣列110包括多個數(shù)據(jù)線、多個位線和多個控制線。如圖1所示，一個位線在兩列中被STTM單元共享。例如，位線BL0被連接于數(shù)據(jù)線DL0e和DL0o的STTM單元共享。位線BL1被連接于數(shù)據(jù)線DL1e和DL0o的STTM單元共享。連接于數(shù)據(jù)線DL0e和位線BL0的STTM單元被連接至控制線CL0。連接于數(shù)據(jù)線DL1e和位線BL1的STTM單元被連接至控制線CL1。類似地，連接于數(shù)據(jù)線DL1e和位線BL1的STTM單元被連接至控制線CL0。連接于數(shù)據(jù)線DL1o和位線BL1的STTM單元被連接至控制線CL1。
如上所述，每個STTM單元被連接至相應(yīng)的數(shù)據(jù)線。一個位線(如BL0)被安排在兩個相臨的數(shù)據(jù)線(如DL0e和DL0o)之間。換句話說，對應(yīng)的位線BL0被安排在每個數(shù)據(jù)線對(如DL0e和DL0o)之間。當執(zhí)行一個讀/寫操作時，僅選擇連接于每個共享位線的一對STTM單元中的一個。例如，當控制線CL0起作用時，選擇連接于DL0e和BL0線的STTM單元。當控制線CL1起作用時，選擇連接于DL0o和BL0線的STTM單元。在圖1中，僅顯示了四個數(shù)據(jù)線DL0e、DL0o、DL1e、DL1o和兩個位線BL0和BL1。但是，對于圖1中未顯示的，圖1中顯示的電路圖形的重復(fù)對本領(lǐng)域中的技術(shù)人員是顯而易見的。
參考圖1，根據(jù)本發(fā)明的非易失性存儲設(shè)備100包括數(shù)據(jù)線選擇器區(qū)、感測放大器區(qū)和列選通器區(qū)。在一個示例性實施例中，在圖1中顯示了兩個數(shù)據(jù)線選擇器區(qū)120a和120b、兩個感測放大器區(qū)130a和130b、以及兩個列選通器區(qū)140a和140b。
每個數(shù)據(jù)線選擇器區(qū)120a和120b被配置以選擇兩個對應(yīng)數(shù)據(jù)線中的一個。例如，數(shù)據(jù)線選擇器區(qū)120a響應(yīng)控制信號PIS0DLe和PIS0DLo選擇數(shù)據(jù)線DL0e和DL0o中的一個。數(shù)據(jù)線選擇器區(qū)120b同樣響應(yīng)控制信號PIS0DLe和PIS0DLo選擇數(shù)據(jù)線DL1e和DL1o中的一個。每個數(shù)據(jù)線選擇器區(qū)120a和120b都包括兩個NMOS晶體管M0和M1。NMOS晶體管M0被連接在數(shù)據(jù)線DL0e和一個鎖存節(jié)BLSA0之間，并由控制信號PIS0DLe控制。NMOS晶體管M1被連接在數(shù)據(jù)線DL0o和一個鎖存節(jié)BLSA0之間，并由控制信號PIS0DLo控制。數(shù)據(jù)線選擇器區(qū)120b的NMOS晶體管M0和M1被以與描述120a相同的方式連接，因此忽略它的描述。
每個感測放大器區(qū)130a和130b對選擇的位線和與之對應(yīng)的位線間的電壓差進行感測和放大。感測放大器區(qū)130a和130b包括NMOS晶體管M2、M3、M4、M5、M6、M9、M10和M12，以及PMOS晶體管M7、M8和M11，它們?nèi)鐖D1所示連接。感測放大器區(qū)130a和130b的元件用相同的參考數(shù)字表示。例如，在讀模式中，每個感測放大器區(qū)通過一條位線讀取存儲在選擇的STTM單元中的數(shù)據(jù)，并通過一條數(shù)據(jù)線將讀取的數(shù)據(jù)再存入到再選擇的STTM單元中。此時，讀取的數(shù)據(jù)可以通過一個相應(yīng)的列選通器區(qū)輸出給外部。在寫模式中，每個感測放大器區(qū)事先通過一條位線讀取存儲在選擇的STTM單元中的數(shù)據(jù)。此外，在要被寫入數(shù)據(jù)加載到位線上后，每個感測放大器區(qū)通過一條數(shù)據(jù)線，將要被寫入數(shù)據(jù)存儲到選擇的STTM單元中?，F(xiàn)在，將在下文中對其進行更為詳細的描述。
在一個示例性實施例中，NMOS晶體管M3和PMOS晶體管M11形成一個偏置電流提供部分，用于在讀/寫操作過程中為選擇的STTM單元的讀晶體管提供一個偏置電流。上述非易失性存儲設(shè)備具有一個陣列結(jié)構(gòu)和一個外圍電路，這很合適于眾所周知的讀/寫操作，以使它可以高速操作。
圖2是一個圖示了根據(jù)本發(fā)明的非易失性存儲設(shè)備的寫操作的定時圖。在解釋寫操作之前，這里我們假定，在數(shù)據(jù)“0”存儲在STTM單元的情況下，電荷(如孔)在STTM單元的感測節(jié)點(SNe/SNo)中充電，在數(shù)據(jù)“1”被存儲在STTM單元的情況下，電荷(如孔)不在STTM單元的感測節(jié)點(SNe/SNo)中充電。在此假設(shè)下，在下文中將對根據(jù)本發(fā)明的非易失性存儲設(shè)備的寫操作進行更加全面的描述。為了簡便的目的，使用分別與數(shù)據(jù)線DL0e和DL0o連接的STTM單元對來描述寫操作。同樣，顯而易見，與其余數(shù)據(jù)線相連的STTM單元的寫操作以類似方式執(zhí)行。
如果寫操作開始，如圖2中所示，控制信號PIS0DLe激活為處于高電壓Vpp的高電平，另一方面，不激活控制信號PIS0DLo以使之處于負電壓Vb的低電平。因此，通過NMOS晶體管M0，數(shù)據(jù)線DLOe被連接于感測放大區(qū)130a的鎖存節(jié)點BLSA0，以及數(shù)據(jù)線DL0o與感測放大區(qū)130a的鎖存節(jié)點BLSA0電絕緣。也就是，只有一個數(shù)據(jù)線連接于感測放大節(jié)點。由于向控制線PBIAS提供了一個低于電源電壓Vcc的電壓，偏置電流被通過PMOS晶體管M11提供給鎖存節(jié)點BLSA0B。提供給鎖存節(jié)點BLSA0B的偏置電流通過NMOS晶體管M3被提供給位線BL0。提供給位線BL0的偏置電流由NMOS晶體管M3根據(jù)控制線PCLAMP的電壓電平限制。此時，當電源電壓Vcc和地電壓Vss間的電壓被提供給控制線CL0時，通過選擇的STTM單元的讀晶體管N2，根據(jù)選擇的STTM的存儲數(shù)據(jù)選擇性地放電提供給位線BL0的電流。例如，在數(shù)據(jù)“1”被存儲在選擇的STTM單元中的情況下，提供給位線BL0的偏置電流并不通過選擇的STTM單元的讀晶體管N2放電。
由于數(shù)據(jù)“1”被存儲在選擇的STTM單元中，如圖2中所示，鎖存節(jié)點BLSA0B的電壓變得比預(yù)充電電壓VBL要高。因為電源電壓Vcc被提供給信號線PSAB，以及低于電源電壓Vcc的電壓被提供給信號線PSA，所以，鎖存節(jié)點BLSA0B的電壓被放大至電源電壓Vcc，并且鎖存節(jié)點BLSA0的電壓被放大至負電壓Vb。此時，通過激活控制信號CSL0，要寫入的數(shù)據(jù)通過列選通器區(qū)140a的NMOS晶體管M13被轉(zhuǎn)移到鎖存節(jié)點BLSA0B。
在要寫入的數(shù)據(jù)是“0”的情況下，如圖2所示，鎖存節(jié)點BLSA0B和BLSA0的值變得相反。換句話說，鎖存節(jié)點BLSA0B的電壓被改變至負電壓Vb，而鎖存節(jié)點BLSA0的電壓被從負電壓Vb改變至電源電壓Vcc。結(jié)果，如果要寫入的數(shù)據(jù)為“0”，電源電壓Vcc被提供給數(shù)據(jù)線DL0e。此時，控制線CL0的電壓增加至高電壓Vpp，選擇的STTM單元的寫晶體管N1被導(dǎo)通。因此，在選擇的STTM單元的感測節(jié)點SNe上充電電荷。也就是，通過執(zhí)行上述操作，數(shù)據(jù)“0”被寫入。
在數(shù)據(jù)“0”被寫入選擇的STTM單元后，控制線PIS0DLe、PSAB和PSA成為處于電源電壓Vcc的高電平。此時，如圖2中所示，控制信號PREBL、PEQ和PREDL被激活至處于電源電壓Vcc的高電平，因此位線BL0被預(yù)充電至地電壓Vss，數(shù)據(jù)線DL0e和DL0o各自被預(yù)充電至VBL電壓。
下面將描述用于在連接至信號線BL0、DL0o和CL1的STTM中存儲數(shù)據(jù)“1”的操作。如圖2中所示，控制信號PIS0DLo被激活至處于高電壓Vpp的高電平，另一方面，不激活控制信號PIS0DLe以使之處于負電壓Vb的低電平。因此，數(shù)據(jù)線DL0o通過NMOS晶體管M1被連接于感測放大區(qū)130a的鎖存節(jié)點BLSA0，數(shù)據(jù)線DL0e與感測放大區(qū)130a的鎖存節(jié)點BLSA0電絕緣。因為低于電源電壓Vcc的電壓被提供給控制信號PBIAS，所以一個偏置電流通過PMOS晶體管M11被提供給鎖存節(jié)點BLSA0B。提供給鎖存節(jié)點BLSA0B的偏置電壓被通過NMOS晶體管M3提供給位線BL0。提供給位線BL0的偏置電流由NMOS晶體管M3根據(jù)控制線PCLAMP的電壓電平而被限制。此時，當電源電壓Vcc和地電壓Vss間的電壓被施加于控制線CL1時，提供給位線BL0的電流將根據(jù)選擇的STTM單元的存儲數(shù)據(jù)，通過選擇的STTM單元的讀晶體管放電。例如，在數(shù)據(jù)“0”存儲在選擇的STTM單元中的情況下，通過選擇的STTM單元的讀晶體管對提供給位線BL0的電流進行放電。
由于數(shù)據(jù)“0”被存儲在選擇的STTM單元中，鎖存節(jié)點BLSA0B的電壓與預(yù)充電電壓VBL相比要低。由于電源電壓Vcc被提供給信號線PSAB，以及低于電源電壓Vcc的電壓被提供給信號線PSA，因此鎖存節(jié)點BLSA0B的電壓被放大至負電壓Vb，鎖存節(jié)點BLSA0的電壓被放大至電源電壓Vcc。此時，通過激活控制信號CSL0，由列選通器區(qū)140a的NMOS晶體管M13轉(zhuǎn)移要寫入鎖存節(jié)點BLSA0B中的數(shù)據(jù)。
如果要寫入的數(shù)據(jù)是“1”，如圖2中所示，鎖存節(jié)點BLSA0B和BLSA0的值變得相反。換句話說，鎖存節(jié)點BLSA0的電壓被從負電壓Vb改變至電源電壓Vcc，鎖存節(jié)點BLSA0的電壓被從電源電壓Vcc改變至負電壓Vb。結(jié)果，如果要寫入的數(shù)據(jù)為“1”，負電壓Vb被提供給數(shù)據(jù)線DL0o。此時，控制線CL1的電壓增加至高電壓Vpp，使得選擇的STTM單元的寫晶體管N1導(dǎo)通。因此，電荷在選擇的STTM單元的感測節(jié)點SNo上未充電。也就是，通過執(zhí)行上述操作，數(shù)據(jù)“1”被寫入選擇的STTM單元中。
在數(shù)據(jù)“1”被寫入選擇的STTM單元后，控制線PIS0DLe、PIS0DLo、PSAB和PSA成為處于電源電壓Vcc的高電平。此時，如圖2中所示，控制信號PREBL、PEQ和PREDL被激活至處于電源電壓Vcc的高電平，因此位線被預(yù)充電至地電壓Vss，數(shù)據(jù)線DL0e和DL0o各自被預(yù)充電至VBL電壓。
圖3是一個圖示了根據(jù)本發(fā)明的非易失性存儲設(shè)備的讀操作的定時圖。在解釋讀操作之前，這里我們假定，在數(shù)據(jù)“0”存儲在STTM單元的情況下，電荷在STTM單元的感測節(jié)點(SNe/SNo)中充電，在數(shù)據(jù)“1”被存儲在STTM單元的情況下，電荷不在STTM單元的感測節(jié)點(SNe/SNo)中充電。在此假設(shè)下，在下文中將對根據(jù)本發(fā)明的非易失性存儲設(shè)備的讀操作進行更加全面的描述。為了簡便的目的，使用分別與數(shù)據(jù)線DL0e和DL0o連接的STTM單元對來描述讀操作。同樣，顯而易見，與其余數(shù)據(jù)線相連的STTM單元的讀操作以類似方式執(zhí)行。
如果讀操作開始，如圖3中所示，控制信號PIS0DLe激活為處于高電壓Vpp的高電平，另一方面，不激活控制信號PIS0DLo使之處于負電壓Vb的低電平。因此，通過NMOS晶體管M0，數(shù)據(jù)線DL0e被連接于感測放大區(qū)130a的鎖存節(jié)點BLSA0，以及數(shù)據(jù)線DL0o與感測放大區(qū)130a的鎖存節(jié)點BLSA0電絕緣。也就是，只有一個數(shù)據(jù)線連接于感測放大節(jié)點。由于向控制線PBIAS提供了一個低于電源電壓Vcc的電壓，偏置電流通過PMOS晶體管M11被提供給鎖存節(jié)點BLSA0B。通過NMOS晶體管M3將提供給鎖存節(jié)點BLSA0B的偏置電流提供給位線BL0。如前所述，提供給位線BL0的偏置電流由NMOS晶體管M3限制。此時，當電源電壓Vcc和地電壓Vss間的電壓被提供給控制線CL0時，根據(jù)選擇的STTM的存儲數(shù)據(jù)，通過選擇的STTM單元的讀晶體管N2選擇性地放電提供給位線BL0的電流。例如，在數(shù)據(jù)“1”被存儲在選擇的STTM單元中的情況下，提供給位線BL0的電流并不通過選擇的STTM單元的讀晶體管N2放電。
由于數(shù)據(jù)“1”被存儲在選擇的STTM單元中，如圖3中所示，鎖存節(jié)點BLSA0B的電壓變得比預(yù)充電電壓VBL要高。因為電源電壓Vcc被提供給信號線PSAB，以及低于電源電壓Vcc的電壓被提供給信號線PSA，所以，鎖存節(jié)點BLSA0B的電壓被放大至電源電壓Vcc，并且鎖存節(jié)點BLSA0的電壓被放大至負電壓Vb。通過激活控制信號CSL0，鎖存節(jié)點BLSA0B的電壓將被作為讀取的數(shù)據(jù)，通過列選通器區(qū)140a的NMOS晶體管M13輸出給外部。此時，讀取的數(shù)據(jù)被再存儲至選擇的STTM單元中。為此，如圖3中所示，控制線CL0的電壓增加至高電壓Vpp，選擇的STTM單元的寫晶體管N1導(dǎo)通。因為負電壓Vb被提供給數(shù)據(jù)線DL0e，電荷未在選擇的STTM單元的感測節(jié)點SNe中充電。通過這些操作，數(shù)據(jù)“1”被讀出，同時執(zhí)行了一個再存儲操作。
在從選擇的STTM單元中讀出數(shù)據(jù)“1”后，控制線PIS0DLe、PSAB和PSA成為處于電源電壓Vcc的高電平。此時，如圖2中所示，控制信號PREBL、PEQ和PREDL也被激活至處于電源電壓Vcc的高電平，因此位線BL0被預(yù)充電至地電壓Vss，數(shù)據(jù)線DL0e和DL0o各自被預(yù)充電至VBL電壓。
下面將描述用于在連接至信號線BL0、DL0o和CL1的STTM中讀取數(shù)據(jù)“0”的操作。如圖3中所示，控制信號PIS0DLo被激活至處于高電壓Vpp的高電平，另一方面，不激活控制信號PIS0DLe使之處于負電壓Vb的低電平。因此，數(shù)據(jù)線DL0o被通過NMOS晶體管M1連接于感測放大區(qū)130a的鎖存節(jié)點BLSA0，數(shù)據(jù)線DL0e與感測放大區(qū)130a的鎖存節(jié)點BLSA0電絕緣。因為低于電源電壓Vcc的電壓被提供給控制信號PBIAS，所以一個偏置電流通過PMOS晶體管M11被提供給鎖存節(jié)點BLSA0B。提供給鎖存節(jié)點BLSA0B的偏置電流通過NMOS晶體管M3被提供給位線BL0。此時，當電源電壓Vcc和地電壓Vss間的電壓被施加于控制線CL1時，將根據(jù)選擇的STTM單元的存儲數(shù)據(jù)，通過選擇的STTM單元的讀晶體管N2選擇性地放電提供給位線BL0的電流。例如，在數(shù)據(jù)“0”存儲在選擇的STTM單元中的情況下，通過選擇的STTM單元的讀晶體管放電提供給位線BL0的電流。
由于數(shù)據(jù)“0”被存儲在選擇的STTM單元中，鎖存節(jié)點BLSA0B的電壓與預(yù)充電電壓VBL相比要低。由于電源電壓Vcc被提供給信號線PSAB，以及低于電源電壓Vcc的電壓被提供給信號線PSA，因此鎖存節(jié)點BLSA0B的電壓被放大至電源電壓Vcc，鎖存節(jié)點BLSA0的電壓被放大至負電壓Vb。通過激活控制信號CSL0，鎖存節(jié)點BLSA0B的電壓將被作為讀取的數(shù)據(jù)，通過列選通器區(qū)140a的NMOS晶體管M13輸出給外部。此時，讀取的數(shù)據(jù)被再存儲至選擇的STTM單元中。為此，如圖3中所示，控制線CL0的電壓增加至高電壓Vpp。由于控制線CL0的電壓增加至高電壓Vpp，選擇的STTM單元的寫晶體管N1導(dǎo)通。因為電源電壓Vcc被提供給數(shù)據(jù)線DL0e，電荷在選擇的STTM單元的感測節(jié)點SNe中充電。通過前面的操作，數(shù)據(jù)“0”被讀出，同時執(zhí)行了一個再存儲操作。
在從選擇的STTM單元中讀出數(shù)據(jù)“0”后，控制線PIS0DLe、PIS0DLo、PSAB和PSA成為處于電源電壓Vcc的高電平。此時，如圖3中所示，控制信號PREBL、PEQ和PREDL被激活至處于電源電壓Vcc的高電平，因此位線BL0被預(yù)充電至地電壓Vss，數(shù)據(jù)線DL0e和DL0o各自被預(yù)充電至VBL電壓。
圖4顯示了一個用于測量根據(jù)本發(fā)明的非易失性存儲設(shè)備中的感測節(jié)點的電壓分布的整體結(jié)構(gòu)。
如圖4所示，STTM單元MC的讀晶體管的體電壓Vbb1與NMOS晶體管M3的體電壓Vbb2不同。換句話說，STTM單元所排列的存儲單元陣列的體積區(qū)域與其中形成有NMOS晶體管M3的感測放大區(qū)的體積區(qū)域是分離的。其原因是為了檢驗STTM單元MC的感測節(jié)點SN的電壓分布。通過控制讀晶體管N2的體-源電壓Vbs，也就是通過改變讀晶體管N2的體電壓Vbb1，就可以檢驗STTM單元MC的電壓分布。此時，由PMOS晶體管M11提供的偏置電流保持恒定。另一個用于檢驗STTM單元MC的感測節(jié)點SN的電壓分布的方法是通過包括PMOS晶體管M14及NMOS晶體管M15和M16的控制電路170控制偏置電流。例如，可以通過固定體電壓Vbb1為0V并改變偏置電壓VBIAS，檢驗存儲了數(shù)據(jù)“0”的STTM單元的感測節(jié)點的電壓分布。另外，可以通過固定體電壓Vbb1為低于0V的電壓并改變偏置電壓VBIAS，檢驗存儲了數(shù)據(jù)“1”的STTM單元的感測節(jié)點的電壓分布。
如前所述，可以通過改進陣列結(jié)構(gòu)來執(zhí)行讀/寫操作，使得可以實現(xiàn)高速運行的非易失性存儲設(shè)備。另外，可以通過從感測放大區(qū)的體積中分離讀晶體管的體積，并控制體電壓，或通過控制提供給讀晶體管的偏置電流，檢驗STTM單元的感測節(jié)點的電荷分布。
盡管本發(fā)明是在它的實施例中被披露的，這里所披露和說明的具體實施例不能被在限制意義上考慮。事實上，對本領(lǐng)域中的技術(shù)人員來說考慮到這里的描述，應(yīng)該很容易理解本發(fā)明可以以多種方式修改。發(fā)明人認為本發(fā)明的主旨包括這里披露的各種元件、特性、功能和/或?qū)傩缘乃泻喜⒑妥雍喜ⅰ?br> 下面的權(quán)利要求定義了特定組合和子組合，它們被看作是新穎的和非顯而易見的。對特性、功能、元件和/或?qū)傩缘钠渌M合和子組合的額外權(quán)利要求可能出現(xiàn)在此文件中或相關(guān)文件中。
權(quán)利要求
1.一種非易失性存儲設(shè)備，包括一條位線；第一和第二數(shù)據(jù)線；并聯(lián)于位線和第一數(shù)據(jù)線之間的可伸縮二晶體管存儲單元的第一組；并聯(lián)于位線和第二數(shù)據(jù)線之間的可伸縮二晶體管存儲單元的第二組。
2.如權(quán)利要求1所述的非易失性存儲設(shè)備，其中一個第一組控制線分別與第一組的可伸縮二晶體管存儲單元相連，一個第二組控制線分別與第二組的可伸縮二晶體管存儲單元相連，其中第一和第二組控制線交替排列。
3.如權(quán)利要求1所述的非易失性存儲設(shè)備，還包括用于響應(yīng)控制信號而從第一和第二數(shù)據(jù)線中選擇一個的選擇電路；用于感測并放大位線和選擇的數(shù)據(jù)線之間的電壓差的感測放大電路。
4.如權(quán)利要求3所述的非易失性存儲設(shè)備，其中感測放大電路感測存儲于選擇的可伸縮二晶體管存儲單元中的數(shù)據(jù)，并在寫操作中把要寫的數(shù)據(jù)寫入選擇的可伸縮二晶體管存儲單元中。
5.如權(quán)利要求3所述的非易失性存儲設(shè)備，其中感測放大電路感測存儲于選擇的可伸縮二晶體管存儲單元中的數(shù)據(jù)，并在讀操作中把感測的數(shù)據(jù)輸出到非易失性存儲設(shè)備外部，并且其中感測的數(shù)據(jù)被輸出到非易失性存儲設(shè)備外部，同時被再存儲到選擇的可伸縮二晶體管存儲單元中。
6.如權(quán)利要求4所述的非易失性存儲設(shè)備，其中感測放大電路在感測存儲于選擇的可伸縮二晶體管存儲單元中的數(shù)據(jù)時向選擇的可伸縮二晶體管存儲單元提供一個偏置電流。
7.如權(quán)利要求3所述的非易失性存儲設(shè)備，其中多個可伸縮二晶體管存儲單元的每個包括一個讀晶體管和一個寫晶體管，并且其中感測放大電路包括偏置電流提供部分，用于在讀/寫操作中向選擇的可伸縮二晶體管存儲單元提供偏置電流。
8.如權(quán)利要求7所述的非易失性存儲設(shè)備，其中多個可伸縮二晶體管存儲單元中的讀晶體管的體積區(qū)域是與感測放大電路中的偏置電流提供部分的體積區(qū)域電隔離的。
9.如權(quán)利要求8所述的非易失性存儲設(shè)備，其中通過控制施加到多個可伸縮二晶體管存儲單元的讀晶體管的體積區(qū)域上的電壓，檢驗多個可伸縮二晶體管存儲單元的感測節(jié)點電壓分布。
10.一種非易失性存儲設(shè)備，包括多個數(shù)據(jù)線對；在每個數(shù)據(jù)線對間排列的多個位線；多個可伸縮二晶體管存儲(伸縮二晶體管存儲)單元，被設(shè)置以共享每個數(shù)據(jù)線對間排列的位線；對應(yīng)于每個數(shù)據(jù)線對的多個數(shù)據(jù)線選擇器，每個數(shù)據(jù)線選擇器從對應(yīng)的數(shù)據(jù)線對中選擇一個數(shù)據(jù)線；多個感測放大器，每個感測放大器對應(yīng)于數(shù)據(jù)線選擇器，每個感測放大器對選擇的數(shù)據(jù)線和相應(yīng)的位線間的電壓差進行感測和放大。
11.如權(quán)利要求10所述的非易失性存儲設(shè)備，其中連接于每個數(shù)據(jù)線對的可伸縮二晶體管存儲單元被分成第一組和第二組，并且其中第一組可伸縮二晶體管存儲單元分別連接于第一組的控制線，并且其中第二組可伸縮二晶體管存儲單元分別連接于第二組的控制線，并且其中第一組和第二組的控制線交替排列。
12.如權(quán)利要求10所述的非易失性存儲設(shè)備，其中每個感測放大器感測存儲在選擇的可伸縮二晶體管存儲單元中的數(shù)據(jù)，然后在寫操作中把要寫的數(shù)據(jù)寫入選擇的可伸縮二晶體管存儲單元。
13.如權(quán)利要求10所述的非易失性存儲設(shè)備，其中每個感測放大器感測存儲在選擇的可伸縮二晶體管存儲單元中的數(shù)據(jù)，并將感測的數(shù)據(jù)輸出到非易失性存儲設(shè)備外部，并且其中感測數(shù)據(jù)被輸出到非易失性存儲設(shè)備外部，同時在讀操作中被再存儲到選擇的可伸縮二晶體管存儲單元中。
14.如權(quán)利要求12所述的非易失性存儲設(shè)備，其中每個感測放大器在感測存儲于選擇的可伸縮二晶體管存儲單元中的數(shù)據(jù)時，都向選擇的可伸縮二晶體管存儲單元提供一個偏置電流。
15.如權(quán)利要求10所述的非易失性存儲設(shè)備，其中每個可伸縮二晶體管存儲單元包括一個讀晶體管和一個寫晶體管，并且其中每個感測放大器包括偏置電流提供部分，用于在讀/寫操作中向選擇的可伸縮二晶體管存儲單元提供偏置電流。
16.如權(quán)利要求15所述的非易失性存儲設(shè)備，其中可伸縮二晶體管存儲單元中的讀晶體管的體積區(qū)域是與每個感測放大器的偏置電流提供部分的體積區(qū)域電隔離的。
17.如權(quán)利要求16所述的非易失性存儲設(shè)備，其中通過控制施加于可伸縮二晶體管存儲單元的讀晶體管的體積區(qū)域的電壓，檢驗可伸縮二晶體管存儲單元的感測節(jié)點電壓分布。
全文摘要
一種非易失性存儲設(shè)備，包括一條位線、一對數(shù)據(jù)線和多個可伸縮二晶體管存儲(STTM)單元。該存儲單元在一對數(shù)據(jù)線間排列，以便共享位線。該存儲單元還包括一個數(shù)據(jù)線選擇電路和一個感測放大電路。數(shù)據(jù)線選擇電路選擇一對數(shù)據(jù)線中的一個，感測放大電路對位線和選擇的數(shù)據(jù)線間的電壓差進行感測和放大。增加了操作速度，同時改進了設(shè)備單元陣列結(jié)構(gòu)。
文檔編號H01L27/115GK1637950SQ20051000410
公開日2005年7月13日 申請日期2005年1月6日 優(yōu)先權(quán)日2004年1月6日
發(fā)明者趙佑榮, 崔炳吉 申請人:三星電子株式會社