專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，更具體地，涉及具有指明改版歷史的芯片信息的半導(dǎo)體器件。
背景技術(shù)：
一般來說，為了改正邏輯或者提高半導(dǎo)體芯片的質(zhì)量，在半導(dǎo)體芯片的開發(fā)和制造過程中，會(huì)進(jìn)行數(shù)次的布局和邏輯的改版。關(guān)于改版歷史的信息被半導(dǎo)體芯片的制造商保存，并且指明版本號(hào)的芯片信息被存儲(chǔ)在該半導(dǎo)體芯片中。通過從半導(dǎo)體芯片讀取芯片信息，并且針對(duì)改版歷史而檢查芯片信息，用戶和制造商可以得知半導(dǎo)體芯片的改版歷史。
通常，芯片信息被存儲(chǔ)在芯片中的諸如只讀存儲(chǔ)器(ROM)之類的存儲(chǔ)器中。因此，當(dāng)需要芯片信息時(shí)，該芯片信息被從存儲(chǔ)器讀取。利用形成存儲(chǔ)器的多層布線結(jié)構(gòu)中的一個(gè)特定布線層(例如，第一布線層)的一部分，形成由“0”或“1”形成的若干位的數(shù)據(jù)。換句話說，例如，用于用來存儲(chǔ)芯片信息的若干位的布線被布置在第一布線層，使得該布線輸出被預(yù)定的作為芯片信息的“0”或者“1”的數(shù)據(jù)。
基于掩模圖案，確定用于用來存儲(chǔ)芯片信息的布線的布線圖案，該掩模圖案用于在制造半導(dǎo)體芯片的過程中，在半導(dǎo)體表面上的第一布線層中形成布線。因此，當(dāng)進(jìn)行改版時(shí)，必須改變掩模圖案，因?yàn)橐粭l新的芯片信息要被存儲(chǔ)在存儲(chǔ)器中。
例如在日本專利申請(qǐng)?jiān)缙诠_No.H8-181068中，公開了一種裝置，其中只通過改變單個(gè)層中的布線，就可以讓裝置的輸出值可在“0”和“1”之間改變。該裝置包括兩個(gè)輸入端和兩個(gè)輸出端?！?”被輸入到所述輸入端中的一個(gè)，“1”被輸入到輸出端中的另一個(gè)，“0”從所述輸出端中的一個(gè)輸出，“1”從所述輸出端中的另一個(gè)輸出。在該裝置中，對(duì)應(yīng)于1-N層，形成N個(gè)可編程元件，其中這些可編程元件通過改變內(nèi)部布線來反轉(zhuǎn)兩個(gè)輸出單元的輸出，并且這些可編程元件串聯(lián)連接。
在上述傳統(tǒng)技術(shù)中，可以進(jìn)行改變布線圖案的改版，以改版邏輯并且提高質(zhì)量，并且如果其布線圖案將要被改版的布線是在同一布線層(例如，在第一布線布線層)的話，可以同時(shí)進(jìn)行用于升級(jí)芯片信息的改變布線圖案的改版。換句話說，在此情況下，僅僅需要改變掩模圖案以形成第一布線層的布線。
但是，對(duì)于其中用于存儲(chǔ)芯片信息的布線被固定到例如第一布線層的布線層，當(dāng)其布線圖案將被改版以改版邏輯以及提高質(zhì)量的布線層不是第一布線層時(shí)，必須改變這兩層布線層的掩模圖案。因此，在版本改版增加一次時(shí)，許多掩模圖案將被改變，導(dǎo)致制造成本的增加?！把谀！卑ó?dāng)在晶片的整個(gè)表面上移位要被投影的位置的同時(shí)通過被稱為“步進(jìn)機(jī)(stepper)”的光刻機(jī)重復(fù)投影時(shí)所使用的“中間掩模(reticle)”。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是至少解決傳統(tǒng)技術(shù)中的上述問題。
根據(jù)本發(fā)明一個(gè)方面的半導(dǎo)體器件包括被布置在多個(gè)布線層的每一個(gè)中的布線單元；由被布置在布線層中的一個(gè)中的布線單元形成的起始端；和將不同布線層中的布線單元電連接的連接單元。起始端被連接到第一電勢(shì)電平。通過改變掩模圖案，是否形成連接單元是可選擇的。通過改變掩模圖案，是否形成布線單元是可選擇的。布線單元可連接到第一電勢(shì)電平和第二電勢(shì)電平的任一個(gè)上，并形成傳導(dǎo)路徑，其中所述傳導(dǎo)路徑經(jīng)由連接單元從起始端和任意布線單元中的任一個(gè)連續(xù)地連接到輸出端。所述傳導(dǎo)路徑由第一路徑和第二路徑的組合形成，其中第一路徑從起始端朝向輸出端，從較下方的布線層向較上方的布線層延伸，第二路徑從起始端朝向輸出端，從較上方的布線層向較下方的布線層延伸。輸出端為第一電勢(shì)電平和第二電勢(shì)電平中的一個(gè)。
根據(jù)本發(fā)明的另一個(gè)方面的半導(dǎo)體器件包括多個(gè)芯片代碼生成單元，所述多個(gè)芯片代碼生成單元響應(yīng)于來自外部單元的讀請(qǐng)求，輸出第一電勢(shì)電平和第二電勢(shì)電平中的任一個(gè)。芯片代碼生成單元中的每一個(gè)包括被布置在多個(gè)布線層的每一個(gè)中的布線單元；由被布置在布線層中的一個(gè)中的布線單元形成的起始端；和將不同布線層中的布線單元電連接的連接單元。起始端被連接到第一電勢(shì)電平。通過改變掩模圖案，是否形成連接單元是可選擇的。通過改變掩模圖案，是否形成布線單元是可選擇的。布線單元可連接到第一電勢(shì)電平和第二電勢(shì)電平的任一個(gè)上，并形成傳導(dǎo)路徑，其中所述傳導(dǎo)路徑經(jīng)由連接單元從起始端和任意布線單元中的任一個(gè)連續(xù)地連接到輸出端。所述傳導(dǎo)路徑由第一路徑和第二路徑的組合形成，其中第一路徑從起始端朝向輸出端，從較下方的布線層向較上方的布線層延伸，第二路徑從起始端朝向輸出端，從較上方的布線層向較下方的布線層延伸。輸出端為第一電勢(shì)電平和第二電勢(shì)電平中的一個(gè)。
當(dāng)結(jié)合附圖閱讀時(shí)，從本發(fā)明的下面的具體說明中，本發(fā)明的其他目的、特征和優(yōu)點(diǎn)將被具體闡明，或者將變得清楚。


圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體芯片的框圖；圖2是根據(jù)該實(shí)施例的芯片信息生成電路的框圖；圖3是根據(jù)該實(shí)施例的芯片代碼生成單元的橫截面；圖4是芯片信息生成電路(1)的平面圖；圖5是芯片信息生成電路(2)的平面圖；圖6是芯片信息生成電路(3)的平面圖；圖7是芯片信息生成電路(4)的平面圖；圖8是芯片信息生成電路(5)的平面圖；圖9是芯片信息生成電路(6)的平面圖；圖10是芯片信息生成電路(7)的平面圖；圖11是芯片信息生成電路(8)的平面圖；圖12是芯片信息生成電路(9)的平面圖；圖13是芯片信息生成電路(10)的平面圖；圖14是芯片信息生成電路(1)的橫截面；
圖15是芯片信息生成電路(2)的橫截面；圖16是芯片信息生成電路(3)的橫截面；圖17是芯片信息生成電路(4)的橫截面；圖18是芯片信息生成電路(5)的橫截面；圖19是芯片信息生成電路(6)的橫截面；以及圖20是芯片信息生成電路(7)的橫截面。
具體實(shí)施例方式
參考附圖，將詳細(xì)解釋根據(jù)本發(fā)明的半導(dǎo)體器件的示例性實(shí)施例。注意，在下面的解釋中，三個(gè)布線層被用于生成多層布線結(jié)構(gòu)中的芯片信息。這些布線層被稱為第一布線層、第三布線層和第二布線層，其中，第一布線層被布置在從最下層開始的第一層中，第三布線層被布置在從最下層開始的第二層中，第二布線層被布置在從最下層開始的第三層中。
圖1是根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體芯片的框圖。如圖1所示，半導(dǎo)體芯片包括芯片信息生成電路1、中央處理單元(CPU)2和諸如只讀存儲(chǔ)器(ROM)之類的存儲(chǔ)器3，它們通過地址/數(shù)據(jù)總線4、5和6連接。而且，芯片信息生成電路1和CUP 2通過讀信號(hào)線8直接相互連接。當(dāng)CUP2將讀信號(hào)輸出到芯片信息生成電路1以訪問芯片信息的地址時(shí)，芯片信息生成電路1將芯片信息輸出到CUP 2。這樣，獲得了芯片信息。
圖2是芯片信息生成電路1的框圖。如圖2所示，芯片信息生成電路1包括八個(gè)芯片代碼生成單元11a、11b、11c、11d、11e、11f、11g和11h，其中由“0”或者“1”形成的必要量的位被輸入到所述八個(gè)芯片代碼生成單元作為芯片信息。芯片代碼生成單元的數(shù)量不限于某個(gè)具體的數(shù)量，但是在此示例中，準(zhǔn)備了八個(gè)單元的芯片代碼生成單元。例如，各個(gè)緩沖器12a、12b、12c、12d、12e、12f、12g和12h分別被連接到芯片代碼生成單元11a、11b、11c、11d、11e、11f、11g和11h中的一個(gè)的輸出端。各個(gè)緩沖器12a、12b、12c、12d、12e、12f、12g和12h基于從CPU2發(fā)送的讀信號(hào)，輸出各個(gè)芯片代碼生成單元11a、11b、11c、11d、11e、11f、11g和11h的輸出值(“0”或者“1”)。例如，在八位的芯片信息中，第一位、第二位和第三位可以被用作指明布局版本號(hào)的區(qū)域，而第四位、第五位和第六位可以被用作指明邏輯版本號(hào)的區(qū)域。
在假設(shè)所有芯片代碼生成單元11a、11b、11c、11d、11e、11f、11g和11h具有相同布線結(jié)構(gòu)的情況下，解釋芯片代碼生成單元11a、11b、11c、11d、11e、11f、11g和11h的布線結(jié)構(gòu)。圖3是芯片代碼生成單元11a、11b、11c、11d、11e、11f、11g和11h的橫截面。雖然在圖3中，布線結(jié)構(gòu)為了方便起見被示為兩塊，但是布線結(jié)構(gòu)在圖3所示的線A-A處實(shí)際上是相連的。
如圖3所示，形成在第一布線層中的第一布線部分21p是起始端20。起始端20通過第一連接布線40被連接到地電勢(shì)VSS。第一布線部分21p通過第一連接部分31p被連接到第二布線部分22p，第二布線部分22p在比第一布線部分21p更靠近輸出端的部分形成在第三布線層中。第二布線部分22p通過第二連接部分32p被連接到第三布線部分23p，第三布線部分23p在比第二布線部分22p更靠近輸出端的部分形成在第二布線層中。第四布線部分24p被形成在第二布線層中，并且連續(xù)地連接到第三布線部分23p的更靠近輸出端一側(cè)的端部。
第四布線部分24p通過第三連接部分33p連接到第五布線部分25p，第五布線部分25p在比第四布線部分24p更靠近輸出端的部分形成在第三布線層中。第五布線部分25p通過第四連接部分34p連接到第六布線部分26p，第六布線部分26p在更靠近輸出端的部分形成在第一布線層中。這樣的山形傳導(dǎo)路徑被布置作為單元結(jié)構(gòu)。通過布置所連接的單元結(jié)構(gòu)中的一個(gè)或者多個(gè)，形成被連續(xù)連接在起始端20和輸出端39之間的傳導(dǎo)路徑100。第一連接部分31p、第二連接部分32p、第三連接部分33p以及第四連接部分34p由灌注在穿過絕緣膜(沒有示出)的過孔中的諸如金屬之類的導(dǎo)電材料形成，其中，所述絕緣膜被布置在彼此鄰近的布線層之間。
在第一布線層中，第二級(jí)單元結(jié)構(gòu)的第一布線部分21q被連續(xù)地連接到上述的第一級(jí)單元結(jié)構(gòu)的第六布線部分26p在更靠近輸出端一側(cè)的端部。除了第一布線部分21p被連接到地電勢(shì)VSS之外，第二級(jí)的山形傳導(dǎo)路徑的布線結(jié)構(gòu)與第一級(jí)的相同。因此，不再重復(fù)解釋。為了區(qū)分第二級(jí)的山形傳導(dǎo)路徑和第一級(jí)的山形傳導(dǎo)路徑，在下面的解釋和附圖中，第二級(jí)中的部件用帶有“q”的參考符號(hào)(21q、22q、23q、24q、25q、26q、31q、32q、33q和34q)表示，而代替在用于第一級(jí)中的部件的參考符號(hào)中所使用的“p”。
如圖3所示，在本實(shí)施例中，例如，四單元的山形傳導(dǎo)路徑被連接在起始端20和輸出端39之間，然而將被布置的山形傳導(dǎo)路徑的數(shù)量不限于四。為了區(qū)分第三級(jí)的山形傳導(dǎo)路徑、第四級(jí)的山形傳導(dǎo)路徑和第一級(jí)以及第二級(jí)的山形傳導(dǎo)路徑，第三級(jí)中的部件用帶有“r”的參考符號(hào)(21r、22r、23r、24r、25r、26r、31r、32r、33r和34r)表示，而第四級(jí)中的部件用帶有“s”的參考符號(hào)(21s、22s、23s、24s、25s、26s、31s、32s、33s和34s)表示，而代替“p”或者“q”。
在第一布線層中，布置第一連接布線40所連接的地電勢(shì)VSS的第一電源線(沒有示出)和電源電勢(shì)VCC的第二電源線(沒有示出)。在第二布線層中，布置地電勢(shì)VSS的第一電源線和電源電勢(shì)的第二電源線。同樣在第三布線層中，布置地電勢(shì)VSS的第一電源線和電源電勢(shì)的第二電源線。第三布線層中的第一電源線和第二電源線由主布線(沒有示出)和分支布線(沒有示出)形成，其中所述分支布線從所述主布線分支出來。第一電源線的分支布線55和第二電源線的分支布線56從主布線分支出來，并且到達(dá)第三布線部分23p和第四布線部分24p下方的部分。
第六布線部分26p在第一布線層中朝向起始端20延伸，并且到達(dá)分支布線55和56下方的部分。在第三布線層中，分支布線55和56延伸并到達(dá)第六布線部分26p和第二級(jí)的第一布線部分21q上方的部分。第三布線部分23q在第二布線層中朝向起始端20延伸，并且到達(dá)分支布線55和56上方的部分。
這樣，分支布線55和56被布置在第二布線層中的第一電源線和第二電源線中，并且第六布線部分26p和第三布線部分23q延伸到分支布線55和56上方或者下方的部分。第二級(jí)、第三級(jí)和第四級(jí)的傳導(dǎo)路徑也具有這樣的結(jié)構(gòu)。但是，在圖3所示的示例中，第四級(jí)的第六布線部分26s被連接到輸出端。而且，分支布線55和56以及從第三布線層中的布線部分延伸的部分沒有被布置在第六布線部分26s的上方。
圖4到圖13是傳導(dǎo)路徑100的頂視平面圖，而圖14、15和16分別是圖5、6和7中所示的傳導(dǎo)路徑100的一部分的橫截面。為了方便起見，在圖2所示的芯片代碼生成單元11a、11b、11c、11d、11e、11f、11g和11h中，這里僅僅解釋了來自最低有效位(LSB)的三個(gè)位的值的變化，對(duì)于從第四位到最高有效位(MSB)的值的解釋被省略了。
如圖4所示，在第一版本中，在分別對(duì)應(yīng)于芯片代碼生成單元11a、芯片代碼生成單元11b和芯片代碼生成單元11c的第一位、第二位和第三位中的任何一位中，用于各個(gè)布線層的過孔和掩模的掩模圖案以這樣的方式被形成作為起始端20的第一布線部分21p通過第一連接布線40被連接到地電勢(shì)VSS的電源線50。這樣，形成了如圖4所示的被構(gòu)造的傳導(dǎo)路徑100。這樣形成的傳導(dǎo)路徑100的橫截面結(jié)構(gòu)如圖3所示。
因此，在芯片代碼生成單元11a、11b和11的任何一個(gè)中，輸出端的電勢(shì)電平是地電勢(shì)VSS。如果當(dāng)電勢(shì)電平等于或者等價(jià)于地電勢(shì)VSS時(shí)給出值“0”，并且當(dāng)電勢(shì)電平等于或者等價(jià)于電源電勢(shì)VCC時(shí)給出值“1”，則第一位、第二位和第三位的值分別是“0”、“0”和“0”。
如果對(duì)于第二版本，第二布線層中的布線圖案將被改變以改版邏輯或者提高質(zhì)量，則第二布線層的掩模圖案被改變，使得第四布線部分24p通過第二連接布線41被連接到電源電勢(shì)VCC的第二電源線51。在此情況下，第三布線部分23p沒有形成在芯片代碼生成單元11a中的第一級(jí)的山形傳導(dǎo)路徑中，如圖5和圖14所示。
這樣，具有如圖5所示的結(jié)構(gòu)的傳導(dǎo)路徑100被形成在第一位的芯片代碼生成單元11a中。因此，輸出端39從被連接到地電勢(shì)VSS的起始端20斷開，而是通過第四布線部分24p被連接到電源電勢(shì)VCC，并且輸出端39的電勢(shì)電平變成電源電勢(shì)VCC。第二位的芯片代碼生成單元11b和第三位的芯片代碼生成單元11c的結(jié)構(gòu)保持與第一版本相同。因此，第三位、第二位和第一位的值分別是“0”、“0”和“1”。
如果對(duì)于第三版本，第三布線層中的布線圖案將被改變以改版邏輯或者提高質(zhì)量，則第三布線層的掩模圖案被改變，使得第二級(jí)的山形傳導(dǎo)路徑中的第二布線部分22q通過第三連接布線42被連接到第一電源線50。在此情況下，第五布線部分25p沒有形成在芯片代碼生成單元11a中的第一級(jí)的山形傳導(dǎo)路徑中，如圖6和圖15所示。這樣，具有如圖6所示的結(jié)構(gòu)的傳導(dǎo)路徑100被形成在第一位的芯片代碼生成單元11a中。因此，輸出端39從被連接到電源電勢(shì)VCC的第四布線部分24p斷開，而是通過第二布線部分22q被連接到地電勢(shì)VSS，并且輸出端39的電勢(shì)電平變成地電勢(shì)VSS。
對(duì)于第二位的芯片代碼生成單元11b，如圖11所示，第三布線層的掩模圖案被改變，使得第五布線部分25p通過第四連接布線47被連接到電源電勢(shì)VCC的第二電源線53。在此情況下，第二布線部分22p沒有形成在第一級(jí)的山形傳導(dǎo)路徑中。這樣，具有如圖11所示的結(jié)構(gòu)的傳導(dǎo)路徑100被形成在第二位的芯片代碼生成單元11b中。因此，輸出端39從被連接到地電勢(shì)VSS的起始端20斷開，而是通過第五布線部分25p被連接到電源電勢(shì)VCC，并且輸出端39的電勢(shì)電平變成電源電勢(shì)VCC。第三位的芯片代碼生成單元11c的結(jié)構(gòu)保持與第一版本和第二版本相同。因此，第三位、第二位和第一位的值分別是“0”、“1”和“0”。
如果對(duì)于第四版本，第一布線層中的布線圖案將被改變以改版邏輯或者提高質(zhì)量，則第一布線層的掩模圖案被改變，使得第一布線部分21r通過第五連接布線43被連接到第二電源線51。在此情況下，第六布線部分26q沒有形成在芯片代碼生成單元11a中的第二級(jí)的山形傳導(dǎo)路徑中，如圖7和圖16所示。
這樣，具有如圖7所示的結(jié)構(gòu)的傳導(dǎo)路徑100被形成在第一位的芯片代碼生成單元11a中。因此，輸出端39從被連接到電源電勢(shì)VCC的第二布線部分22q斷開，而是通過第一布線部分21r被連接到電源電勢(shì)VCC，并且輸出端39的電勢(shì)電平變成電源電勢(shì)VCC。第二位的芯片代碼生成單元11b和芯片第三位的芯片代碼生成單元11c的結(jié)構(gòu)保持與第三版本相同。因此，第三位、第二位和第一位的值分別是“0”、“1”和“1”。
如果對(duì)于第五版本，第三布線層中的布線圖案將被改變以改版邏輯或者提高質(zhì)量，則第三布線層的掩模圖案被改變，使得第五布線部分25r通過第六連接布線44被連接到第一電源線50。在此情況下，第二布線部分22r沒有形成在芯片代碼生成單元11a中的第三級(jí)的山形傳導(dǎo)路徑中，如圖8所示。這樣，具有如圖8所示的結(jié)構(gòu)的傳導(dǎo)路徑100被形成在第一位的芯片代碼生成單元11a中。因此，輸出端39從被連接到電源電勢(shì)VCC的第一布線部分21r斷開，而是通過第五布線部分25r被連接到地電勢(shì)VSS，并且輸出端39的電勢(shì)電平變成地電勢(shì)VSS。
對(duì)于第二位的芯片代碼生成單元11b，如圖12所示，第三布線層的掩模圖案被改變，使得第五布線部分25p通過第七連接布線48被連接到地電勢(shì)VSS的第一電源線52。在此情況下，第二布線部分22q沒有形成在第二級(jí)的山形傳導(dǎo)路徑中。這樣，具有如圖12所示的結(jié)構(gòu)的傳導(dǎo)路徑100被形成在第二位的芯片代碼生成單元11b中。因此，輸出端39從被連接到電源電勢(shì)VCC的第五布線部分25p斷開，而是通過第五布線部分25q被連接到地電勢(shì)VSS，并且輸出端39的電勢(shì)電平變成地電勢(shì)VSS。第三位的芯片代碼生成單元11c的結(jié)構(gòu)保持與如圖11所示的結(jié)構(gòu)相同。因此，第三位、第二位和第一位的值分別是“1”、“0”和“0”。
如果對(duì)于第六版本，第三布線層中的布線圖案將被改變以改版邏輯或者提高質(zhì)量，則第三布線層的掩模圖案被改變，使得第五布線部分25s通過第八連接布線45被連接到第二電源線51。在此情況下，第二布線部分22s沒有形成在芯片代碼生成單元11a中的第四級(jí)的山形傳導(dǎo)路徑中，如圖9所示。
這樣，具有如圖9所示的結(jié)構(gòu)的傳導(dǎo)路徑100被形成在第一位的芯片代碼生成單元11a中。因此，輸出端39從被連接到地電勢(shì)VSS的第五布線部分25r斷開，而是通過第五布線部分25s被連接到電源電勢(shì)VCC，并且輸出端39的電勢(shì)電平變成電源電勢(shì)VCC。第二位的芯片代碼生成單元11b和芯片第三位的芯片代碼生成單元11c的結(jié)構(gòu)保持與第五版本相同。因此，第三位、第二位和第一位的值分別是“1”、“0”和“1”。
如果對(duì)于第七版本，第一布線層中的布線圖案將被改變以改版邏輯或者提高質(zhì)量，則第一布線層的掩模圖案被改變，使得輸出端39通過第九連接布線46被連接到第一電源線50。在此情況下，第六布線部分26s沒有形成在芯片代碼生成單元11a中的第四級(jí)的傳導(dǎo)路徑中，如圖10所示。這樣，具有如圖10所示的結(jié)構(gòu)的傳導(dǎo)路徑100被形成在第一位的芯片代碼生成單元11a中。因此，輸出端39從被連接到電源電勢(shì)VCC的第五布線部分25s斷開，而是被連接到地電勢(shì)VSS，并且輸出端39的電勢(shì)電平變成地電勢(shì)VSS。
對(duì)于第二位的芯片代碼生成單元11b，如圖13所示，第一布線層的掩模圖案被改變，使得第三級(jí)的山形傳導(dǎo)路徑中的第一布線部分21r通過第十連接布線49被連接到第二電源線53。在此情況下，第六布線部分26q沒有形成在第二級(jí)的山形傳導(dǎo)路徑中。這樣，具有如圖13所示的結(jié)構(gòu)的傳導(dǎo)路徑100被形成在第二位的芯片代碼生成單元11b中。因此，輸出端39從被連接到地電勢(shì)VSS的第五布線部分25q斷開，而是通過第一布線部分21r被連接到電源電勢(shì)VCC，并且輸出端39的電勢(shì)電平變成電源電勢(shì)VCC。
第三位的芯片代碼生成單元11c的結(jié)構(gòu)保持與第六版本相同。因此，第三位、第二位和第一位的值分別是“1”、“1”和“0”。如上所解釋的，通過改變與其中布線圖案將被改變以改版邏輯或者提高質(zhì)量的布線層相同的布線層中的傳導(dǎo)路徑100，芯片信息被更新。如上所述的版本的改版模式是一個(gè)示例，而本發(fā)明不限于該示例。
例如，當(dāng)?shù)谌季€層中的布線圖案被改變以改版邏輯或者提高質(zhì)量時(shí)，第三布線層的掩模圖案被改變，使得第五布線部分25p通過第二連接布線41被連接到第一電源線50，所述第二連接布線41將被連接到電源電勢(shì)VCC。在此情況下，第二布線部分22p沒有形成在第一位的芯片代碼生成單元11a中，如圖17所示。這樣，具有圖6所示的結(jié)構(gòu)的傳導(dǎo)路徑100被形成在第一位的芯片代碼生成單元11a中。第二位的芯片代碼生成單元11b和第三位的芯片代碼生成單元11c的結(jié)構(gòu)保持與第一版本相同。
而且，當(dāng)對(duì)于第二版本，第一布線層中的布線圖案被改變以改版邏輯或者提高質(zhì)量時(shí)，第三布線層的掩模圖案被改變，使得第二級(jí)的山形傳導(dǎo)路徑中的第一布線部分21q通過第二連接布線41被連接到第一電源線50，其中所述第二連接布線41將被連接到電源電勢(shì)VCC。在此情況下，第六布線部分26p沒有形成在第一位的芯片代碼生成單元11a中，如圖18所示。這樣，具有圖18所示的結(jié)構(gòu)的傳導(dǎo)路徑100被形成在第一位的芯片代碼生成單元11a中。第二位的芯片代碼生成單元11b和第三位的芯片代碼生成單元11c的結(jié)構(gòu)保持與第一版本相同。
此外，當(dāng)對(duì)于第二版本，用來形成用于連接第一布線層中的布線和第三布線層中的布線的連接部分的過孔的圖案被改變以改版邏輯或者提高質(zhì)量時(shí)，用于第一布線層和第三布線層之間的過孔的掩模圖案被改變，使得新形成連接部分35。在此情況下，第四連接部分34p(或者第一連接部分31p)沒有形成在芯片代碼生成單元11a中，如圖19所示。連接部分35連接第二電源線53的分支布線56和第六布線26p的延伸部分，其中，所述分支布線56延伸并到達(dá)第三布線部分23p和第四布線部分24p下方的部分，所述第六布線26p的延伸部分延伸并到達(dá)分支布線56下方的部分。
這樣，具有如圖19所示的結(jié)構(gòu)的傳導(dǎo)路徑100被形成在芯片代碼生成單元11a中。因此，輸出端39被從連接到地電勢(shì)VSS的起始端20斷開，而是通過新形成的連接部分35連接到電源電勢(shì)VCC。這樣，電源電勢(shì)VCC被從輸出端39輸出。第二位的芯片代碼生成單元11b和第三位的芯片代碼生成單元11c的結(jié)構(gòu)保持與第一版本相同。
而且，當(dāng)對(duì)于第二版本，用來形成用于連接第三布線層中的布線和第二布線層中的布線的連接部分的過孔的圖案被改變以改版邏輯或者提高質(zhì)量時(shí)，用于第三布線層和第二布線層之間的過孔的掩模圖案被改變，使得新形成連接部分36。在此情況下，第二連接部分32p沒有形成在芯片代碼生成單元11a中，如圖20所示。連接部分36連接第三布線部分23p或者第四布線部分24p和分支布線56，其中，所述分支布線56延伸并到達(dá)第三布線部分23p和第四布線部分24p下方的部分。
這樣，具有如圖20所示的結(jié)構(gòu)的傳導(dǎo)路徑100被形成在芯片代碼生成單元11a中。因此，輸出端39被從連接到地電勢(shì)VSS的起始端20斷開，而是通過新形成的連接部分36連接到電源電勢(shì)VCC。這樣，電源電勢(shì)VCC被從輸出端39輸出。第二位的芯片代碼生成單元11b和第三位的芯片代碼生成單元11c的結(jié)構(gòu)保持與第一版本相同。
可以類似地進(jìn)行用于第三版本和任何之后的版本的改版，并且從輸出端39輸出的電勢(shì)電平可以被轉(zhuǎn)變。通過在與其中布線圖案或者過孔圖案被改變以改版邏輯或者提高質(zhì)量的布線層相同的布線層中改變布線圖案或者過孔圖案，來變換從輸出端39輸出的電勢(shì)電平。如上所解釋的，可以在與其中布線圖案或者過孔圖案被改變以改版邏輯或者提高質(zhì)量的布線層相同的布線層中改變布線圖案或者過孔圖案，來生成芯片信息。因此，可以只通過改變多個(gè)布線層中的一個(gè)中的布線層或者過孔層中的圖案，就可以改版芯片信息。這樣，可以減少根據(jù)版本改版所重新形成的掩模的數(shù)量，由此防止了改版的制造成本增加。
本發(fā)明不限于上述的實(shí)施例，并且可以進(jìn)行各種修改。例如，被布置在各個(gè)芯片代碼生成單元中的山形傳導(dǎo)路徑的數(shù)量可以是1、2或3，或者5及更多。而且，在一些或者所有芯片代碼生成單元中，可以布置不同數(shù)量的山形傳導(dǎo)路徑。用于生成芯片信息的布線層的數(shù)量可以是2或者4及更多。起始端20可以被形成在第二布線層或者第三布線層中。輸出端39可以被形成在第二布線層或者第三布線層中。第一電勢(shì)電平可以是電源電勢(shì)VCC，第二電勢(shì)電平可以是地電勢(shì)VSS。
根據(jù)本發(fā)明，可以防止制造成本增加。
雖然為了清楚和完整的公開的目的，針對(duì)具體實(shí)施例描述了本發(fā)明，但是所附的權(quán)利要求不應(yīng)由此受到限制，而是將被解釋為體現(xiàn)清楚地落入在此所闡明的基本教導(dǎo)中的、本領(lǐng)域的技術(shù)人員可以想到的所有修改和替換結(jié)構(gòu)。
本申請(qǐng)基于2004年9月9日遞交的在先日本專利申請(qǐng)No.2004-262392，并要求享受其優(yōu)先權(quán)，通過引用將該在先申請(qǐng)的全部?jī)?nèi)容結(jié)合于此。
權(quán)利要求
1.一種半導(dǎo)體器件，包括被分別布置在多個(gè)布線層中的布線單元；由被布置在所述布線層中的一個(gè)中的所述布線單元形成的起始端；和將不同布線層中的所述布線單元電連接的連接單元，其中所述起始端被連接到第一電勢(shì)電平，通過改變掩模圖案，是否形成所述連接單元是可選擇的，通過改變所述掩模圖案，是否形成所述布線單元是可選擇的，所述布線單元可連接到所述第一電勢(shì)電平和第二電勢(shì)電平的任一個(gè)上，并形成傳導(dǎo)路徑，所述傳導(dǎo)路徑經(jīng)由所述連接單元，從所述起始端和任意布線單元中的任一個(gè)連續(xù)地連接到輸出端，所述傳導(dǎo)路徑由第一路徑和第二路徑的組合形成，所述第一路徑從所述起始端朝向所述輸出端，從較下方的布線層向較上方的布線層延伸，所述第二路徑從所述起始端朝向所述輸出端，從所述較上方的布線層向所述較下方的布線層延伸，以及所述輸出端為所述第一電勢(shì)電平和所述第二電勢(shì)電平中的任一個(gè)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述布線層中的每一層包括連接到所述第一電勢(shì)電平的第一電源線；和連接到所述第二電勢(shì)電平的第二電源線。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，通過改變所述掩模圖案，所述布線單元可連接到形成在包括所述布線單元的所述布線層上的所述第一電源線和所述第二電源線中的任一個(gè)上。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述傳導(dǎo)路徑由在所述起始端和所述輸出端之間被交替配合在一起的兩個(gè)或更多個(gè)所述第一路徑和一個(gè)或更多個(gè)所述第二路徑形成。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述傳導(dǎo)路徑由在所述起始端和所述輸出端之間被交替配合在一起的一個(gè)或更多個(gè)所述第一路徑和兩個(gè)或更多個(gè)所述第二路徑形成。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中形成所述傳導(dǎo)路徑的所述布線層包括定位在最下方部分的第一布線層；定位在最上方部分的第二布線層；和被布置在所述第一布線層和所述第二布線層之間的第三布線層，在所述第三布線層中的所述第一電源線和所述第二電源線延伸到在所述傳導(dǎo)路徑下方的部分，以及在所述第一布線層中的所述布線單元從所述輸出端延伸到所述部分的下方。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中形成所述傳導(dǎo)路徑的所述布線層包括定位在最下方部分的第一布線層；定位在最上方部分的第二布線層；和被布置在所述第一布線層和所述第二布線層之間的第三布線層，在所述第三布線層中的所述第一電源線和所述第二電源線延伸到在所述傳導(dǎo)路徑下方的部分，以及在所述第一布線層中的所述布線單元從所述輸出端延伸到所述部分的下方。
8.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中形成所述傳導(dǎo)路徑的所述布線層包括定位在最下方部分的第一布線層；定位在最上方部分的第二布線層；和被布置在所述第一布線層和所述第二布線層之間的第三布線層，在所述第三布線層中的所述第一電源線和所述第二電源線延伸到在所述傳導(dǎo)路徑上方的部分，以及在所述第二布線層中的所述布線單元從所述輸出端延伸到所述部分的上方。
9.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中形成所述傳導(dǎo)路徑的所述布線層包括定位在最下方部分的第一布線層；定位在最上方部分的第二布線層；和被布置在所述第一布線層和所述第二布線層之間的第三布線層，在所述第三布線層中的所述第一電源線和所述第二電源線延伸到在所述傳導(dǎo)路徑上方的部分，以及在所述第二布線層中的所述布線單元從所述輸出端延伸到所述部分的上方。
10.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，通過改變所述掩模圖案，利用所述連接單元，所述部分與所述第二布線層中位于所述部分上方和下方的所述布線單元相連，或者與所述第一布線層中從所述輸出端延伸的所述布線單元相連。
11.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，通過改變所述掩模圖案，利用所述連接單元，所述部分與所述第二布線層中位于所述部分上方和下方的所述布線單元相連，或者與所述第一布線層中從所述輸出端延伸的所述布線單元相連。
12.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，通過改變所述掩模圖案，利用所述連接單元，所述部分與所述第一布線層中位于所述部分上方和下方的所述布線單元相連，或者與所述第二布線層中從所述輸出端延伸的所述布線單元相連。
13.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，通過改變所述掩模圖案，利用所述連接單元，所述部分與所述第一布線層中位于所述部分上方和下方的所述布線單元相連，或者與所述第二布線層中從所述輸出端延伸的所述布線單元相連。
14.一種半導(dǎo)體器件，包括多個(gè)芯片代碼生成單元，所述多個(gè)芯片代碼生成單元響應(yīng)于來自外部單元的讀請(qǐng)求，輸出第一電勢(shì)電平和第二電勢(shì)電平中的任一個(gè)，其中所述芯片代碼生成單元的每一個(gè)包括被分別布置在多個(gè)布線層中的布線單元；由被布置在所述布線層中的一個(gè)中的所述布線單元形成的起始端；和將不同布線層中的所述布線單元電連接的連接單元，所述起始端被連接到第一電勢(shì)電平，通過改變掩模圖案，是否形成所述連接單元是可選擇的，通過改變所述掩模圖案，是否形成所述布線單元是可選擇的，所述布線單元可連接到所述第一電勢(shì)電平和第二電勢(shì)電平的任一個(gè)上，并形成傳導(dǎo)路徑，所述傳導(dǎo)路徑經(jīng)由所述連接單元，從所述起始端和任意布線單元中的任一個(gè)連續(xù)地連接到輸出端，所述傳導(dǎo)路徑由第一路徑和第二路徑的組合形成，所述第一路徑從所述起始端朝向所述輸出端，從較下方的布線層向較上方的布線層延伸，所述第二路徑從所述起始端朝向所述輸出端，從所述較上方的布線層向所述較下方的布線層延伸，以及所述輸出端為所述第一電勢(shì)電平和所述第二電勢(shì)電平中的任一個(gè)。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中，所述布線層中的每一層包括連接到所述第一電勢(shì)電平的第一電源線；和連接到所述第二電勢(shì)電平的第二電源線。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中，通過改變所述掩模圖案，所述布線單元可連接到形成在包括所述布線單元的所述布線層上的所述第一電源線和所述第二電源線中的任一個(gè)上。
17.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中，所述傳導(dǎo)路徑由在所述起始端和所述輸出端之間被交替配合在一起的兩個(gè)或更多個(gè)所述第一路徑和一個(gè)或更多個(gè)所述第二路徑形成。
18.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中，所述傳導(dǎo)路徑由在所述起始端和所述輸出端之間被交替配合在一起的一個(gè)或更多個(gè)所述第一路徑和兩個(gè)或更多個(gè)所述第二路徑形成。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其中形成所述傳導(dǎo)路徑的所述布線層包括定位在最下方部分的第一布線層；定位在最上方部分的第二布線層；和被布置在所述第一布線層和所述第二布線層之間的第三布線層，在所述第三布線層中的所述第一電源線和所述第二電源線延伸到在所述傳導(dǎo)路徑下方的部分，以及在所述第一布線層中的所述布線單元從所述輸出端延伸到所述部分的下方。
20.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中形成所述傳導(dǎo)路徑的所述布線層包括定位在最下方部分的第一布線層；定位在最上方部分的第二布線層；和被布置在所述第一布線層和所述第二布線層之間的第三布線層，在所述第三布線層中的所述第一電源線和所述第二電源線延伸到在所述傳導(dǎo)路徑下方的部分，以及在所述第一布線層中的所述布線單元從所述輸出端延伸到所述部分的下方。
21.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其中形成所述傳導(dǎo)路徑的所述布線層包括定位在最下方部分的第一布線層；定位在最上方部分的第二布線層；和被布置在所述第一布線層和所述第二布線層之間的第三布線層，在所述第三布線層中的所述第一電源線和所述第二電源線延伸到在所述傳導(dǎo)路徑上方的部分，以及在所述第二布線層中的所述布線單元從所述輸出端延伸到所述部分的上方。
22.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中形成所述傳導(dǎo)路徑的所述布線層包括定位在最下方部分的第一布線層；定位在最上方部分的第二布線層；和被布置在所述第一布線層和所述第二布線層之間的第三布線層，在所述第三布線層中的所述第一電源線和所述第二電源線延伸到在所述傳導(dǎo)路徑上方的部分，以及在所述第二布線層中的所述布線單元從所述輸出端延伸到所述部分的上方。
23.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其中，通過改變所述掩模圖案，利用所述連接單元，所述部分與所述第二布線層中位于所述部分上方和下方的所述布線單元相連，或者與所述第一布線層中從所述輸出端延伸的所述布線單元相連。
24.根據(jù)權(quán)利要求20所述的半導(dǎo)體器件，其中，通過改變所述掩模圖案，利用所述連接單元，所述部分與所述第二布線層中位于所述部分上方和下方的所述布線單元相連，或者與所述第一布線層中從所述輸出端延伸的所述布線單元相連。
25.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，通過改變所述掩模圖案，利用所述連接單元，所述部分與所述第一布線層中位于所述部分上方和下方的所述布線單元相連，或者與所述第二布線層中從所述輸出端延伸的所述布線單元相連。
26.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件，通過改變所述掩模圖案，利用所述連接單元，所述部分與所述第一布線層中位于所述部分上方和下方的所述布線單元相連，或者與所述第二布線層中從所述輸出端延伸的所述布線單元相連。
全文摘要
本發(fā)明提供了一種半導(dǎo)體器件。第一布線層中的第一布線部分是被連接到地電勢(shì)的起始端。第一布線部分和第二布線層中的第二布線部分通過第一連接部分連接。第二布線部分和第三布線層中的第三布線部分通過第二連接部分連接。與第三布線部分連續(xù)地連接的第四布線部分和第二布線層中的第五布線部分通過第三連接部分連接。第五布線部分和第一布線層中的第六布線部分通過第四連接部分連接。通過連接這樣形成的山形傳導(dǎo)路徑，形成從起始端連續(xù)地連接到輸出端的傳導(dǎo)路徑。
文檔編號(hào)H01L21/768GK1747166SQ20051005105
公開日2006年3月15日 申請(qǐng)日期2005年2月25日 優(yōu)先權(quán)日2004年9月9日
發(fā)明者吉田哲也, 小池良彥 申請(qǐng)人:富士通株式會(huì)社