專利名稱：嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器制程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件，特別是涉及一種關(guān)于快閃記憶體以及嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器制程。
背景技術(shù)：
目前快閃記憶體已經(jīng)非常普遍，典型的快閃記憶體包括一種塊狀編排的記憶體陣列，具有為數(shù)眾多且記憶單元(memory cell)。每一個記憶單元都被建構(gòu)成具有控制閘極(Control gate)與浮置閘極(Floating gate)的場效應(yīng)電晶體。浮置閘極能夠保存電荷并且與汲極源極區(qū)分離，汲極源極區(qū)是被一層薄層氧化硅固定于基材中。每一個記憶單元都可以藉由將電流從汲極與源極區(qū)穿過氧化硅層注入浮置閘極而充電。電荷可以從浮置閘極上藉由一刪除處理過程，將電流穿過氧化硅層導(dǎo)引至源極加以移除。因此藉由浮置閘極上電荷的存在或消失可以決定儲存于記憶單元資料的狀態(tài)。
快閃記憶體分成兩種主要型態(tài)，分別如圖1A與圖1B所示的堆疊閘極快閃記憶單元(stack gate flash cells)以及分散閘極快閃記憶單元(splitgate flash cells)兩種。堆疊閘快閃記憶單元具有一控制閘極14完整地堆疊于浮置閘極10之上?？刂崎l極14、浮置閘極10以及基材2是以隔離層加以區(qū)隔。分散閘極快閃記憶體具有一控制閘極22，包括位于浮置閘極16之上的第一部份以及直接覆蓋于通道的第二部分。分散閘極快閃記憶體所顯現(xiàn)的效能比堆疊閘極快閃記憶體較先進(jìn)。特別是，分散閘極快閃記憶體可以用來避免發(fā)生在堆疊閘極快閃記憶體的過度刪除現(xiàn)象。
快閃記憶體需在高操作電壓條件之下以執(zhí)行讀、寫。操作電力通常由橫向擴(kuò)散金屬氧化物半導(dǎo)體(Laterally Diffused Metal OxideSemiconductor，LDMOS)元件所提供，相較于傳統(tǒng)的金屬氧化物半導(dǎo)體元件，橫向擴(kuò)散金屬氧化物半導(dǎo)體元件可以提供較高的電力以及較高的崩潰電壓。然而，較早世代的橫向擴(kuò)散金屬氧化半導(dǎo)體在只能電壓高過1.4V時才能夠工作。于是發(fā)展出高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體(High VoltageLDMOS，HV-LDMOS)。圖3是一個典型的高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體。除了一般金屬氧化物半導(dǎo)體元件所具備的源極4以及汲極6之外，高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的汲極具有一額外的輕摻雜汲極(LightlyDoped Drain，LDD)區(qū)31，而源極具有一額外下沉區(qū)26。區(qū)域28是為一飄移區(qū)(習(xí)知為起始電壓調(diào)節(jié)區(qū))。一般而言，高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體是建構(gòu)于形成于基材2內(nèi)的磊晶(或植入)區(qū)24之內(nèi)。場氧化硅38的形成是用來增加崩潰電壓。圖3所示出了的橫向擴(kuò)散金屬氧化物半導(dǎo)體之所以具有較高的崩潰電壓的原因可以解釋如下雖然表面上似乎是一元件遭到施加于元件上的電壓而崩潰，實際上橫越于電壓之間的電場才是使得兩節(jié)點之間的介電質(zhì)崩潰的主要因素。當(dāng)在源極/汲極與閘極之間施與高電壓時，會在源極/汲極與閘極之間形成一強(qiáng)大的電場。因此，藉由在閘極30下方，閘極與源極/汲極之間形成的厚場氧化硅(Field Oxide，F(xiàn)OX)38，使位于閘極30下方，閘極與源極/汲極之間的電場達(dá)到最強(qiáng)，而閘極以及汲極/源極因為被有效地被分開，使得位于閘極以及汲極/源極上的電場較低，因此兩者之間的崩潰電壓會因而增加。
在過去，快閃記憶體與高電壓周編裝置不是在不同晶片上分開制造，就是在同一晶片上卻分別以不同的制程制造完成。然而，若能使高電力且高電壓的元件在同一基材上具有快閃記憶體，將可以獲取較為便宜的成本以及更高的操作效能。除此之外，最好用來形成快閃記憶體的制造流程只需做些許或不做任何改變，就可用來提供高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體。
此一技術(shù)所面臨的問題，是同時建構(gòu)低電力元件與高電力元件難度相當(dāng)高。例如，在低電力元件上的閘介電層厚度必須維持相當(dāng)薄，才能保持元件的低起始電壓以及，使原件保持相當(dāng)快速的轉(zhuǎn)換速度，但是為了能夠操作較高的電壓，高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體需要一個較厚的閘介電層。因此，有需要提供一種同時可作為快閃記憶體的標(biāo)準(zhǔn)制程的高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的制造方法。
由此可見，上述現(xiàn)有的快閃記憶體在結(jié)構(gòu)與方法，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決快閃記憶體存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新的快閃記憶體，便成了當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。
有鑒于上述現(xiàn)有的快閃記憶體存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計制造多年豐富的實務(wù)經(jīng)驗及專業(yè)知識，并配合學(xué)理的運(yùn)用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器制程，能夠改進(jìn)一般現(xiàn)有的快閃記憶體，使其更具有實用性。經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的快閃記憶體存在的缺陷，而提供一種新型結(jié)構(gòu)的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器制程，所要解決的技術(shù)問題建構(gòu)低電力元件與高電力元件，同時，提供一種同時可作為快閃記憶體的標(biāo)準(zhǔn)制程的高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的制造方法。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其至少包括形成一第一結(jié)構(gòu)于一基材的一第一區(qū)域上，其中該第一結(jié)構(gòu)包括一第一隔離層形成于該基材之上，以及一多晶硅圖案形成于該第一隔離層之上；形成一第二隔離層于該基材的一第二區(qū)域上，該第二隔離層具有一開口形成于其上；形成一第一厚氧化硅于該多晶硅圖案之上，以及同時形成一第二厚氧化硅于該第二隔離層中的該缺口內(nèi)；以及形成一第一導(dǎo)電圖案于至少一部份的該第一厚氧化硅之上，以及同時形成一第二導(dǎo)電圖案于一部分的該第二隔離層之上，其中該第二導(dǎo)電圖案的至少一端位于一部分的該第二厚氧化硅之上。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)措施來進(jìn)一步實現(xiàn)。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其更包括下述步驟形成一第一源極與一第一汲極于該第一區(qū)域上，以及形成一第二源極與一第二汲極于該第二區(qū)域上；沿著該第一導(dǎo)電圖案、該多晶硅圖案以及該第一厚氧化硅的側(cè)邊形成一第一間隙壁；以及沿著第二導(dǎo)電圖案的側(cè)邊形成一第二間隙壁。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其更包括下述步驟形成一飄移區(qū)于該基材的該第二區(qū)域；形成一輕摻雜汲極區(qū)鄰接于該第二區(qū)域上的該第二汲極；以及形成一源極下沉區(qū)鄰接于該第二區(qū)域的該第二源極。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其中所述的第一厚氧化硅與該第二厚氧化硅是由硅的區(qū)域氧化法所形成。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其更包括下述步驟于該第二區(qū)域形成一復(fù)合結(jié)構(gòu)，其中該復(fù)合結(jié)構(gòu)包括該第二隔離層位于該基材之上，以及該第二導(dǎo)電圖案位于該第二隔離層之上，而且其中該復(fù)合結(jié)構(gòu)并未形成于該第二厚氧化硅之上。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其更包括圖案化該第二導(dǎo)電圖案以形成一電阻的步驟。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其更包括下述步驟沿著第二導(dǎo)電圖案與第二隔離層側(cè)壁形成一第三間隙壁；以及形成一第三源極以及一第三汲極鄰接于該第三間隙壁。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其更包括連接該第三源極與該第三汲極以形成一電容器的步驟。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其制造方法至少包括形成一第一隔離層于一硅基材上的一第一位置與一第二位置之上；形成一多晶硅于該第一位置的該第一隔離層之上；形成一罩幕層于該第一位置與該第二位置上；形成一第一開口于該第一位置的罩幕層之內(nèi)以暴露出該多晶硅，并且形成一第二開口于該第二位置的該罩幕層與該第一隔離層之內(nèi)以暴露出該硅基材；形成一厚氧化硅于該第一開口中暴露出來的該多晶硅上，以及該第二開口中暴露出來的該硅基材上；選擇性移除未被位于該第一位置的該厚氧化硅所覆蓋的該多晶硅以及該第一隔離層；形成一第二隔離層于該第一位置之上；形成一導(dǎo)電層于該第一位置與該第二位置之上；以及移除位于該第一位置上的一部分該導(dǎo)電層與一部分該第二隔離層，使得位于第一位置上的該導(dǎo)電層與該第二隔離層余留部分，至少覆蓋于一部份的該厚氧化硅之上，同時移除位于該第二位置的一部分該導(dǎo)電層與一部分該第一隔離層，使得余留下來的該導(dǎo)電層部分至少有一端覆蓋于一部份的該厚氧化硅之上，并延伸到部分的該第一隔離層之上。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)措施來進(jìn)一步實現(xiàn)。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其更包括下述步驟形成一源極與一汲極于該硅基材的該第一位置；沿著該第一位置上的該導(dǎo)電層所余留下來的側(cè)邊形成一間隙壁；以及沿著位于第一位置上的該導(dǎo)電層與該厚氧化硅所余留下來的側(cè)邊形成一間隙壁。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其中所述的第一隔離層具有大約從60大110的一厚度。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其中所述的厚氧化硅是由硅的區(qū)域氧化法所形成。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其至少包括一快閃記憶單元形成于一基材的一第一區(qū)域之內(nèi)，該快閃記憶單元包括一浮置閘極氧化硅形成于該基材之上；一多晶硅浮置閘極位于該浮置閘極氧化硅之上；一第一厚氧化硅圖案形成于該多晶硅浮置閘極之上；以及一控制閘極由一導(dǎo)電材質(zhì)所組成，形成于該第一厚氧化硅圖案之上；以及一電晶體形成于該基材的一第二區(qū)域，該電晶體包括一閘氧化硅形成于該基材之上；一第二厚氧化硅圖案形成于該基材之上鄰接該閘氧化硅，其中該第一厚氧化硅圖案與該第二厚氧化硅圖案同時形成；一電晶體閘極形成于該閘氧化硅與該第二厚氧化硅圖案之上，其中該電晶體閘極與該控制閘極是同時形成；以及一源極區(qū)與汲極區(qū)分別形成于該多晶硅浮置閘極的兩側(cè)。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)措施來進(jìn)一步實現(xiàn)。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其中所述的第一厚氧化硅圖案與該第二厚氧化硅圖案是由硅的區(qū)域氧化法所形成。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其中所述的控制閘極并未延伸超過該浮置閘極。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其中所述的一部份的該控制閘極延伸超過該浮置閘極。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其中所述的快閃記憶單元是選自于一群由堆疊閘極快閃記憶單元以及分散閘極快閃記憶單元所組成的組合。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其中所述的電晶體包括一高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體元件。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其中所述的高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體元件具有高于15V的一崩潰電壓。
前述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其中所述的閘氧化硅具有60到110的一厚度。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，本發(fā)明的主要技術(shù)內(nèi)容如下根據(jù)本發(fā)明的第一構(gòu)面，在硅基材之上形成一薄層結(jié)構(gòu)，此一薄層結(jié)構(gòu)包括第一隔離層，并在快閃記憶體區(qū)內(nèi)的第一隔離層之上形成一多晶硅層。在多晶硅層上形成一罩幕層。在快閃記憶區(qū)之內(nèi)形成開口使多晶硅層暴露出來，并在周邊區(qū)之內(nèi)形成開口使硅基材暴露出來。同時在快閃記憶區(qū)以及周邊區(qū)內(nèi)進(jìn)行硅的區(qū)域氧化(Local oxidation of Silicon，LOCOS)形成一厚氧化硅。移除罩幕層。在快閃記憶區(qū)內(nèi)的厚氧化硅、多晶硅以及第一隔離層之上形成第二隔離層。在快閃記憶區(qū)以及周邊區(qū)上形成一導(dǎo)電層。在快閃記憶區(qū)內(nèi)圖案化導(dǎo)電層以形快閃記憶單元的控制閘極。在周邊區(qū)中圖案化導(dǎo)電層，以形成高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的多晶硅閘極(Poly-Gate)。高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的多晶硅閘極至少有一端位于場氧化硅之上，使得高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的崩潰電壓可以升高。之后形成快閃記憶單元之間隙壁以及快閃記憶單元的源極/極汲；以及形成高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體。
根據(jù)本發(fā)明的另一構(gòu)面，在周邊區(qū)多晶硅層與導(dǎo)電層兩者都可以被形成并圖案化以形成元件，例如低電壓金屬氧化物半導(dǎo)體、電阻以及電容器。形成上述元件的制程同時也可被整合于快閃記憶元件與高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的制程之中。
經(jīng)由上述可知，本發(fā)明提供一種建構(gòu)周邊元件并同時建構(gòu)快閃記憶體的方法。于快閃記憶體區(qū)形成一具有第一隔離層以及多晶硅的薄層結(jié)構(gòu)，此第一隔離層形成于基材之上，且多晶硅形成于第一隔離層之上。形成一罩幕層。在快閃記憶區(qū)以及周邊區(qū)形成開口。進(jìn)行區(qū)域氧化分別在多晶硅以及硅基材上的場氧化硅之上形成厚氧化硅。移除罩幕層。形成控制閘極以及閘極氧化硅于厚氧化硅以及多晶硅之上。形成一閘電極，此閘電極的至少一端位于場氧化硅之上使，可使建構(gòu)完成的高電壓LDMOS具有一較高的崩潰電壓。然后形成快閃記憶單元與高電壓LDMOS之間隙壁以及源極/汲極。
借由上述技術(shù)方案，本發(fā)明嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器制程至少具有下列優(yōu)點本發(fā)明的技術(shù)優(yōu)勢包括(但不僅限于此)藉由減少了制程步驟使得生產(chǎn)成本降低；藉由整合低電壓以及高電壓元件促使元件效能提高；以及提供橫向擴(kuò)散金屬氧化物半導(dǎo)體的較高崩潰電壓。由本發(fā)明的較佳實施例所制作的高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體，其崩潰電壓高于15V，而且此崩潰電壓可以在不需做重大制程改變之下，依據(jù)所需在一較寬范圍內(nèi)做調(diào)整。
綜上所述，本發(fā)明特殊的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器制程，其具有上述諸多的優(yōu)點及實用價值，并在同類產(chǎn)品及制造方法中未見有類似的結(jié)構(gòu)設(shè)計及方法公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品結(jié)構(gòu)、制造方法或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的快閃記憶體具有增進(jìn)的多項功效，從而更加適于實用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進(jìn)步、實用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細(xì)說明如下。


圖1示出了傳統(tǒng)的堆疊閘極快閃記憶單元的剖視圖。
圖2示出了傳統(tǒng)的分散閘極快閃記憶單元的剖視圖。
圖3示出了傳統(tǒng)的高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的剖視圖。
圖4至圖11示出了形成快閃記憶單元以及高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的中間步驟的剖視圖。
圖12示出了傳統(tǒng)快閃記憶體的X-譯碼器的電路示意圖。
圖13示出了使用于本發(fā)明較佳實施例的快閃記憶體的X-譯碼器的電路示意圖。
2基材 4源極以6汲極 14、22、62控制閘極10、16、54浮置閘極 24磊晶區(qū)26下沉區(qū)28飄移區(qū)30、64、66閘電極31輕摻雜汲極區(qū)38場氧化硅 40、58隔離層42多晶硅層 44罩幕層46、48開口 50、52厚氧化硅56通道氧化硅60導(dǎo)電層68間隙壁82、86、84元件92節(jié)點具體實施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器制程其具體實施方式
、結(jié)構(gòu)、制造方法、步驟、特征及其功效，詳細(xì)說明如后。然而，當(dāng)理解本發(fā)明所提供的許多實用與創(chuàng)新概念，可在不同的特定環(huán)境背景之下具體實施。下述的實施例只在描述本發(fā)明的運(yùn)用方式，并非用以限制本發(fā)明的范圍。
在本發(fā)明的較佳實施例之中，呈現(xiàn)一個創(chuàng)新的方法，用以整合快閃記憶體以及高電壓周邊元件，例如高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體元件的制造。本發(fā)明的較佳實施例結(jié)合不同的罩幕以及制程步驟，藉以同時形成不同種類的快閃記憶單元構(gòu)件以及高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體?？扉W記憶單元包括堆疊閘極快閃記憶單元以及分散閘極快閃記憶單元兩種型態(tài)。以下所述的方法是使用分散閘極快閃記憶單元當(dāng)作實施例來描述本發(fā)明。
本發(fā)明的較佳實施例示出了于圖4至圖11之中，在本發(fā)明所有的實施例與各種圖示之中，相似的參照號碼是用以標(biāo)示相似的構(gòu)件。在整個說明書之中，快閃記憶體的形成位置被安排于快閃記憶體區(qū)，而周邊元件的形成位置被安排于周邊區(qū)。每一個圖示編號都以字母A、B或C加以編碼，其中A代表形成于快閃記憶區(qū)的元件，B或C代表形成于周邊區(qū)的元件。
圖4A與圖4B示出了一個形成于基材2的堆疊示結(jié)構(gòu)，在此一較佳實施例之中，基材2是為硅基材。在另一個實施例之中，基材2可以由張力硅晶(strained si1icon)、化合物半導(dǎo)體、多層半導(dǎo)體體或包括硅的其他材質(zhì)所構(gòu)成。(請參照圖3)在形成高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的位置上可以形成多晶硅區(qū)以及起始調(diào)整區(qū)(未示出了)。
在基材2之上形成一隔離層40。此一隔離層40是較佳的已知技術(shù)，例如熱氧化、化學(xué)氣相沉積以及其他類似技術(shù)所形成的氧化硅層。由于隔離層40可能是會承受高電壓的元件的一部份，因此最好比低電壓的金屬氧化物半導(dǎo)體電晶體的閘氧化硅層厚，而隔離層40的厚度取決于所施加的電壓大小、隔離層的材質(zhì)以及制程步驟。隔離層40的較佳厚度硅大約在60到110之間。
圖4A同時也示出了形成于隔離層40之上的多晶硅層42。多晶硅層42是為熟悉此領(lǐng)域者所熟知之的poly-1，為快閃記憶單元中首先形成的多晶硅。多晶硅層42使用化學(xué)氣相沉積或其他已知方法沉積而成。之后將多晶硅層42加以摻雜以降低片電阻。
在此一較佳實施例之中，使用罩幕(未示出了)蓋位整個周邊區(qū)，因此沒有任何多晶硅層42形成于周邊區(qū)，如圖4B所示出了。
在另外一個實施例之中，多晶硅層42形成在周邊區(qū)被選定的位置上。使用罩幕覆蓋部分的周邊區(qū)，使多晶硅層42只形成于周邊區(qū)的特定位置上；或者可以使用罩幕覆蓋已沉積于周邊區(qū)的多晶硅層42，然后在移除不需要的部分。多晶硅層42的厚度與氧化制程有關(guān)將在下文中說明。形成于周邊區(qū)的多晶硅層42，可以用來形成元件，例如電容器(由多晶硅層42、隔離層40以及基材2所形成)、電阻(由條狀的多晶硅層42所形成)。值得注意的是，由于多晶硅層42下方?jīng)]有厚的場氧化硅，因此造成金屬氧化物半導(dǎo)體只在低電壓之下工作。
之后，形成罩幕層44，此罩幕層44亦示出了于圖4A與圖4B之中。在快閃記憶體區(qū)之中，罩幕層44形成于多晶硅層42之上。在周邊區(qū)之中，罩幕層44形成于隔離層40之上。由于以氮化硅很適于當(dāng)作選擇性氧化的罩幕層，而且氧氣很難穿過氮化硅層，因此罩幕層44較佳是由氮化硅所組成。罩幕層44較佳是由低壓化學(xué)氣相沉積所形成，沉積溫度范圍在大約700℃到800℃之間。罩幕層44也可以由電漿增強(qiáng)式化學(xué)氣相沉積在較低的溫度范圍中形成，溫度范圍大約在200℃到400℃之間。氮化硅層的較佳厚度大約在100nm到200nm之間。
然后，遮罩并圖案化罩幕層44，如圖5A與圖5B所示出了。使用干式蝕刻制程或其他已知方法形成開口46與48。在快閃記憶區(qū)中，暴露出多晶硅層42。在周邊區(qū)中，開口48被進(jìn)一步蝕刻以移除隔離層40并將基材2暴露出來。蝕刻制程之中所使用的蝕刻劑必須能夠侵蝕罩幕層44以及隔離層40，但不會侵蝕多晶硅層42或基材2，如此上述蝕刻制程才能在同一個步驟中完成。
雖然在此一較佳實施例之中，位于快閃記憶區(qū)之中的第一隔離層40與周邊元件區(qū)的第一隔離層40為同時形成的相同材質(zhì)，但在其他的實施例之中兩者可能為不同制程時間內(nèi)所形成的不同材質(zhì)。同樣地，位于快閃記憶區(qū)之中的罩幕層44與周邊元件區(qū)的罩幕層44也可能為不同制程時間內(nèi)所形成的不同材質(zhì)。
在晶片上進(jìn)行氧化步驟，如圖6A與圖6B所示出了。氮化硅氧化速度非常慢，氧氣無法穿透罩幕層44。因此，當(dāng)熱二氧化硅層在暴露于外的含硅區(qū)域生成時，可以保護(hù)位于罩幕層44下方的硅免于氧化。此氧化步驟使閘氧化硅(此處可稱做厚氧化硅)生成于多晶硅層42之上，同時厚氧化硅52生成于硅基材2之上。氧化步驟較佳是使用濕式氧化。氧化步驟也可以在電漿環(huán)境中進(jìn)行。然而，由于厚氧化硅52將會被置于高電場之中，因此電漿輔助氧化最好經(jīng)過熱處理以增強(qiáng)其電性。氧化率取決于溫度、氧化時間等。例如一般氧化溫度大約1,000℃歷時大約二到四小時可以生成厚度大約0.3um到1um的氧化硅。由于厚氧化硅52與厚氧化硅50是同時形成，而且快閃記憶單元的功能對厚氧化硅50的厚度較不敏感，因此氧化制程最主要由厚氧化硅52的厚度要求所主導(dǎo)。
現(xiàn)在回頭探討多晶硅層42(poly-1)，多晶硅層42的厚度取決于兩個因素。第一個因素是取決于高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的崩潰電壓，而高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的崩潰電壓決定厚氧化硅52與厚氧化硅50的厚度。由于厚氧化硅50生成于多晶硅層42之上，因此厚氧化硅50厚度越厚所消耗的多晶硅層42越多。第二個因素是取決于快閃記憶單元的要求。在進(jìn)行氧化之后，剩余的多晶硅層42將會變成快閃記憶體單元的浮置閘極。因此，多晶硅層42的形成厚度必須等于快閃記憶體單元的浮置閘極的厚度加上氧化制程所消耗的厚度。
厚氧化硅52會增加形成于其上的橫向擴(kuò)散金屬氧化物半導(dǎo)體的崩潰電壓，主要方式是延長橫向擴(kuò)散金屬氧化物半導(dǎo)體的源極/汲極與其閘極之間的距離。例如，厚度800到1,000的氧化硅可以使元件承受30V的電壓。進(jìn)一步增加厚氧化硅52的厚度可以使崩潰電流增加到100V。然而假如電壓很高時，會使厚氧化硅52的厚度變得很厚，如此會使橫向擴(kuò)散金屬氧化物半導(dǎo)體變得很巨大。因此制程上必須小心控制。現(xiàn)已習(xí)知使用不同材質(zhì)會有不同的崩潰電壓，而且即使使用相同材質(zhì)，崩潰電壓也會受到制程影響。例如緩慢形成的氧化硅的崩潰電壓大于快速形成氧化硅的崩潰電壓；材質(zhì)致密的氧化硅的崩潰電壓大于材質(zhì)多孔的氧化硅的崩潰電壓；具有一至性組織的氧化硅的崩潰電壓大于無一至性組織的氧化硅的崩潰電壓。因此場氧化硅的制程有必要小心控制，才能以較薄的氧化硅52達(dá)到較高的崩潰電壓的要求。
之后將氮化硅層(罩幕層)44由快閃記憶區(qū)以及周邊區(qū)中同時移除，如圖7A以及圖7B所示出了。在快閃記憶區(qū)之中，以厚氧化硅50為罩幕，使用一蝕刻制程，依序移除部分的晶硅層42以及第一隔離層40，使基材2的表面暴露出來。余留下位于浮置閘極氧化硅50下方的部分晶硅層42以及第一隔離層40。生成于多晶硅層42上的氧化硅遂變成浮置閘極氧化硅50，而余留下來的多晶硅42則變成快閃記憶單元的浮置閘極54。剩余的氧化硅(第一隔離層)40則被當(dāng)作通道氧化硅56，當(dāng)快閃記憶體被寫入時，電子穿過通道氧化硅56由汲極進(jìn)入浮置閘極54。在圖7B中，厚氧化硅52以及第一隔離層40被暴露出來。
圖8是示出了在快閃記憶區(qū)的厚氧化硅50、浮置閘極54以及通道氧化硅56上形成第二隔離層58的剖面圖。第二隔離層58較佳是由氧化或化學(xué)氣相沉積所形成，厚度大約在50到250之間。在此一制程中，周邊區(qū)較佳是被加以遮罩，因此第二隔離層58并未在周邊區(qū)中生成。圖9A與圖9B示出了導(dǎo)電層60形成之后的剖面示意圖，導(dǎo)電層60較佳由摻雜多晶硅所組成，通常稱做多晶硅60(poly-2)，是分別形成于快閃記憶區(qū)內(nèi)的第二隔離層58之上，以及周邊區(qū)的第一隔離層40與厚氧化硅52之上。第二導(dǎo)電層60一般而言厚度大約在1,000到2,000之間。
如圖10A所示出了，以微影制程移除部分的第二隔離層58和第二導(dǎo)電層60。在快閃記憶區(qū)之中，第二導(dǎo)電層60的剩余部分形成了快閃記憶單元的控制閘62，且第二隔離層58的剩余部分形成了快閃記憶單元的第二閘隔離層58。
如圖10B所示出了，將第二導(dǎo)電層60由快閃記憶區(qū)移除的同時，將部分的第二導(dǎo)電層60與第一隔離層40也同時由周邊區(qū)移除，而余留下來的部分則形成高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的閘電極。如上所述，橫向擴(kuò)散金屬氧化物半導(dǎo)體的崩潰電壓是藉由厚氧化硅52而增加；因此，高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的閘電極至少有一端會有一部分形成于厚氧化硅52之上。圖中，閘電極64的源極與汲極皆形成于厚氧化硅52之上，使得高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的源極與汲極兩端都具有高崩潰電壓。圖中，閘電極66的源極形成于厚氧化硅52之上，因此只有高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的汲極端具有高崩潰電壓，而源極端僅具有低崩潰電壓。然而，閘電極兩端都形成于厚氧化硅52之上的高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體所承受的電流量，比只有一端形成于厚氧化硅52之上的高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體所承受的電流量還小。
在其他實施例之中，藉由移除不位于厚氧化硅50上方的第二導(dǎo)電層60以及第二隔離層58，以形成堆疊閘極快閃記憶單元，如圖10C所示出了。堆疊閘極快閃記憶單元容易遭受過度刪除現(xiàn)象的問題，但比起分散閘極快閃記憶單元，堆疊閘極快閃記憶單元具有較小的閘極區(qū)如圖11A與圖11B所示出了，接著藉由摻雜n型或p型摻質(zhì)以形成間隙壁68、下沉區(qū)26、輕摻雜汲極31源極區(qū)4以及汲極區(qū)6。快閃記憶體與高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的結(jié)構(gòu)是已為習(xí)知，因此細(xì)節(jié)此處不再贅述。然而必須注意的是，其中有一些步驟，例如形成快閃記憶體與高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的源極/極汲的步驟，以及形成快閃記憶體與高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的閘極間隙壁的步驟，都可以加以整合，熟悉此技藝者當(dāng)可選擇適當(dāng)方法以達(dá)成本發(fā)明的結(jié)果。
在其他的實施例之中，第二隔離層60可以由多晶硅所組成，用來形成周邊區(qū)之內(nèi)的元件，例如電容器、電阻、高電壓金屬氧化物半導(dǎo)體、以及低電壓金屬氧化物半導(dǎo)體(多重閘極的兩端皆不位于厚氧化硅52之上)。
本發(fā)明的較佳實施例具有數(shù)項技術(shù)優(yōu)勢，第一、快閃記憶單元與高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體鑲嵌于同一晶片之上，使電路效能提升。第二、本發(fā)明之實施例將快閃記憶單元與周邊元件的不同構(gòu)件的制程結(jié)合在一起，以降低產(chǎn)品成本。第三、快閃記憶體通常需要高電壓以執(zhí)行寫入、刪除以及讀出，而利用本發(fā)明的實施例所制造的高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體具有高于15V的崩潰電壓。藉由增加場氧化硅的厚度，崩潰電壓可以在一個大范圍之內(nèi)做調(diào)整。使用高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體取代傳統(tǒng)的高電壓電路，在重復(fù)的記憶循環(huán)之下有較高的可靠度。
圖12與圖13是根據(jù)本發(fā)明的技術(shù)運(yùn)用所示出了的電路示意圖。圖12示出了傳統(tǒng)快閃記憶體的X-譯碼器(在快閃記憶體的X方向的譯碼器)電路示意圖。元件82是為高電壓p型金屬氧化物半導(dǎo)體，而元件84與86是為高電壓n型金屬氧化物半導(dǎo)體。一般對而言，執(zhí)行刪除動作，是在節(jié)點92施以13V的電壓。在其他種類的快閃記憶體中，執(zhí)行或刪除指令所使用的高電壓可能高達(dá)25V。由于許多讀與寫的循環(huán)動作在快閃記憶單元中進(jìn)行時，元件84與86可能為了許多記憶循環(huán)，因而處于高電壓之中。這也是為什么高電壓n型金屬氧化物半導(dǎo)體84要與高電壓n型金屬氧化物半導(dǎo)體86串聯(lián)，使每一個元件只需承受一半的電壓，以改善可靠度。圖13示出了使用于本發(fā)明較佳實施例的電路示意圖。高電壓n型金屬氧化物半導(dǎo)體84與86，被本發(fā)明的實施例所形成的高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體所取代。由于高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體具有較高的崩潰電壓，而且其崩潰電壓可以設(shè)計得比實際運(yùn)用值高，因此更為可靠。由此觀之本發(fā)明的實施例所使用的元件較少，所需的晶片空間也較小。
需要注意的是，由于整篇說明書僅描述高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體是為較佳實施例。然而，本發(fā)明并未限制只能在周邊區(qū)形成高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體。任何可以承受高但壓的金屬氧化物半導(dǎo)體元件都可以用本發(fā)明的實施例來形成。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其特征在于其至少包括形成一第一結(jié)構(gòu)于一基材的一第一區(qū)域上，其中該第一結(jié)構(gòu)包括一第一隔離層形成于該基材之上，以及一多晶硅圖案形成于該第一隔離層之上；形成一第二隔離層于該基材的一第二區(qū)域上，該第二隔離層具有一開口形成于其上；形成一第一厚氧化硅于該多晶硅圖案之上，以及同時形成一第二厚氧化硅于該第二隔離層中的該缺口內(nèi)；以及形成一第一導(dǎo)電圖案于至少一部份的該第一厚氧化硅之上，以及同時形成一第二導(dǎo)電圖案于一部分的該第二隔離層之上，其中該第二導(dǎo)電圖案的至少一端位于一部分的該第二厚氧化硅之上。
2.根據(jù)權(quán)利要求1所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其特征在于其更包括下述步驟形成一第一源極與一第一汲極于該第一區(qū)域上，以及形成一第二源極與一第二汲極于該第二區(qū)域上；沿著該第一導(dǎo)電圖案、該多晶硅圖案以及該第一厚氧化硅的側(cè)邊形成一第一間隙壁；以及沿著第二導(dǎo)電圖案的側(cè)邊形成一第二間隙壁。
3.根據(jù)權(quán)利要求2所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其特征在于其更包括下述步驟形成一飄移區(qū)于該基材的該第二區(qū)域；形成一輕摻雜汲極區(qū)鄰接于該第二區(qū)域上的該第二汲極；以及形成一源極下沉區(qū)鄰接于該第二區(qū)域的該第二源極。
4.根據(jù)權(quán)利要求1所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其特征在于其中所述的第一厚氧化硅與該第二厚氧化硅是由硅的區(qū)域氧化法所形成。
5.根據(jù)權(quán)利要求1所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其特征在于其更包括下述步驟于該第二區(qū)域形成一復(fù)合結(jié)構(gòu)，其中該復(fù)合結(jié)構(gòu)包括該第二隔離層位于該基材之上，以及該第二導(dǎo)電圖案位于該第二隔離層之上，而且其中該復(fù)合結(jié)構(gòu)并未形成于該第二厚氧化硅之上。
6.根據(jù)權(quán)利要求5所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其特征在于其更包括圖案化該第二導(dǎo)電圖案以形成一電阻的步驟。
7.根據(jù)權(quán)利要求6所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其特征在于其更包括下述步驟沿著第二導(dǎo)電圖案與第二隔離層側(cè)壁形成一第三間隙壁；以及形成一第三源極以及一第三汲極鄰接于該第三間隙壁。
8.根據(jù)權(quán)利要求7所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其特征在于其更包括連接該第三源極與該第三汲極以形成一電容器的步驟。
9.一種嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其特征在于其制造方法至少包括形成一第一隔離層于一硅基材上的一第一位置與一第二位置之上；形成一多晶硅于該第一位置的該第一隔離層之上；形成一罩幕層于該第一位置與該第二位置上；形成一第一開口于該第一位置的罩幕層之內(nèi)以暴露出該多晶硅，并且形成一第二開口于該第二位置的該罩幕層與該第一隔離層之內(nèi)以暴露出該硅基材；形成一厚氧化硅于該第一開口中暴露出來的該多晶硅上，以及該第二開口中暴露出來的該硅基材上；選擇性移除未被位于該第一位置的該厚氧化硅所覆蓋的該多晶硅以及該第一隔離層；形成一第二隔離層于該第一位置之上；形成一導(dǎo)電層于該第一位置與該第二位置之上；以及移除位于該第一位置上的一部分該導(dǎo)電層與一部分該第二隔離層，使得位于第一位置上的該導(dǎo)電層與該第二隔離層余留部分，至少覆蓋于一部份的該厚氧化硅之上，同時移除位于該第二位置的一部分該導(dǎo)電層與一部分該第一隔離層，使得余留下來的該導(dǎo)電層部分至少有一端覆蓋于一部份的該厚氧化硅之上，并延伸到部分的該第一隔離層之上。
10.根據(jù)權(quán)利要求9所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其特征在于其更包括下述步驟形成一源極與一汲極于該硅基材的該第一位置；沿著該第一位置上的該導(dǎo)電層所余留下來的側(cè)邊形成一間隙壁；以及沿著位于第一位置上的該導(dǎo)電層與該厚氧化硅所余留下來的側(cè)邊形成一間隙壁。
11.根據(jù)權(quán)利要求9所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其特征在于其中所述的第一隔離層具有大約從60大110的一厚度。
12.根據(jù)權(quán)利要求9所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的制造方法，其特征在于其中所述的厚氧化硅是由硅的區(qū)域氧化法所形成。
13.一種嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其特征在于其至少包括一快閃記憶單元形成于一基材的一第一區(qū)域之內(nèi)，該快閃記憶單元包括一浮置閘極氧化硅形成于該基材之上；一多晶硅浮置閘極位于該浮置閘極氧化硅之上；一第一厚氧化硅圖案形成于該多晶硅浮置閘極之上；以及一控制閘極由一導(dǎo)電材質(zhì)所組成，形成于該第一厚氧化硅圖案之上；以及一電晶體形成于該基材的一第二區(qū)域，該電晶體包括一閘氧化硅形成于該基材之上；一第二厚氧化硅圖案形成于該基材之上鄰接該閘氧化硅，其中該第一厚氧化硅圖案與該第二厚氧化硅圖案同時形成；一電晶體閘極形成于該閘氧化硅與該第二厚氧化硅圖案之上，其中該電晶體閘極與該控制閘極是同時形成；以及一源極區(qū)與汲極區(qū)分別形成于該多晶硅浮置閘極的兩側(cè)。
14.根據(jù)權(quán)利要求13所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其特征在于其中所述的第一厚氧化硅圖案與該第二厚氧化硅圖案是由硅的區(qū)域氧化法所形成。
15.根據(jù)權(quán)利要求13所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其特征在于其中所述的控制閘極并未延伸超過該浮置閘極。
16.根據(jù)權(quán)利要求13所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其特征在于其中所述的一部份的該控制閘極延伸超過該浮置閘極。
17.根據(jù)權(quán)利要求13所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其特征在于其中所述的快閃記憶單元是選自于一群由堆疊閘極快閃記憶單元以及分散閘極快閃記憶單元所組成的組合。
18.根據(jù)權(quán)利要求13所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其特征在于其中所述的電晶體包括一高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體元件。
19.根據(jù)權(quán)利要求18所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其特征在于其中所述的高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體元件具有高于15V的一崩潰電壓。
20.根據(jù)權(quán)利要求13所述的嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器的結(jié)構(gòu)，其特征在于其中所述的閘氧化硅具有60到110的一厚度。
全文摘要
本發(fā)明是有關(guān)于一種嵌入高電壓橫向擴(kuò)散金屬氧化物半導(dǎo)體的快閃存儲器制程，提供一種建構(gòu)周邊元件并同時建構(gòu)快閃記憶體的方法。于快閃記憶體區(qū)形成一具有第一隔離層以及多晶硅的薄層結(jié)構(gòu)，此第一隔離層形成于基材之上，且多晶硅形成于第一隔離層之上。形成一罩幕層。在快閃記憶區(qū)以及周邊區(qū)形成開口。進(jìn)行區(qū)域氧化分別在多晶硅以及硅基材上的場氧化硅之上形成厚氧化硅。移除罩幕層。形成控制閘極以及閘極氧化硅于厚氧化硅以及多晶硅之上。形成一閘電極，此閘電極的至少一端位于場氧化硅之上使，可使建構(gòu)完成的高電壓LDMOS具有一較高的崩潰電壓。然后形成快閃記憶單元與高電壓LDMOS之間隙壁以及源極/汲極。
文檔編號H01L27/105GK1725468SQ200510058858
公開日2006年1月25日 申請日期2005年3月30日 優(yōu)先權(quán)日2004年7月21日
發(fā)明者陸湘臺, 郭政雄, 王清煌 申請人:臺灣積體電路制造股份有限公司