專利名稱：半導體裝置及其制造方法、電路基板和電子儀器的制作方法
技術領域：
本發(fā)明涉及半導體裝置及半導體裝置的制造方法、電路基板和電子儀器。
背景技術：
在移動電話機、筆記本型個人計算機和PDA(個人數據裝置Personaldata assistance)等便攜式電子儀器中，伴隨著對小型化和輕量化的要求，試圖使內部設置的半導體芯片等各種電子器件小型化。例如對于半導體芯片而言，在其包裝方法上下功夫，現在可以提供一種所謂CSP(芯片級包裝Chip Scale Package)的超小型包裝。采用CSP技術制造的半導體芯片，由于安裝面積與半導體芯片的面積大體相同，所以實現了高密度安裝。
因此，在上述電子儀器中，今后有要求日益小型化和多功能化的趨勢，所以需要進一步提高半導體芯片的安裝密度。在這種背景下，近年來提出一種三維安裝技術。這種三維安裝技術，將具有同樣功能的半導體芯片或者具有不同功能的半導體芯片互相層疊，在各半導體芯片之間用配線連接，實現半導體芯片的高密度安裝的技術(例如參見專利文獻1)。
專利文獻特開2001-53218號公報然而，在上述半導體芯片上形成通孔，在此通孔上形成有電極，基于這種電極將半導體芯片之間電連接，實現了上述的三維安裝技術。而且，在這種半導體芯片的能動面和通孔的內部面上形成絕緣層，并作為使通孔內部的絕緣和對在半導體芯片的背面?zhèn)刃纬傻碾姌O端子的保護膜起作用。
但是構成上述半導體芯片的基板與在基板上形成的絕緣層，其物理常數，即熱膨脹系數和內部應力均不相同。此外，上述絕緣層僅在形成集成電路的基板的能動面上形成。因此，在芯片化的情況下，在基板與在基板上形成的絕緣層之間會產生內部應力等差別，在基板上產生應力，由這種應力使基板變形彎曲。這種基板彎曲的產生，使得在配線基板等上安裝半導體芯片變得困難。此外如上所述，在半導體芯片上層疊半導體芯片(三維安裝)的情況下，由于在形成半導體芯片的集成電路的基板的能動面?zhèn)然虮趁鎮(zhèn)葟澢冃?，所以往往很難將半導體芯片的層疊，對兩個半導體芯片的電極進行電連接或機械連接。

發(fā)明內容
本發(fā)明正是鑒于上述情況而提出的，其目的在于，提供一種可以抑制或消除因基板和在基板上形成的功能層間應力差而產生基板彎曲的半導體裝置和半導體裝置的制造方法、電路基板和電子儀器。
為解決上述課題，本發(fā)明的半導體裝置的制造方法，是具備貫通基板的電極的半導體裝置的制造方法，其特征在于，其中依次具有在所述基板的能動面上形成凹部的工序；在包含所述凹部內部的所述基板的能動面上形成絕緣層的工序；除去在所述凹部外部形成的所述絕緣層的至少一部分的工序；在形成了所述絕緣層的所述凹部內部充填導電體，以形成所述電極的工序；和除去所述能動面的背面?zhèn)?，使所述電極從所述能動面的背面?zhèn)嚷冻龅墓ば颉?br> 根據這種構成，由于除去在基板的能動面上形成的絕緣層，所以能夠消除或減小絕緣層的內部應力或熱膨脹系數。這樣能夠消除作用在基板上的絕緣層的內部應力或熱膨脹系數，或者減小基板與絕緣層的內部應力或熱膨脹系數之差，因而能防止基板彎曲。而且，當將半導體芯片之間互相層疊時，通過在半導體芯片之間導入含有導電性微粒的粘接劑、加強構件等，可以確保半導體芯片之間的絕緣性能。因此，如上所述即使在除去基板能動面上形成的絕緣層的情況下，因為被導入的粘接劑等起著絕緣作用而不會產生問題。
而且在所述絕緣層除去工序中，其特征在于用掩模材料覆蓋所述凹部后蝕刻所述絕緣層。
根據這種構成，由于凹部被掩模材料覆蓋，所以能夠保護在凹部內部形成的絕緣層防止由蝕刻液蝕刻，這樣可以避免除去凹部內部形成的絕緣層。
或者在所述絕緣層除去工序中，優(yōu)選在使所述基板上形成的絕緣層的蝕刻速度比在所述基板的所述凹部內部形成的絕緣層的蝕刻速度快的條件下進行全面蝕刻。
根據這種構成，由于基板上形成的絕緣層的蝕刻速度比在基板的凹部內部形成的絕緣層的蝕刻速度快，所以可以在對凹部內部形成的絕緣層不產生影響的情況下，除去在基板上形成的絕緣層。而且，由于無需形成掩模材料的工序；所以可以實現制造工序的簡化并縮短制造時間。
而且本發(fā)明的半導體裝置的制造方法，是具有貫通基板的電極的半導體裝置的制造方法，其特征在于，其中依次具有在基板的能動面上形成凹部的工序；在包含所述凹部內部的所述基板的能動面上形成絕緣層的工序；在形成了所述絕緣層的所述凹部內部充填導電體，以形成所述電極的工序；除去在所述凹部外部形成的所述絕緣層的至少一部分的工序；和除去所述能動面的背面?zhèn)?，使所述電極從所述能動面的背面?zhèn)嚷冻龅墓ば颉?br> 根據這種構成，由于將在基板的能動面上形成的絕緣層除去，所以能夠消除或減小絕緣層的內部應力或熱膨脹系數。這樣，能夠出除去作用在基板上的絕緣層的內部應力或熱膨脹系數，或者使基板與絕緣層的內部應力或熱膨脹系數之差減小，防止基板產生彎曲。
而且在所述絕緣層除去工序中，其特征在于，用掩模材料覆蓋所述凹部后蝕刻所述絕緣層。
根據這種構成，由于凹部被掩模材料覆蓋，所以能夠保護露出形成的電極表面避免由蝕刻液蝕刻，這樣可以避免由蝕刻而除去電極。
或者在所述絕緣層除去工序中，優(yōu)選用接合材料覆蓋所述凹部，蝕刻所述絕緣層。
其中作為接合材料，可以使用無鉛焊料、各向異性導電糊料(ACP各向異性導電糊Anisotropic Conductive Paste；ACF各向異性導電膜Anisotropic Conductive Film)、NCF(非導電膜Non Conductive Film)等。這些接合材料，在半導體芯片上進一步層疊半導體芯片制成多層配線的情況下，是對兩個半導體芯片實現電連接用的材料。這樣一來，由于采用接合材料作為掩模蝕刻絕緣層，所以可以省略采用光刻法的抗蝕劑的圖案形成工序。
此外，本發(fā)明的半導體裝置，是在基板的能動面上形成了集成電路的半導體裝置，其特征在于其中具備從基板的能動面至背面?zhèn)刃纬闪送椎乃龌澹辉谒龌搴退鐾椎膬缺诿嫔闲纬傻慕^緣層；和在所述絕緣層的內側形成、從所述能動面的背面?zhèn)嚷冻龅碾姌O，而在所述基板的能動面上形成的所述絕緣層的厚度，比在所述電極的外周形成的所述絕緣層的厚度小。
根據這種構成，由于在基板的能動面上形成的絕緣層比在電極的外周部形成的絕緣層的厚度小，所以不但能夠防止因在電極的外周部形成的絕緣層引起的短路，而且可以減小在基板的能動面上形成的絕緣層的內部應力或熱膨脹系數。這樣能夠使基板與絕緣層的內部應力或熱膨脹系數之差減小，抑制基板的彎曲。
而且本發(fā)明是在基板的能動面上形成了集成電路的半導體裝置，其特征在于，其中具備從所述基板的能動面至背面?zhèn)刃纬闪送椎乃龌?；在所述通孔的內壁面上形成的絕緣層；和在所述絕緣層的內側形成、從所述能動面的背面?zhèn)嚷冻龅碾姌O。
根據這種構成，由于在基板的能動面上無絕緣層或者至少形成一部分，所以不但能夠防止因電極的外周部形成的絕緣層引起的短路，而且可以消除或減輕在基板上形成的絕緣層的內部應力或熱膨脹系數。這樣可以防止基板產生彎曲。
而且本發(fā)明的電路基板，其特征在于，其中具備上述的半導體裝置。這樣能夠提供一種具有上述效果的電路基板。此外，本發(fā)明的電子儀器，其特征在于，其中具備上述的電路基板。這樣，可以提供一種具有上述效果的電子儀器。


圖1是第一種實施方式涉及的半導體芯片中電極部分的側截面圖。
圖2是第一種實施方式涉及的半導體芯片制造方法的說明圖。
圖3是第一種實施方式涉及的半導體芯片制造方法的說明圖。
圖4是第一種實施方式涉及的半導體芯片制造方法的說明圖。
圖5是第一種實施方式涉及的半導體芯片制造方法的說明圖。
圖6是第一種實施方式涉及的半導體芯片制造方法的說明圖。
圖7是第一種實施方式涉及的半導體芯片制造方法的說明圖。
圖8是第一種實施方式涉及的半導體裝置層疊狀態(tài)的說明圖。
圖9是再配線的說明圖。
圖10是再配線的說明圖。
圖11是電路基板的說明圖。
圖12是第二種實施方式涉及的半導體芯片制造方法的說明圖。
圖13是第二種實施方式涉及的半導體芯片制造方法的說明圖。
圖14是作為電子儀器一個實例的移動電話機的立體圖。
圖中2…半導體芯片，10…基板，22…絕緣膜(絕緣層)，24…基底膜，26、32…抗蝕劑(掩模材料)，34…電極，40…焊料層(接合材料)具體實施方式
以下參照

實施本發(fā)明用的實施方式。其中在以下說明用的各圖中，為使將各部件繪成可識別的大小而適當變更了各部件的比例尺。
首先用圖1說明涉及本發(fā)明的作為半導體裝置第一種實施方式的半導體芯片。圖1是本實施方式涉及的半導體芯片的電極部分的側截面圖。本實施方式涉及的半導體芯片2，具備形成了集成電路的基板10；在從基板10的能動面10a至基板的背面?zhèn)?0b形成通孔H4的內部，借助于作為第一絕緣層的絕緣膜22而形成的電極34；和在基板10的背面?zhèn)?0b上形成的作為第二絕緣層的絕緣膜26。
(半導體裝置)圖1所示的半導體芯片2中，在由硅(元素Si)等組成的基板10的表面10a上形成由晶體管、存儲元件和其他電子元件構成的集成電路(圖示省略)。在該基板10的能動面10a上形成由SiO2(二氧化硅)等組成的絕緣膜12。進而在該絕緣膜12的表面上形成由硼磷硅酸玻璃(以下叫作BPSG)等構成的層間絕緣膜14。上述基板10的厚度，例如為625微米左右。
在該層間絕緣膜14表面的所定部分上形成有電極襯墊16。這種電極襯墊16依次將由Ti(鈦)等組成的第一層16a、由TiN(氮化鈦)等組成的第二層16b、由AlCu(鋁/銅)等組成的第三層16c和由TiN等組成的第四層(罩頂層cap)16d層疊而成。其中電極襯墊16的構成材料，可以根據電極襯墊16所需的電學特性、物理特性和化學特性適當變更。也就是說，既可以使用作為集成電路的電極一般采用的、僅用鋁形成的電極襯墊16，也可以僅用電阻低的Cu形成電極襯墊16。
電極襯墊16俯視下在半導體芯片2周邊部以并列方式形成。其中電極襯墊16，當在半導體芯片2周邊部以并列方式形成的情況下，往往同時在中央部并列形成。在周邊部形成的情況下，至少沿著半導體芯片2的一邊(多的情況下沿著兩邊或四邊)并列形成。而且各電極襯墊16與上述的集成電路在未圖示之處電連接。其中應當注意在電極襯墊16的下方沒有形成集成電路這一點。
在層間絕緣膜14的表面上形成有鈍化膜18將該電極襯墊16覆蓋。鈍化膜18由SiO2(二氧化硅)、SiN(氮化硅)聚酰亞胺樹脂等形成，例如形成為1微米左右膜厚。
而且在電極襯墊16的中央部形成有鈍化膜18的開口部H1和電極襯墊16的開口部H2。其中開口部H2的直徑比開口部H1的直徑小，例如設定在60微米左右。而且在電極襯墊16中的第四層16d上設有相同直徑的開口。另一方面，在鈍化膜1 8的表面以及開口部H1和開口部H2的內面上形成有由SiO2(二氧化硅)組成的絕緣膜20。
在電極襯墊16的中央部，形成將絕緣膜20、層間絕緣膜14、絕緣膜12和基板10貫通的孔部H3?？撞縃3的直徑形成得比開口部H2的直徑小，例如30微米左右。其中孔部H3并不限于俯視呈圓形，也可以形成俯視呈矩形。由開口部H1、開口部H2和孔部H3形成從基板的能動面向背面?zhèn)蓉炌ǖ耐譎4。這種通孔H4的深度例如為70微米左右。
絕緣膜22沿著上述通孔H4的內部表面形成。進而從通孔H4的內部表面在基板10上形成的絕緣膜20上延伸而形成著。在上述絕緣膜20上形成的絕緣膜22，比通孔H4的開口部H1的直徑稍大，在通孔H4的周緣部形成。而且其他區(qū)域變成使絕緣膜20露出的狀態(tài)。在電極襯墊16的第三層16c的表面上形成的絕緣膜20和絕緣膜22，沿著開口部H2的周緣被除去一部分，將電極襯墊16和電極34電連接。而且絕緣膜22從上述通孔H4的內壁表面朝著基板10的背面?zhèn)?0b突出而形成，在基板10的背面?zhèn)刃纬呻姌O端子時起著保護膜作用。此外，上述絕緣膜22用于防止電流產生泄漏以及氧和水分等產生蝕刻用的，例如形成1微米左右厚度。
這樣在露出的電極襯墊16的第三層16c的表面上，和殘留的絕緣膜22的表面上形成有基底膜24。這種基底膜24，由在絕緣膜22等的表面上形成的阻擋層(屏蔽金屬)，和在阻擋層的表面形成的籽晶層(籽晶電極)構成。阻擋層，是用于防止后述的電極34的構成材料向基板10擴散用的，由TiW(鎢化鈦)、TiN(氮化鈦)、TaN(氮化鉭)等組成。另一方面，籽晶層是通過電鍍處理形成后述的電極34時成為電極的層，由Cu、Au、Ag等構成。
而且在此基底膜24的內側形成有電極34。這種電極34由Cu和W等電阻低的導電材料制成。其中若使用在多晶硅中摻雜了B、P等雜質的導電材料形成電極34，則由于不必防止向基板10擴散，所以不需要上述的阻擋層。而且通過在通孔H4上形成電極34，形成電極34的插頭36。其中插頭36和電極襯墊16在圖1中的P部由基底膜24電連接的。而且插頭36的下端面向外部露出。另一方面，通過在鈍化膜18的上方將電極34延伸設置在開口部H1的周緣部，形成電極34的端子部35。這種端子部35并不限于俯視呈圓形，而且也可以形成矩形。
另外，在第一種實施方式中，電極34的插頭36的端面形成得從基板10的背面?zhèn)韧怀觥２孱^部分36的突出高度，例如設定在10～20微米左右。這樣當層疊多個半導體芯片之際，能夠確保半導體芯片之間的相互間隔，所以容易將基底膜等填充在各半導體芯片的間隙中。其中通過調整插頭部36的突出高度，能夠調整所層疊的半導體芯片相互之間的間隔。而且即使層疊之前在半導體芯片2的背面?zhèn)?0b上涂布熱固性樹脂等，以此代替層疊后填充基底膜的情況下，由于也能避開突出的插頭部分36涂布熱固性樹脂等，所以確實地進行半導體芯片的配線連接。
另一方面，在電極34的端子部35的上面形成有焊料層40(接合材料)。這種焊料層40雖然也可由一般的PbSn合金形成，但是從環(huán)境等方面考慮，優(yōu)選用AgSn合金等無鉛焊料形成。其中也可以代替作為軟焊料的焊料層40，采用由SnAg合金等制成的硬焊料(熔融金屬)層或者由Ag糊料等形成的金屬糊料層。從環(huán)境上考慮，這種硬焊料層和金屬糊料層也優(yōu)選用無鉛焊料形成。本實施方式中涉及的半導體芯片2構成為如上。
(制造方法)以下利用圖2～圖6說明本實施方式涉及的半導體芯片的制造方法。圖2～圖6是本實施方式涉及的半導體芯片制造方法的說明圖。以下雖然是以對半導體基板中多個半導體芯片形成區(qū)域同時進行處理的情況為例加以說明的，但是也可以對單個半導體芯片進行以下所示的處理。
首先如圖2(a)所示，在基板10的表面上形成絕緣膜12和層間絕緣膜14。而且在層疊絕緣膜14的表面上形成電極襯墊16。具體講，首先在層疊絕緣膜14的全部表面上依次形成從電極襯墊16的第一層至第四層的薄膜。而且，各薄膜的形成均采用濺射法進行。進而在其表面上涂布抗蝕劑等。接著利用光刻技術將抗蝕劑圖案形成為電極襯墊16的最終形狀。而且以經過圖案形成的抗蝕劑作為掩模進行蝕刻，使電極襯墊形成所定形狀(例如矩形)，然后在電極襯墊16上形成鈍化膜18。
接著使鈍化膜18形成開口部H1。其具體操作順序是首先在鈍化膜的全部表面上涂布抗蝕劑?？刮g劑既可以是光敏抗蝕劑、電子射線抗蝕劑或X射線抗蝕劑，也可以是正型或負型抗蝕劑。而且抗蝕劑的涂布可以采用旋涂法、浸涂法或噴涂法等進行。其中涂布抗蝕劑后進行預焙。而且通過用形成了開口部H1的掩模對抗蝕劑進行曝光處理，進而進行顯影處理，使抗蝕劑圖案形成為開口部H1的形狀。其中抗蝕劑經過圖案形成后，進行后焙。
而且以圖案形成的抗蝕劑作為掩模，將鈍化膜18進行蝕刻。而且在本實施方式中，與鈍化膜18一起也將電極襯墊16的第四層也進行蝕刻。蝕刻雖然可以也采用濕式蝕刻，但是優(yōu)選采用干式蝕刻。干式蝕刻也可以是活性離子蝕刻(RIEReactive Ion Ething)。其中，在鈍化膜18上形成開口部H1后，利用剝離液將鈍化膜18上的抗蝕劑剝離。通過以上方式，如圖2(a)所示，可以在鈍化膜18上形成開口部H1，使電極襯墊16露出。
進而如圖2(b)所示，相對于電極襯墊16形成開口部H2。其具體順序是首先在露出的電極襯墊16和鈍化膜18的全部表面上涂布抗蝕劑，圖案形成為開口部H2的形狀。接著以圖案形成的抗蝕劑作為掩模對電極襯墊16進行干式蝕刻。干式蝕刻可以采用活性離子蝕刻。然后若將抗蝕劑剝離，則如圖2(b)所示，可以在電極襯墊16上形成開口部H2。
然后如圖2(c)所示，在基板10的上方全部表面上形成絕緣膜20。這種絕緣膜20采用干式蝕刻將基板10對孔部H3穿孔時，具有作為掩模的功能。其中絕緣膜20的厚度，利用在基板10上穿孔的孔部H3的深度例如設定在2微米左右。本實施方式中，雖然使用了SiO2作為絕緣膜20，但是若采用與Si的選擇比，則也可以使用抗蝕劑。而且在絕緣膜20上利用PECVD(Plasma Enhabced Chemial Vapor Deposition等離子體增強的化學氣相沉積)法形成了正硅酸四乙酯(Tetra Ethyl Ortho SilicateSi(OC-2H5)4，以下叫作TEOS)即PE-TEOS，或者采用CVD法形成的氧化硅等。
其次在絕緣膜20上圖案形成孔部H3的形狀。其具體順序是首先在絕緣膜20的全部表面上涂布抗蝕劑，圖案形成為開口部H3的形狀。接著以圖案形成的抗蝕劑作為掩模對絕緣膜20、層疊絕緣膜14和絕緣膜12進行干式蝕刻。然后若將抗蝕劑剝離，則可以在絕緣膜20等上形成孔部H3，使基板10露出。
進而通過高速干式蝕刻在基板10上穿孔形成孔部H3。其中可以采用RIE和ICP(Inductively Coupled Plasma感應耦合等離子)作為干式蝕刻法。此時如上所述，可以采用絕緣膜20(SiO2)作為掩模，但是也可以用抗蝕劑作為掩模代替絕緣膜20。其中孔部H3的深度可以根據最終形成的半導體芯片的厚度適當選擇。也就是說，將半導體芯片蝕刻到最終的厚度之后，聚氟乙烯孔部H3的深度設定得使在孔部H3內部形成的電極端部在基板10的背面?zhèn)壬下冻?。通過上述方式如圖2(c)所示，可以在基板10上形成孔部H3。而且借助于開口部H1、開口部H2和孔部H3，可以從基板10的能動面至內部形成凹部H0。
然后如圖3(a)所示，在凹部H0的內面和絕緣膜20的表面上形成作為第一絕緣層的絕緣膜22。這種絕緣膜22，例如由PE-TEOS或O3-TEOS等組成，例如由等離子體TEOS等組成，使表面膜厚達到1微米左右。接著在基板10的全部表面上涂布抗蝕劑將凹部H0覆蓋?？刮g劑利用旋涂法等進行涂布。而且使掩模圖案形成得比凹部H0的開口半徑H0大的形狀的圖案對抗蝕劑照射進行曝光處理。通過顯影處理，用溶劑溶解曝光部的抗蝕劑，使未曝光部的抗蝕劑圖案殘留下來。也就是說，可以形成比凹部H0開口半徑大的形狀的抗蝕劑，將凹部H0的上面覆蓋。
接著對絕緣膜22和絕緣膜20進行各向異性蝕刻，使電極襯墊16的一部分露出。而且在本實施方式中，使電極襯墊16的一部分沿著開口部H2的周邊露出。其具體順序是，首先在絕緣膜22的整個面上涂布抗蝕劑等，將露出的部分圖案形成。接著以被圖案形成的抗蝕劑作為掩模，對絕緣膜22和絕緣膜20進行各向異性蝕刻。這種各向異性蝕刻應當采用RIE等干式蝕刻法。通過以上方式形成圖3(a)所示的狀態(tài)。
進而如圖3(b)所示，在基板10上形成的絕緣膜22的全部表面上涂布抗蝕劑26，將凹部H0覆蓋?？刮g劑26可以采用旋涂法、浸涂法或噴涂法等各種方法在基板10上涂布。
然后對上述抗蝕劑26進行曝光處理和顯影處理，圖案形成為所定形狀。具體講在曝光處理時，通過被設定得比形成為作為凹部H0的形狀的圓形形狀，凹部H0的開口部H0直徑比70微米大的掩模對抗蝕劑26照射光線，將上述圖案轉寫。接著在顯影處理中，用溶劑溶解經過上述曝光處理而曝光的曝光部，使未曝光部殘留下來。其后對上述抗蝕劑26進行熱處理預焙。這樣如圖3(b)所示，能夠使形成得比開口部H1直徑大的抗蝕劑圖案形成。
進而如圖4(a)所示，以經過上述曝光處理和顯影處理形成的具有所定圖案的抗蝕劑25作為掩模，進行干式蝕刻。干式蝕刻采用可以作各向異性蝕刻的RIE法進行。這種干式蝕刻用的RIE裝置，被設定在200W功率和0.3乇壓力下，在此條件下進行蝕刻處理。首先，將作為反應生成物的活性種CF430sccm導入RIE裝置內。而且對RIE裝置施加電壓，使導入的CF4等離子化，使等離子附著在基板10上形成的絕緣膜22的表面上，使其反應。這樣生成具有揮發(fā)性的反應生成物，通過使這種反應生成物從基板10上形成的絕緣膜22的表面上脫離來進行活性蝕刻。蝕刻結束后，用剝離液等除去抗蝕劑26。本實施方式中，在基板10上形成的絕緣膜22，除凹部H0的周緣部以外，通過上述蝕刻大體被除去的狀態(tài)而形成的。
另外，作為使其與絕緣膜22的表面反應的反應生成物，優(yōu)選采用CHF3、C4F8等。而且優(yōu)選通過變更對上述的RIE裝置的功率、壓力和向RIE裝置內導入的反應生成物的導入量的設定，來調整絕緣膜22蝕刻的進行過程。例如，將RIE裝置的功率提高到高于上述條件并降低壓力的情況下，能夠使上述反應生成物增多，結果蝕刻的進展速度總體加快，可以將在基板10上形成的絕緣膜22的表面蝕刻得更多。
然后如圖4(b)所示，在上述蝕刻除去的表面上形成使電極襯墊16露出的表面和殘存的絕緣膜22的表面。作為基底膜24，首先形成阻擋層，并在其上形成籽晶層。阻擋層和籽晶層，例如用真空蒸鍍法、濺射法、離子鍍法等PVD(Physical Vapor Deposition物理氣相沉積)法，以及CVD法、IMP(離子金屬等離子)法、無電解電鍍法形成。
進而如圖5(a)所示形成電極34。其具體順序是首先在基板10的上方的全面上涂布抗蝕劑32?？梢圆捎秒婂冇靡后w抗蝕劑或干膜等作為抗蝕劑32。另外雖然也可以采用半導體裝置中一般對設置的Al電極蝕刻時用的抗蝕劑或具有絕緣性的樹脂抗蝕劑，但是前提是對于在后述工序中使用的電鍍液和蝕刻液具有耐蝕刻性。
抗蝕劑32的涂布，采用旋涂法、浸涂法或噴涂法等進行。其中抗蝕劑32的厚度設定得與應當形成的電極34的端子部35的高度與焊料層40的厚度之和相同。其中，涂布抗蝕劑32后進行預焙。
接著將抗蝕劑圖案形成為應當形成電極34的端子部35的平面形狀。具體講，采用形成了所定圖案的掩模通過進行曝光處理和顯影處理，將抗蝕劑32圖案形成。其中端子部35的平面形狀若是矩形，則對抗蝕劑32圖案形成為矩形形狀的開口部。開口部的大小，根據半導體芯片中電極34的間距等設定，例如形成120或80微米邊長尺寸的正方形。這里在圖案形成后將開口部的尺寸設定得使抗蝕劑32不會產生破壞。
以上對32將電極34的端子部35包圍的方式形成抗蝕劑的方法進行了說明。然而，不一定必須使抗蝕劑32形成得將端子部35的四周包圍。例如當電極34形成得僅在圖4(a)的紙面左右方向相鄰的情況下，也可以在進入該紙面的方向上形成抗蝕劑。這樣至少可以在沿著端子部35的外形形狀的一部分上形成抗蝕劑。
以上說明了采用光刻技術形成抗蝕劑32的方法。然而一旦采用這種方法形成抗蝕劑32，當全面涂布抗蝕劑時一部分抗蝕劑會進入孔部H3內，即使顯影處理也會有以殘渣形式殘留在孔部H3內的問題。而且例如優(yōu)選采用干膜或者絲網印刷等印刷方法，在圖案形成狀態(tài)下形成抗蝕劑32。此外，還可以采用噴墨裝置等液滴噴出裝置，僅向抗蝕劑32的形成位置噴出抗蝕劑液滴，形成圖案形成狀態(tài)下的抗蝕劑32。這樣能夠在抗蝕劑不會進入孔部H3內的情況下形成抗蝕劑32。
接著以此抗蝕劑32作掩模向凹部H0內填充電極材料，形成電極34。電極材料的填充，采用電鍍法和CVD法等進行。電鍍處理例如采用電化學沉積(ECP)法。其中使用構成基底膜24的籽晶層作為電鍍處理的電極。而且電鍍裝置使用杯式電鍍裝置。杯式電鍍裝置，是一種以使電鍍液體從杯狀容器中噴出而進行電鍍?yōu)樘卣鞯难b置。這樣可以將電極材料填充在凹部H0內，形成插頭部36。而且也可以將電極材料填充在于抗蝕劑32上形成的開口部內，形成端子部35。
然后在電極34的上面形成焊料層40。焊料層40的形成，采用焊料電鍍法和絲網印刷法等進行。而且可以使用構成基底膜24的籽晶層作為焊料電鍍的電極。而且可以使用杯式電鍍裝置作為電鍍裝置。另一方面，也可以形成由SnAg等組成的硬焊料層代替焊料層。硬焊料層也可以采用電鍍法和印刷法等形成。通過上述方式形成圖4(a)所示的狀態(tài)。
接著如圖5(b)所示，利用剝離液等將抗蝕劑32剝離(除去)。其中剝離液可以使用臭氧水等。進而除去在基板10的上方露出的基底膜24。其具體順序是首先在基板10的上方的全面上涂布抗蝕劑，圖案形成電極34的端子部35的形狀。然后以被圖案形成的抗蝕劑作為掩模，將基底膜24蝕刻。而且形成了硬焊料層以代替焊料層40的情況下，能以該硬焊料層作為掩模，將基底膜24蝕刻。這種情況下由于不需要光刻工序，所以能夠簡化制造工序。
進而如圖6(a)所示，將基板10上下反轉后，將加強構件50安裝在基板10的下方。作為加強構件50雖然可以采用保護膜等，但是優(yōu)選采用玻璃等硬質材料。這樣對基板10的背面?zhèn)冗M行加工時，能夠防止基板10上產生裂紋等。借助于粘接劑52將加強構件50安裝在基板10上。作為粘接劑52，應當使用熱固性粘接劑或光固化性粘接劑等固化性粘接劑。這樣不僅能吸收基板10的能動面10a上的凹凸，而且還能將加強構件50牢固地安裝。此外，使用紫外線固化性粘接劑等光固化性粘接劑作為粘接劑52的情況下，優(yōu)選采用玻璃等透光性材料作為加強構件50。這種情況下，通過從加強構件50的外側照射光線，能夠簡單地使粘接劑52固化。
然后如圖6(b)所示，對基板10背面?zhèn)?0B的全部表面進行蝕刻，使絕緣膜22的端部露出，將電極34的端部從基板10的背面?zhèn)?0b向外側配置。蝕刻可以采用濕式蝕刻法或干式蝕刻法。其中，如果對基板10的背面?zhèn)?0b粗拋光后進行蝕刻，使絕緣膜22的端部露出，則能夠縮短制造時間。而且也可以與對基板10的蝕刻同時，蝕刻除去絕緣膜22和基底膜24。
以下如圖7所示，使電極34的端部露出。具體講，除去絕緣膜22和基底膜24，使電極34的端部露出。絕緣膜22和基底膜24的除去，可以采用CMP(Chemical and Mechanical Polishing化學和機械拋光)拋光等方式進行。CMP是借助于兼有拋光布對基板的機械拋光和向其供給的拋光液的化學作用而對基板進行拋光的。其中拋光除去絕緣膜22和基底膜24時，也可以將電極34的端部拋光。這種情況下，由于基底膜24被完全除去，所以能夠防止層疊半導體芯片時電極之間的導通不良。
其后用溶劑等將粘接劑52溶解，從基板10上取下加強構件50。其次將切片膠帶(圖示略)粘貼在基板10的背面?zhèn)?0b上，通過對基板10切片而分離成單個半導體芯片。而且也可以通過CO2激光或YAG激光照射將基板10切斷。
這樣形成圖1所示的狀態(tài)，完成本實施方式涉及的半導體芯片2。
(層疊結構)將以上方式形成的半導體芯片2層疊，形成三維安裝的半導體裝置。
圖8是表示層疊了本實施方式涉及的半導體芯片狀態(tài)的側截面圖。各半導體芯片2a、2b，被配置在下層半導體芯片2b中電極34的端子部的上面，處于上層半導體芯片2a中電極34的插頭部的下端面位置上。而且借助于焊料層40將各半導體芯片2a、2b中的電極34互相接合。具體講，通過軟溶不但使焊料層40溶解，而且還在接合部形成焊料合金，將二者機械和電學接合。利用以上方式將各半導體芯片2a、2b用配線連接。而且必要時，還可以在層疊的各半導體芯片間的空隙中填充基底膜。
(再配置配線)為將以上述方式層疊的半導體裝置安裝在電路基板上，應當進行再配線。首先簡單說明再配線。圖9(a)和(b)是半導體芯片的再配線說明圖。在圖9(a)所示的半導體芯片61的表面上，由于沿著其對邊形成多個電極62，所以相鄰的電極間的相互間距變窄。一旦將這種半導體芯片61安裝在電路基板上，相鄰的電極間就有互相短路之虞。而且為了擴展電極相互間的間距，將沿著半導體芯片61的對邊形成的多個電極62進行向中央部引出的再配線。
圖9(b)是表示進行再配線的半導體芯片的俯視圖。在半導體芯片61的表面中央，將圓形的多個電極襯墊63在基體上排列形成。各電極襯墊63，用再配線64連接到一個或多個電極62上。這樣能將狹窄間距的電極62向中央部引出，大間距化。
圖10是沿著圖9(b)中A-A線的側截面圖，將上述方式層疊形成的半導體裝置上下反轉，在處于最下層的半導體芯片61的底面中央部上，形成有焊料-抗蝕劑65。而且從電極62的端子部至焊料-抗蝕劑65的表面形成有再配線64。在再配線64的焊料-抗蝕劑65側的端部形成電極襯墊63，在該電極襯墊63的表面上形成有凸塊(bump)78。凸塊78例如是焊料凸塊，利用印刷法形成。其中，使增強用樹脂66等在半導體芯片61的底面全體上成型。
(電路基板)圖11是電路基板的立體圖。圖11中，經半導體芯片層疊而成的半導體裝置，被安裝在電路基板1000上。具體講，在半導體裝置1中最下層的半導體芯片上形成的凸塊，通過軟溶和FCB(Film Chip Bonding膜芯片連接)等，對著在電路基板1000的表面上形成的電極襯墊安裝。其中，也可以在電路基板之間夾持各向異性導電性膜的情況下安裝半導體裝置1。
第一種實施方式中，在凹部H0上形成電極34之前進行了絕緣膜22的蝕刻工序。與此相比，本實施方式中在凹部H0上形成電極34之后才進行絕緣膜22蝕刻工序這一點不同。以下參照附圖詳細說明本實施方式。另外，在本實施方式中將省略對與上述第一種實施方式相同工序的說明。
首先，直至第一種實施方式中圖2(a)～(c)和圖3(a)為止的工序，在本實施方式中也進行同樣的工序，通過這些工序在基板10上形成絕緣膜22。接著如圖12(a)所示，在露出的電極襯墊16的表面上和絕緣膜22的全面上形成基底層24。因此在本實施方式，與在形成基底膜24之前蝕刻絕緣膜22的第一種實施方式不同。而且關于這種基底膜24的形成，采用與第一種實施方式中說明的同樣方法形成。
進而如圖12(b)所示，形成電極34。在形成基底層24的全部表面上涂布抗蝕劑，將抗蝕劑32圖案形成為圓形或矩形等所定形狀。而且采用電鍍法形成電極34。具體辦法，利用與第一種實施方式中說明的同樣方法形成。
接著如圖13(a)所示，在電極34的上面形成焊料層40。關于焊料層40的形成，也采用與第一種實施方式中說明的同樣方法進行。然后如圖13(b)所示，以上述焊料層40作掩模同時蝕刻絕緣膜22和基底層24。關于這種絕緣膜22的蝕刻，也采用與第一種實施方式中說明的同樣方法進行。關于其后的工序，也采用與第一種實施方式中圖6(a)、 (b)和圖7所示的同樣工序進行。經過這些過程形成半導體芯片2。
因此，本實施方式中對絕緣膜22蝕刻的情況下，能以焊料層40作掩模蝕刻絕緣膜22。焊料層40如上所述，當在半導體芯片2上再層疊半導體芯片2的情況下，可以采用兩個半導體芯片2的電極34作為電連接方式。因此，利用半導體裝置1的制造過程的這一個過程，就能蝕刻絕緣膜22，可以省略采用光刻法的抗蝕劑圖案形成工序。其結果，能夠防止電極34被蝕刻除去。
(電子儀器)以下利用圖14說明具備上述的半導體裝置的電子儀器實例。圖14是移動電話機的立體圖。將上述的半導體裝置配置在移動電話機300的框體內部。
另外，上述的半導體裝置，除移動電話機以外還可以用于各種電子儀器上。例如，還可以應用在液晶投影儀、與多媒體對應的個人計算機(PC)和工程工作站(EWS)、尋呼機、文字處理器、電視機、取景框型或監(jiān)控型的磁帶攝像機、電子記事本、臺式電子計算機、汽車導航裝置、POS終端和具備觸摸屏的裝置等電子儀器之中。
本發(fā)明的技術范圍并不限于上述的實施方式，其中也包括在不超出本發(fā)明要點的范圍內對上述的實施方式所做的各種變更。
例如，在上述的第一種實施方式中，蝕刻絕緣膜22的情況下，采用光刻法形成由所定圖案構成的抗蝕劑26，以此抗蝕劑26作掩模進行蝕刻。與此相比，也可以不以抗蝕劑26作掩模進行蝕刻，而直接對絕緣膜22進行蝕刻。也就是說，使在基板10上形成絕緣膜22的蝕刻速度比在凹部H0內部形成的絕緣膜22的蝕刻速度快，通過在此條件下進行各向異性蝕刻，也可以無需掩模而對絕緣膜22進行蝕刻。其中，所述蝕刻，可以采用濕式蝕刻、干式蝕刻等各種蝕刻方法進行。這樣可以在凹部H0內部殘留絕緣膜22的情況下，蝕刻在基板10上形成的絕緣膜22。而且，由于省略光刻工序，所以縮短制造時間和簡化制造工序。
而且在上述第一種和第二種實施方式中，雖然是將在基板10的凹部H0周緣部上形成的絕緣膜22全部除去，但是也優(yōu)選不完全除去此絕緣膜22，而是將絕緣膜22減薄得厚度比在電極34的外周部形成的絕緣膜22小。這樣能將基板10上形成的絕緣膜22的內部應力和熱膨脹系數減小，可以抑制芯片化時基板10的彎曲。
權利要求
1.一種半導體裝置的制造方法，是具有貫通基板的電極的半導體裝置的制造方法，其特征在于，其中依次具有在所述基板的能動面上形成凹部的工序；在包含所述凹部內部的所述基板的能動面上形成絕緣層的工序；除去在所述凹部外部形成的所述絕緣層的至少一部分的工序；在形成了所述絕緣層的所述凹部內部充填導電體，以形成所述電極的工序；和除去所述能動面的背面?zhèn)?，使所述電極從所述能動面的背面?zhèn)嚷冻龅墓ば颉?br> 2.根據權利要求1所述的半導體裝置的制造方法，其特征在于，其中在所述絕緣層除去工序中，用掩模材料覆蓋所述凹部后蝕刻所述絕緣層。
3.根據權利要求1所述的半導體裝置的制造方法，其特征在于，其中在所述絕緣層除去工序中，在使所述基板上形成的絕緣層的蝕刻速度比在所述基板的所述凹部內部形成的絕緣層的蝕刻速度快的條件下，進行全面蝕刻。
4.一種半導體裝置的制造方法，是具有貫通基板的電極的半導體裝置的制造方法，其特征在于，其中依次具有在所述基板的能動面上形成凹部的工序；在包含所述凹部內部的所述基板的能動面上形成絕緣層的工序；在形成了所述絕緣層的所述凹部內部充填導電體，以形成所述電極的工序；除去在所述凹部外部形成的所述絕緣層的至少一部分的工序；和將所述能動面的背面?zhèn)瘸?，使所述電極從所述能動面的背面?zhèn)嚷冻龅墓ば颉?br> 5.根據權利要求4所述的半導體裝置的制造方法，其特征在于，其中在所述絕緣層除去工序中，用掩模材料覆蓋所述凹部后蝕刻所述絕緣層。
6.根據權利要求4所述的半導體裝置的制造方法，其特征在于，其中在所述絕緣層除去工序中，用粘合材料覆蓋所述凹部內部后蝕刻所述絕緣層。
7.一種半導體裝置，是在基板的能動面上形成了集成電路的半導體裝置，其特征在于，其中具備從基板的能動面至背面?zhèn)刃纬闪送椎乃龌?；在所述基板和所述通孔的內壁面上形成的絕緣層；和在所述絕緣層內側形成、從所述能動面的背面?zhèn)嚷冻龅碾姌O；在所述基板的能動面上形成的所述絕緣層的厚度，比在所述電極的外周形成的所述絕緣層的厚度小。
8.一種半導體裝置，是在基板的能動面上形成了集成電路的半導體裝置，其特征在于，其中具備從基板的能動面至背面?zhèn)刃纬闪送椎乃龌?；在所述通孔的內壁面上形成的絕緣層；和在所述絕緣層內側形成、從所述能動面的背面?zhèn)嚷冻龅碾姌O。
9.一種電路基板，其特征在于，其中具備權利要求8所述半導體裝置。
10.一種電子儀器，其特征在于，其中具備權利要求9所述的電路基板。
全文摘要
提供一種能夠抑制或消除因基板與在基板上形成的功能層間應力差所造成的基板彎曲的半導體裝置和半導體裝置的制造方法、電路基板以及電子儀器。本發(fā)明的半導體裝置制造方法，是具有貫通基板的電極的半導體裝置制造方法，其特征在于，依次具有在所述基板的能動面上形成凹部的工序；在包含所述凹部內部的所述基板的能動面上形成絕緣層的工序；除去在所述凹部外部形成的所述絕緣層的至少一部分的工序；在形成了所述絕緣層的所述凹部內部充填導電體，以形成所述電極的工序；和除去所述能動面的背面?zhèn)龋顾鲭姌O從所述能動面的背面?zhèn)嚷冻龅墓ば颉?br> 文檔編號H01L27/01GK1684240SQ20051006732
公開日2005年10月19日 申請日期2005年4月15日 優(yōu)先權日2004年4月16日
發(fā)明者宮澤郁也 申請人:精工愛普生株式會社