專利名稱：制造摻雜氮的介電層的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造摻雜氮的介電層的方法，特別是涉及一種制造均勻摻雜氮的柵極氧化層的方法。
背景技術(shù)：
為了增加單一晶片的集成度，半導(dǎo)體元件朝小而密集的趨勢(shì)發(fā)展。而為了維持元件高效能要求，互補(bǔ)式金氧半導(dǎo)體(complementary metal oxidesemiconductor，CMOS)裝置中的柵極氧化層厚度亦需隨之下降，以于柵極與通道間維持一定的電容量。此因在柵極氧化層電容量大時(shí)，柵極氧化層內(nèi)的電場(chǎng)強(qiáng)度較低，從而可降低漏電流，提升元件的效能。例如，于130納米(nm)以下的半導(dǎo)體工藝中，甚至必須制造出厚度低于20埃()的柵極氧化層以符合元件效能的需求。
一般來說，柵極氧化層由氧化硅所構(gòu)成。然而，低厚度的氧化硅，難以達(dá)到高介電常數(shù)、熱穩(wěn)定性高、高崩潰電壓、低漏電流等要求。例如厚度低于50埃的氧化硅，即可能因電子和空穴穿越氧化層的能量屏障而造成漏電流(leakage current)。為改善此缺陷，目前通過將氮摻入柵極氧化層中，以增加?xùn)艠O氧化層的介電常數(shù)，從而制造出具有相同電容量、但厚度較厚的柵極氧化層，亦即具有等效氧化層厚度(equivalent oxide thickness，EOT)的柵極氧化層。
目前至少有兩種方式可將氮摻雜入柵極氧化層中。其一使氧化層于含氮化合物的氛圍下進(jìn)行熱成長(thermal growth)，例如在氧化氮氛圍下進(jìn)行的快速熱氧化(rapid thermal oxidation，RTO)程序，或者在氨氣氛圍下進(jìn)行的熱氧化程序。惟此種熱成長程序仍可能造成柵極氧化層含氮濃度不足，或者因氫擴(kuò)散進(jìn)入柵極氧化層而造成漏電。
另一種方法通過等離子體氮化工藝將氮離子注入柵極氧化層，例如利用單一步驟的分耦式等離子體氮化(decoupled plasma nitridation，DPN)進(jìn)行氮離子的注入。DPN利用等離子體氮化加上退火工藝，以產(chǎn)生等效氧化層厚度小于11埃的氧化層。利用DPN制造的柵極氧化層不但可更有效地減少柵極的漏電流，亦能提供優(yōu)選的硼阻斷功能，從而提高制造出的晶體管的效能。
然而，利用單一步驟DPN進(jìn)行的氮化，無法在柵極氧化層表面形成厚度且含氮量均勻的含氮層。特別是，于晶片的中央一帶的含氮量往往呈現(xiàn)不均勻的狀態(tài)，且晶片整體的含氮量均勻度亦不理想。以90納米工藝的晶片為例，一通過DPN程序所形成的含氮氧化層的氮分布均勻度約在8.1％左右。而在氧化層含氮量不均的情況下，其電容、起始電壓(threshold voltage)等電性亦會(huì)受到影響，從而造成晶片成品率的下降。因此，需要一種提升氧化層中氮分布均勻度的方法，以提升晶片的成品率。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種制造摻雜氮的介電層的方法，以解決上述現(xiàn)有摻雜氮的介電層中氮分布不均勻所產(chǎn)生的問題。
根據(jù)本發(fā)明的權(quán)利要求，揭露一種制造摻雜氮的介電層的方法。根據(jù)該方法，先于半導(dǎo)體基底上形成一介電層，并對(duì)該介電層進(jìn)行兩階段的氮化工藝。其中該氮化工藝，為分耦式等離子體氮化工藝，且其利用一具有雙線圈(dual coil)結(jié)構(gòu)的裝置進(jìn)行，其中于上述兩階段的氮化工藝中該兩線圈的電流比不相同。于氮化工藝完成后，對(duì)該介電層進(jìn)行一低溫退火工藝。接著對(duì)該介電層上進(jìn)行一高溫退火工藝。
本發(fā)明所提供的方法通過兩階段的氮化程序與兩階段的退火程序有效地提高氧化層中氮離子分布的均勻度，從而確保元件的品質(zhì)與晶片的成品率。


圖1為一折線圖，其描述分配電容參數(shù)在5％～50％時(shí)，所進(jìn)行的氮化程序中，氧化硅層各處的含氮量；圖2為一流程圖，其描述一根據(jù)本發(fā)明的優(yōu)選具體實(shí)施例；和圖3為一流程圖，其描述另一根據(jù)本發(fā)明的具體實(shí)施例。
簡單符號(hào)說明202于半導(dǎo)體基底上形成一氧化硅 302于半導(dǎo)體基底上形成一氧化層 硅層
204將分配電容參數(shù)調(diào)整為0～ 304將分配電容參數(shù)調(diào)整為0～10％以進(jìn)行第一氮化工藝 10％以進(jìn)行第一氮化工藝206將分配電容參數(shù)調(diào)整為15～ 306將分配電容參數(shù)調(diào)整為15～50％以進(jìn)行第二氮化工藝 50％以進(jìn)行第二氮化工藝208對(duì)該氧化硅層進(jìn)行一攝氏500 308對(duì)該氧化硅層進(jìn)行一退火工度至攝氏700度的退火工藝 藝210對(duì)該氧化硅層進(jìn)行一攝氏850度至攝氏1100度的退火工藝具體實(shí)施方式
目前實(shí)施的摻雜氮氧化層工藝皆以單一氮化工藝加上退火工藝進(jìn)行，是以對(duì)氮含量均勻度的改善有限。因此本發(fā)明提供一種兩階段氮化程序加上兩階段退火程序的摻雜氮氧化層制造方法，以更有效地解決現(xiàn)有方法的缺點(diǎn)。
本發(fā)明的方法主要利用DPN機(jī)器進(jìn)行。DPN為一種利用具有雙線圈結(jié)構(gòu)的裝置進(jìn)行等離子體氮化的技術(shù)。該雙線圈結(jié)構(gòu)由一內(nèi)線圈與外線圈所構(gòu)成，其中流經(jīng)該內(nèi)外線圈的電流可調(diào)整，從而調(diào)整分配電容參數(shù)。通過調(diào)整裝置所產(chǎn)生的分配電容參數(shù)，可控制摻雜氮的濃度。然而，此種雙線圈結(jié)構(gòu)除存在于DPN機(jī)器外，其它進(jìn)行等離子體工藝的機(jī)器、蝕刻機(jī)器、或用于等離子體增益化學(xué)氣相沉積(plasma enhanced chemical vapor deposition，PECVD)的機(jī)器皆包括類似的結(jié)構(gòu)。亦即，可依實(shí)際的需要，于上述各種機(jī)器中進(jìn)行本發(fā)明的方法。
此外，在進(jìn)行氮化工藝時(shí)，如提供不同的分配電容參數(shù)，降對(duì)均勻度造成不同的影響。請(qǐng)參見圖1，其顯示利用DPN機(jī)器進(jìn)行氮化程序時(shí)，將分配電容參數(shù)調(diào)為5～50％時(shí)，氧化硅層各處的含氮量。根據(jù)圖1，將分配電容參數(shù)調(diào)低而進(jìn)行氮化工藝時(shí)，可使晶片中央附近有偏高的含氮量。相反的將高分配電容參數(shù)調(diào)高而進(jìn)行氮化工藝時(shí)，則可使晶片周圍有較高的含氮量。是以，在經(jīng)過低分配電容參數(shù)與高分配電容參數(shù)兩階段的氮化工藝后，可使晶片中央與周邊的含氮量較為均勻。例如，先提供0～10％的較低分配電容參數(shù)以進(jìn)行一氮化工藝，再提供15～50％的較高分配電容參數(shù)以進(jìn)行另一氮化工藝，將可得到較為均勻的含氮量分布。
現(xiàn)請(qǐng)參見圖2，其根據(jù)本發(fā)明的一優(yōu)選具體實(shí)施例的流程圖。根據(jù)圖2，本發(fā)明首先利用現(xiàn)有熱成長(thermal growth)方式在用于90納米工藝的半導(dǎo)體基底上形成一氧化硅層(步驟202)。接著將DPN的分配電容參數(shù)調(diào)整為0～10％以對(duì)該氧化硅層進(jìn)行氮摻雜，從而完成第一次的氮化工藝(步驟204)。在完成第一次氮化后，半導(dǎo)體基底的中央將有較高的氮含量。接著，將DPN的分配電容參數(shù)調(diào)整為15～50％以對(duì)氧化硅層進(jìn)行氮摻雜，從而完成第二次的氮化工藝(步驟206)。該第二氮化工藝將使半導(dǎo)體基底周圍有較高的氮含量，從而彌補(bǔ)了第一次氮化工藝中基底周圍氮含量較中央少的問題。亦即，在經(jīng)過兩階段的氮化工藝后，將可于氧化硅表面達(dá)到優(yōu)選的氮含量均勻度。事實(shí)上根據(jù)本發(fā)明的優(yōu)選具體實(shí)施例，將可于氧化硅表面達(dá)到4.3％的氮含量均勻度，此較現(xiàn)有方法所達(dá)到的8.1％有顯著的改善。此外，必須強(qiáng)調(diào)的是，上述的兩階段氮化工藝順序可以對(duì)調(diào)。亦即，亦可先將分配電容參數(shù)調(diào)整為15～50％而進(jìn)行第一次氮化后，再將分配電容參數(shù)調(diào)整為0～10％以進(jìn)行第二次氮化。
此外，由于退火程序可進(jìn)一步增進(jìn)氧化硅層中氮分布的均勻度，以及其表面形狀的均勻度，因此，本發(fā)明于兩階段的氮化程序后，還進(jìn)一步進(jìn)行兩階段的退火工藝，以改善氧化硅層含氮量的均勻度以及晶片表面圖形的均勻度。請(qǐng)繼續(xù)參見圖2，首先，對(duì)該氧化硅進(jìn)行一攝氏500度至攝氏700度的低溫退火工藝(步驟208)。接著，再對(duì)該退火后的氧化硅層進(jìn)一步進(jìn)行一攝氏850度至攝氏1100度的高溫退火工藝(步驟210)。在完成兩階段的退火程序后，該氧化硅的氮含量均勻度已可達(dá)到3.8％。惟上述兩退火工藝的順序可對(duì)調(diào)，亦即，可先進(jìn)行該高溫的退火工藝，再進(jìn)行該低溫的退火工藝。
請(qǐng)參見圖3。圖3顯示本發(fā)明的另一具體實(shí)施例的流程圖。根據(jù)圖3，本發(fā)明首先利用現(xiàn)有熱成長方式于半導(dǎo)體基底上形成一氧化硅層(步驟302)。接著將DPN的分配電容參數(shù)調(diào)整為0～10％以對(duì)該氧化硅層進(jìn)行氮摻雜，從而完成第一次的氮化工藝(步驟304)。在完成第一次氮化后，將DPN的分配電容參數(shù)調(diào)整為15～50％以對(duì)該氧化硅層進(jìn)行氮摻雜，從而完成第二次的氮化工藝(步驟306)。同樣地，上述的兩階段氮化工藝順序可以對(duì)調(diào)，亦即，可先將分配電容參數(shù)調(diào)整為15～50％以進(jìn)行氮化后，再將分配電容參數(shù)調(diào)整為0～10％以進(jìn)行第二次氮化。最后，再對(duì)該氧化硅進(jìn)行一退火工藝(步驟308)。亦即，根據(jù)本發(fā)明，亦可于兩階段的氮化工藝后進(jìn)行單一程序的退火工藝，如此亦可獲得優(yōu)于現(xiàn)有技藝所能獲得的均勻度。
相較于現(xiàn)有技藝，本發(fā)明所提供的方法可有效提高柵極氧化層表面含氮量的均勻度。而在含氮量均勻度提高后，柵極氧化層的電容和起始電壓等電性接能得到相應(yīng)的提升。此外，由于本發(fā)明可利用既有DPN機(jī)器實(shí)施，因此極為經(jīng)濟(jì)且可符合大量制造的需求。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種制造摻雜氮的介電層的方法，該方法至少包括于半導(dǎo)體基底上形成一介電層；對(duì)該介電層進(jìn)行一第一氮化工藝對(duì)該介電層進(jìn)行一第二氮化工藝；對(duì)該介電層進(jìn)行一低溫退火工藝；以及對(duì)該介電層進(jìn)行一高溫退火工藝。
2.如權(quán)利要求1所述的方法，其中上述的介電層為一由氧化硅所構(gòu)成的氧化層，且該氧化層為可用于柵極上的柵極氧化層。
3.如權(quán)利要求1所述的方法，其中上述的第一氮化工藝與第二氮化工藝為一種分耦式等離子體氮化工藝，其利用一具有雙線圈結(jié)構(gòu)的裝置進(jìn)行，其中該雙線圈結(jié)構(gòu)由一組內(nèi)線圈與一組外線圈所構(gòu)成，其中兩線圈的電流比可調(diào)整。
4.如權(quán)利要求3所述的方法，其中上述的第一氮化工藝為一雙線圈的內(nèi)外線圈電流比在0％～10％的分耦式等離子體氮化工藝，而該第二氮化工藝為一雙線圈的內(nèi)外線圈電流比在15％～50％的分耦式等離子體氮化工藝。
5.如權(quán)利要求3所述的方法，其中上述的第一氮化工藝為一雙線圈的內(nèi)外線圈電流比在15％～50％的分耦式等離子體氮化工藝，而該第二氮化工藝為一雙線圈的內(nèi)外線圈電流比在0％～10％的分耦式等離子體氮化工藝。
6.如權(quán)利要求1所述的方法，其中上述的第一氮化工藝和該第二氮化工藝的工藝時(shí)間相同，且該工藝時(shí)間為15～1000秒。
7.如權(quán)利要求1所述的方法，其中上述的低溫退火指攝氏500度至700度的退火，而該高溫退火指于攝氏850度至1100度的退火。
8.一種制造摻雜氮的氧化層的方法，該方法至少包括于半導(dǎo)體基底上形成一氧化層；對(duì)該氧化層進(jìn)行一第一氮化工藝對(duì)該氧化層進(jìn)行一第二氮化工藝；以及對(duì)該氧化層進(jìn)行一退火工藝。
9.如權(quán)利要求8所述的方法，其中上述的氧化層為一由氧化硅所構(gòu)成，且該氧化層為可用于柵極上的柵極氧化層。
10.如權(quán)利要求8所述的方法，其中上述的第一氮化工藝與第二氮化工藝為一種分耦式等離子體氮化工藝，其利用一具有雙線圈結(jié)構(gòu)的裝置進(jìn)行，其中該雙線圈結(jié)構(gòu)由一組內(nèi)線圈與一組外線圈所構(gòu)成，其中兩線圈的電流比可調(diào)整。
11.如權(quán)利要求10所述的方法，其中上述的第一氮化工藝為一雙線圈的內(nèi)外線圈電流比在0％～10％的分耦式等離子體氮化工藝，而該第二氮化工藝為一雙線圈的內(nèi)外線圈電流比在15％～50％的分耦式等離子體氮化工藝。
12.如權(quán)利要求10所述的方法，其中上述的第一氮化工藝為一雙線圈的內(nèi)外線圈電流比在15％～50％的分耦式等離子體氮化工藝，而該第二氮化工藝為一雙線圈的內(nèi)外線圈電流比在0％～10％的分耦式等離子體氮化工藝。
13.如權(quán)利要求8所述的方法，其中上述的第一氮化工藝和該第二氮化工藝的工藝時(shí)間相同，且該工藝時(shí)間為15～1000秒。
14.如權(quán)利要求8所述的方法，其中上述的退火工藝指由攝氏500度至700度的低溫退火以及攝氏850度至1100度的高溫退火所構(gòu)成的兩階段退火工藝。
全文摘要
本發(fā)明提供一種制造摻雜氮的介電層的方法。根據(jù)該方法，先于半導(dǎo)體基底上形成一介電層后，對(duì)該介電層進(jìn)行兩階段的氮化工藝，接著進(jìn)行一到兩階段的退火工藝。由于利用該方法所形成的介電層中的氮分布較為均勻，因此該介電層具有較優(yōu)越的電性。
文檔編號(hào)H01L21/324GK1862776SQ200510068839
公開日2006年11月15日 申請(qǐng)日期2005年5月12日 優(yōu)先權(quán)日2005年5月12日
發(fā)明者王俞仁, 顏英偉, 龍健華, 黃國泰 申請(qǐng)人:聯(lián)華電子股份有限公司