專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置。
背景技術(shù)：
半導(dǎo)體裝置包括電導(dǎo)電體以及絕緣體的層積結(jié)構(gòu)。為了防止不同電位導(dǎo)電體的導(dǎo)通，絕緣體需要維持絕緣性能，但是，在現(xiàn)有技術(shù)中，難以實(shí)現(xiàn)。
專利文獻(xiàn)1特開2002-198374號(hào)公報(bào)發(fā)明內(nèi)容本發(fā)明的目的是防止不同電位導(dǎo)電體的導(dǎo)通。
根據(jù)本發(fā)明的半導(dǎo)體裝置，包括半導(dǎo)體襯底，其具有集成電路；積層體，設(shè)置在所述半導(dǎo)體襯底，包括多層導(dǎo)電體以及一層或多層絕緣體；外部端子，設(shè)置在所述積層體上；在所述外部端子的正下面分別與一個(gè)所述絕緣體的上面和下面接觸、并具有在所述外部端子的正下面相互重疊的部分的一對(duì)所述導(dǎo)電體，全部電連接。
根據(jù)本發(fā)明的半導(dǎo)體裝置，包括半導(dǎo)體襯底，其具有集成電路；積層體，設(shè)置在所述半導(dǎo)體襯底，包括多層導(dǎo)電體以及一層或多層絕緣體；外部端子，設(shè)置在所述積層體上；在所述外部端子的正下面分別與一個(gè)所述絕緣體的上面和下面接觸、并電切斷的一對(duì)所述導(dǎo)電體，全部在所述外部端子的正下面不重疊。
根據(jù)本發(fā)明的半導(dǎo)體裝置，所述集成電路包括電切斷所述一對(duì)導(dǎo)電體的開關(guān)元件，所述開關(guān)元件的一部分或全部位于所述外部端子的正下面。
根據(jù)本發(fā)明的半導(dǎo)體裝置，所述外部端子設(shè)置在最上層的所述導(dǎo)電體上并電連接，所述最上層的所述導(dǎo)電體比所述外部端子向所述積層體的投影面積小。


圖1是根據(jù)本發(fā)明實(shí)施形式的半導(dǎo)體裝置的一部分的剖面圖。
圖2是根據(jù)本發(fā)明實(shí)施形式的半導(dǎo)體裝置的一部分的平面圖。
圖3是說明適用于圖1和圖2所示實(shí)施形式的示意圖。
圖4是示出安裝根據(jù)本發(fā)明實(shí)施形式的半導(dǎo)體裝置的電路基板的圖。
圖5示出了包括根據(jù)本實(shí)施形式的半導(dǎo)體裝置、安裝其的襯底的半導(dǎo)體封裝體。
圖6示出了包括根據(jù)本實(shí)施形式的半導(dǎo)體裝置、安裝其的襯底、安裝襯底的電子面板的電子模塊。
圖7示出了包括根據(jù)本實(shí)施形式的半導(dǎo)體裝置的電子設(shè)備。
圖8示出了包括根據(jù)本實(shí)施形式的半導(dǎo)體裝置的電子設(shè)備。
具體實(shí)施例方式
下面，參照附圖就本發(fā)明的實(shí)施方式進(jìn)行說明。
圖1是示出根據(jù)本發(fā)明的實(shí)施形式的半導(dǎo)體裝置的一部分的剖面圖，圖2是示出根據(jù)本發(fā)明的實(shí)施形式的半導(dǎo)體裝置的一部分的平面圖。
半導(dǎo)體裝置具有半導(dǎo)體襯底(例如Si襯底)10。半導(dǎo)體襯底10可以是半導(dǎo)體結(jié)晶體。在半導(dǎo)體襯底10中添加雜質(zhì)，顯示出n型或p型導(dǎo)電型。半導(dǎo)體襯底10可以是半導(dǎo)體芯片，也可以是半導(dǎo)體晶片。半導(dǎo)體晶片被切斷(例如切成塊或劃線)而得到半導(dǎo)體芯片。
在半導(dǎo)體襯底10中，裝入集成電路12(參照?qǐng)D5)。在半導(dǎo)體晶片中的作為各半導(dǎo)體芯片的部分裝入集成電路(用于實(shí)現(xiàn)各半導(dǎo)體芯片的功能的單片式集成電路)12。如圖1所示，集成電路12可以包括開關(guān)元件20。開關(guān)元件20可以是保護(hù)電路(例如，靜電保護(hù)電路)或輸出驅(qū)動(dòng)器的至少一部分。
在本實(shí)施形式中，開關(guān)元件20是MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，Metal Oxide Semiconductor Field EffectTransistor)。為了構(gòu)成MOSFET，在半導(dǎo)體襯底10上形成勢(shì)阱22。勢(shì)阱22示出與半導(dǎo)體襯底10相反的導(dǎo)電型。在勢(shì)阱22中，隔著間隔，形成多個(gè)擴(kuò)散區(qū)域24、26、28。擴(kuò)散區(qū)域24、26、28是導(dǎo)入雜質(zhì)的區(qū)域，其導(dǎo)入方法可以是熱擴(kuò)散工藝，也可以是離子注入法。在圖1所示的例中，在作為漏極區(qū)域的一個(gè)擴(kuò)散區(qū)域26的左右兩側(cè)，有分別作為源極區(qū)域的一對(duì)擴(kuò)散區(qū)域24、28。擴(kuò)散區(qū)域24、26、28示出與勢(shì)阱22相反的導(dǎo)電型。在勢(shì)阱22上，形成絕緣膜(例如SiO2等的氧化膜)30。
在絕緣膜30上鄰接擴(kuò)散區(qū)域24、26之間的上方形成電極(以下，也稱為柵極電極)32。在絕緣膜30上鄰接擴(kuò)散區(qū)域26、28之間的上方形成電極(以下，也稱為柵極電極)34。電極32和34都通過絕緣膜30與擴(kuò)散區(qū)域24、26、28電絕緣。雖然未圖示，但電極32和34互相電連接。如圖2所示，電極32和34被引出而電連接在集成電路12的其他元件。在本實(shí)施形式中，電極32和34，通過化學(xué)氣相沉積法或?yàn)R射法由半導(dǎo)體(例如多晶硅)形成，但也可以用其他材料(例如金屬)形成。
在一對(duì)擴(kuò)散區(qū)域24、28之間的擴(kuò)散區(qū)域26的上方，形成導(dǎo)電體(漏極電極)36。導(dǎo)電體36通過接觸部電連接在擴(kuò)散區(qū)域26。在擴(kuò)散區(qū)域26的左右兩側(cè)的一對(duì)擴(kuò)散區(qū)域24、28的上方，分別形成導(dǎo)電體(源極電極)38、40。導(dǎo)電體38、40分別通過接觸部電連接在擴(kuò)散區(qū)域24、28。如圖2所示，導(dǎo)電體38、40互相電連接，并電連接在集成電路12的其他元件。在本實(shí)施形式中，導(dǎo)電體38、40由金屬(例如鋁)形成。
一個(gè)開關(guān)元件20通過元件隔離區(qū)域42與其他元件電絕緣?？梢杂肔OCOS(硅的局部氧化，Local Oxidation of Silicon)形成元件隔離區(qū)域42。例如，在勢(shì)阱22上形成的絕緣膜30的厚的部分可以是元件隔離區(qū)域42。另外，在絕緣膜30上還可以形成絕緣膜44。
開關(guān)元件20根據(jù)施加在柵極電極32、34的電壓，進(jìn)行導(dǎo)電體36、38之間的電連接和電切斷的切換、以及導(dǎo)電體36、40之間的電連接和電切斷的切換。其詳細(xì)作用過程是MOSFET的公知的作用，因此省略說明。
在導(dǎo)電體36、38、40上形成絕緣體50。絕緣體50覆蓋導(dǎo)電體36、38、40。導(dǎo)電體36、38、40與絕緣體50(其下面)接觸。絕緣體50由電絕緣材料形成。
在絕緣體50上形成導(dǎo)電體52。導(dǎo)電體52與絕緣體50(其上面)接觸。在本實(shí)施形式中，導(dǎo)電體52由金屬(例如鋁)形成。如圖2所示，導(dǎo)電體52被引出而電連接在集成電路12的其他元件。導(dǎo)電體52并不限定于圖2所示的引出形狀，可以是圖2的導(dǎo)電體36那樣的(小)矩形，也可以包括從導(dǎo)電體36引出的形狀部分。
通過貫通絕緣體50的接觸部，導(dǎo)電體52與導(dǎo)電體36電連接。導(dǎo)電體52與導(dǎo)電體36重疊。導(dǎo)電體52與導(dǎo)電體38、40電切斷。電切斷通過開關(guān)元件20實(shí)現(xiàn)。導(dǎo)電體52不與導(dǎo)電體38、40重疊。
半導(dǎo)體裝置包括多層的導(dǎo)電體(導(dǎo)電體36、38、40、52或其他未圖示的導(dǎo)電體)以及一層或多層的絕緣體(絕緣體50或其他未圖示的絕緣體)的積層體。
形成鈍化膜54，以覆蓋作為導(dǎo)電體的位于最上層的導(dǎo)電體52中除了其至少一部分的部分。可以將鈍化膜54當(dāng)作積層體的一部分。
在導(dǎo)電體52(從其鈍化膜54的露出部)上，設(shè)置外部端子(例如凸塊，bump)60。導(dǎo)電體52是最上層的導(dǎo)電體，外部端子60設(shè)置在積層體上。外部端子60也可以載置在鈍化膜54上。
圖3是說明適用于上述實(shí)施形式的示意圖。在圖3中，示出了作為導(dǎo)電體的位于最上層的多個(gè)導(dǎo)電體72、以及與各個(gè)導(dǎo)電體72電連接的外部端子70。多個(gè)導(dǎo)電體72被互相電切斷(絕緣)。在一個(gè)外部端子70的下面(具體地，外部端子70的向積層體的投影面內(nèi))，除了設(shè)置有與該外部端子70電連接的導(dǎo)電體72，還設(shè)置有與其他外部端子70電連接的導(dǎo)電體72。在圖1和圖2示出的實(shí)施形式中，導(dǎo)電體52的與外部端子60之間的電連接部(從鈍化膜54的露出部)，比外部端子60的向積層體的投影面小，因而，在外部端子60的正下面(向積層體的投影面內(nèi))，適用圖3示出的形式，形成與其他外部端子電連接的導(dǎo)電體。作為變形例，設(shè)置在多個(gè)(例如3個(gè))外部端子70的下面的導(dǎo)電體72，可以是最上層之外的導(dǎo)電層，也可以組合最上層以及最上層之外的導(dǎo)電層而構(gòu)成。
在本實(shí)施形式中，在外部端子60的正下面(向外部端子60的積層體的投影面內(nèi)，以下相同)分別與一個(gè)絕緣體(例如絕緣體50)的上面和下面接觸的同時(shí)，具有在外部端子60的正下面相互重疊的部分的一對(duì)導(dǎo)電體(例如具有導(dǎo)電體36、52或其他未圖示的導(dǎo)電體的時(shí)候是其他一對(duì)的組合)，都電連接。絕緣體50的絕緣性能劣化時(shí)，重疊的部分比不重疊的部分容易電導(dǎo)通。但是，即使重疊的部分電導(dǎo)通，但由于一對(duì)導(dǎo)電體36、52原本電連接，因而不會(huì)有障礙。
在本實(shí)施形式中，在外部端子60的正下面分別與一個(gè)絕緣體(例如絕緣體50)的上面和下面接觸的同時(shí)電切斷的一對(duì)導(dǎo)電體(例如具有一對(duì)導(dǎo)電體38、52和一對(duì)導(dǎo)電體40、52或其他未圖示的導(dǎo)電體的時(shí)候是其他一對(duì)的組合)，都在外部端子60的正下面不重疊。絕緣體50的絕緣性能劣化時(shí)，不重疊的部分比重疊的部分不容易電導(dǎo)通。因此，電切斷的一對(duì)導(dǎo)電體38、52(或一對(duì)導(dǎo)電體40、52)不容易電導(dǎo)通。
在本說明書中，“導(dǎo)電體”除了指由導(dǎo)電材料(例如金屬)構(gòu)成的部件的狹義的解釋之外，也可以是包括由即使不是導(dǎo)電材料但可以通電的材料(例如半導(dǎo)體)形成、并以通電為目的形成的部件(例如電極32、34)的廣義的解釋。例如，電極32、34中的任一個(gè)和導(dǎo)電體36、38、40中的任一個(gè)組合而形成的一對(duì)部件也可以解釋為上述的“一對(duì)導(dǎo)電體”。
在本實(shí)施形式中，設(shè)置開關(guān)元件20時(shí)，使其一部分或全部被包括在外部端子60的正下面(換句話說，向外部端子60的積層體的投影面內(nèi))。
在圖4中，示出了安裝根據(jù)本實(shí)施形式的半導(dǎo)體裝置(半導(dǎo)體襯底10為半導(dǎo)體芯片時(shí))100的電路基板200。安裝狀態(tài)例如是倒裝晶片結(jié)合，在電路基板200，形成未圖示的配線圖案。
在圖5中，示出了包括根據(jù)本實(shí)施形式的半導(dǎo)體裝置(半導(dǎo)體襯底10為半導(dǎo)體芯片時(shí))100、安裝(例如，側(cè)焊)其的襯底(例如，陶瓷襯底或軟襯底等)300的半導(dǎo)體封裝體。半導(dǎo)體封裝體被安裝在電路基板400上。
在圖6中，示出了包括根據(jù)本實(shí)施形式的半導(dǎo)體裝置(半導(dǎo)體襯底10為半導(dǎo)體芯片時(shí))100、安裝其的襯底500、安裝襯底500的電子面板(例如，液晶面板或電發(fā)光面板)600的電子模塊。由半導(dǎo)體裝置100和襯底500構(gòu)成TCP(薄膜封裝體，Tape CarrierPackage)。
作為包括根據(jù)本實(shí)施形式的半導(dǎo)體裝置的電子設(shè)備，圖7示出了筆記本電腦700，圖8示出了手機(jī)800。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來況，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的權(quán)利要求范圍之內(nèi)。
符號(hào)說明10半導(dǎo)體襯底 12集成電路 20開關(guān)元件 22勢(shì)阱 24擴(kuò)散區(qū)域 28擴(kuò)散區(qū)域 30絕緣膜 32電極 34電極 36導(dǎo)電體 38導(dǎo)電體 40導(dǎo)電體 42元件隔離區(qū)域 44絕緣膜 50絕緣體 52導(dǎo)電體 54鈍化膜 60外部端子 70外部端子 72導(dǎo)電體 100半導(dǎo)體裝置 200電路基板 300襯底 400電路基板 500襯底 600電子面板 700筆記本電腦 800手機(jī)
權(quán)利要求
1.一種半導(dǎo)體裝置，包括半導(dǎo)體襯底，設(shè)置有集成電路；積層體，設(shè)置在所述半導(dǎo)體襯底上，包括多層導(dǎo)體以及一層或多層絕緣體；外部端子，設(shè)置在所述積層體上；在所述外部端子的正下面分別與一個(gè)所述絕緣體的上面和下面接觸、并具有在所述外部端子的正下面相互重疊的部分的一對(duì)所述導(dǎo)體，全部電連接。
2.一種半導(dǎo)體裝置，包括半導(dǎo)體襯底，設(shè)置有集成電路；積層體，設(shè)置在所述半導(dǎo)體襯底上，包括多層導(dǎo)體以及一層或多層絕緣體；外部端子，設(shè)置在所述積層體上；在所述外部端子的正下面分別與一個(gè)所述絕緣體的上面和下面接觸、并電分離的一對(duì)所述導(dǎo)體，全部在所述外部端子的正下面不重疊。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，所述集成電路包括電關(guān)閉所述一對(duì)導(dǎo)電體的開關(guān)元件，所述開關(guān)元件的一部分或全部位于所述外部端子的正下面。
4.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體裝置，其中，所述外部端子設(shè)置在最上層的所述導(dǎo)體上并被電連接，所述最上層的所述導(dǎo)體比所述外部端子向所述積層體的投影面積小。
全文摘要
本發(fā)明的目的是防止不同電位導(dǎo)電體的導(dǎo)通。本發(fā)明的半導(dǎo)體裝置包括，半導(dǎo)體襯底(10)，設(shè)置有集成電路(12)；積層體，設(shè)置在半導(dǎo)體襯底(10)上，包括導(dǎo)電體(36、38、40、52)以及絕緣體(50)；外部端子(60)，設(shè)置在積層體上。在外部端子(60)的正下面分別與一個(gè)絕緣體的上面和下面接觸、并具有在外部端子的正下面相互重疊的部分的一對(duì)導(dǎo)電體(36、52)，全部電連接。
文檔編號(hào)H01L23/522GK1705116SQ20051006909
公開日2005年12月7日 申請(qǐng)日期2005年5月10日 優(yōu)先權(quán)日2004年6月1日
發(fā)明者阿部雅彰, 木島一博 申請(qǐng)人:精工愛普生株式會(huì)社