專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法，特別涉及一種在由多晶硅等構(gòu)成的柵極電極表面形成了硅化物層的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
近年來，隨著半導(dǎo)體裝置的高集成化、高功能化及高速化，越來越要求柵極電極的低電阻化及柵極接觸部分(柵極電極和接觸柱塞的連接部分)的低電阻化，為了實(shí)現(xiàn)低電阻化，使用了在成為柵極電極的多晶硅層上形成了硅化物層(鈦硅化物層和鈷硅化物層等)的柵極電極結(jié)構(gòu)(例如，參照專利文獻(xiàn)1～3)。


圖16為示出了具有這樣的柵極電極結(jié)構(gòu)的以往的半導(dǎo)體裝置的一般構(gòu)成的平面圖。圖17(a)～圖17(c)為示出了圖16所示的以往的半導(dǎo)體裝置的制造方法的各步驟的剖面圖。另外，圖17(a)～圖17(c)分別為圖16中的XVl-XVl線的剖面圖。
圖16所示的以往的半導(dǎo)體裝置的制造方法如下。也就是說，首先，如圖17(a)所示，在半導(dǎo)體襯底11上，形成用以將元件電隔離的元件隔離絕緣膜12。接著，在半導(dǎo)體襯底11中的被元件隔離絕緣膜12包圍的區(qū)域，也就是成為元件形成區(qū)域的活性區(qū)域上形成柵極絕緣膜13。其次，沿著半導(dǎo)體襯底11的整個(gè)上面沉積成為柵極電極的多晶硅膜后，通過為既知的手法的光刻法及干蝕刻法，將該多晶硅膜圖案化，在活性區(qū)域上隔著柵極絕緣膜13形成柵極電極14a。此時(shí)，在元件隔離絕緣膜12上，形成與柵極電極14a連接的柵極布線14b。接著，利用離子注入，在活性區(qū)域中的柵極電極14a的兩側(cè)，形成成為延伸(extension)區(qū)域的第1雜質(zhì)擴(kuò)散層16。
其次，如圖17(b)所示，利用絕緣層的沉積及蝕刻技術(shù)，在柵極電極14a及柵極布線14b的各側(cè)面形成絕緣性側(cè)壁15。其次，利用離子注入，在活性區(qū)域中的柵極電極14a的兩側(cè)形成成為源極·漏極區(qū)域的第2雜質(zhì)擴(kuò)散層17。
其次，如圖17(c)所示，在半導(dǎo)體襯底11上沉積例如鈦膜后，通過實(shí)施退火，使構(gòu)成柵極電極14a、柵極布線14b和半導(dǎo)體襯底11的硅與和該硅接觸的鈦膜部分反應(yīng)，進(jìn)行鈦硅化物化。然后，通過選擇性地除去未反應(yīng)的鈦膜，來在柵極電極14a和柵極布線14b的各個(gè)上面、以及成為源極·漏極區(qū)域的第2雜質(zhì)擴(kuò)散層17的表面形成硅化物層18。其次，在半導(dǎo)體襯底11上沉積層間絕緣膜19。藉此方法，完成圖16所示的以往的半導(dǎo)體裝置。另外，在圖16中，省略了硅化物層18及層間絕緣膜19的圖示。
通過使用上述制造方法，由于柵極電極和柵極布線(以下，統(tǒng)稱為柵極電極布線)、以及源極·漏極區(qū)域的各表面部分被自我對(duì)準(zhǔn)地(self-align)硅化物化，因此能夠使柵極電極布線及柵極接觸部分等低電阻化，能夠?qū)崿F(xiàn)裝置的高速化。
專利文獻(xiàn)1專利2820122號(hào)說明書專利文獻(xiàn)2日本特開2001-77210號(hào)公報(bào)專利文獻(xiàn)3特開平9-162397號(hào)公報(bào)但是，在柵極電極布線的寬度等于0.35μm左右或低于0.35μm左右的細(xì)微工序中，由于半導(dǎo)體裝置的制造工序中的高溫?zé)崽幚淼仍颍袝r(shí)會(huì)造成在柵極電極布線和形成在其上面的硅化物層之間的界面上產(chǎn)生應(yīng)力，因該應(yīng)力而產(chǎn)生硅化物層的剝離和斷線。并且，有時(shí)也會(huì)因上述高溫?zé)崽幚淼榷a(chǎn)生硅化物的凝集，因此在柵極電極布線上發(fā)生硅化物層的局部斷線。特別是存在這樣的問題由于在具有雙柵極結(jié)構(gòu)的半導(dǎo)體裝置中，形成在N型柵極電極和P型柵極電極的邊界部分(連接部分)上的硅化物層較容易斷線，因此較易造成柵極電極高電阻化，其中，上述雙柵極結(jié)構(gòu)是通過向成為柵極電極的硅層進(jìn)行離子注入來分別導(dǎo)入了N型雜質(zhì)及P型雜質(zhì)的N型柵極電極及P型柵極電極相互連接而成的。
并且，在使用了圖16及圖17(a)～圖17(c)所示的以往技術(shù)的情況下，若為了與元件隔離絕緣膜12上的柵極布線14b電接觸而在柵極布線14b上形成接觸柱塞20的話，則如圖18所示，有時(shí)會(huì)產(chǎn)生接觸柱塞20與柵極布線14b之間的位置偏離。這里，當(dāng)接觸柱塞20的一部分從柵極布線14b偏離時(shí)，會(huì)產(chǎn)生這樣的問題由于柵極布線14b和接觸柱塞20的接觸面積變小，因此接觸電阻增大。
并且，當(dāng)為了在即使產(chǎn)生了接觸柱塞的位置偏離的情況下，仍能夠充分地確保柵極布線和接觸柱塞的接觸面積，如圖19所示，而對(duì)柵極布線14b中的接觸部分的設(shè)計(jì)規(guī)格設(shè)置一定量的偏離富余(margin)區(qū)域時(shí)，難以使柵極電極布線間隔較小，限制了芯片面積的縮小。并且，此時(shí)，在形成柵極布線14b的偏離富余區(qū)域時(shí)，成為該偏離富余區(qū)域的硅層的端部在活性區(qū)域方向上較易產(chǎn)生拖尾巴(tailing)的現(xiàn)象，因此，在活性區(qū)域端部較易發(fā)生柵極電極14a的尺寸變動(dòng)(變寬)。

發(fā)明內(nèi)容
如上所鑒，本發(fā)明的目的在于提供一種能夠抑制因柵極電極布線上的硅化物層的斷線的影響而造成的柵極電極布線的高電阻化，且能夠在不設(shè)置為了對(duì)應(yīng)于接觸部分與柵極電極布線的位置偏離而對(duì)柵極電極布線的設(shè)計(jì)規(guī)格設(shè)置偏離富余區(qū)域的情況下，抑制當(dāng)產(chǎn)生了該接觸部分的位置偏離時(shí)的柵極接觸電阻的高電阻化。
為了解決上述課題，本發(fā)明所涉及的半導(dǎo)體裝置，包括在襯底上形成的元件隔離及被該元件隔離包圍的活性區(qū)域，在上述活性區(qū)域上形成且由半導(dǎo)體材料構(gòu)成的柵極電極，以及在上述元件隔離上的與上述柵極電極相同的層中形成且由與上述柵極電極一樣的材料構(gòu)成的布線。在上述柵極電極的側(cè)面形成有絕緣性側(cè)壁。在上述柵極電極和上述布線的各個(gè)上面、以及上述布線的至少一部分側(cè)面形成有硅化物層。
另外，在本案中，在與柵極電極相同的層中形成的布線，意味著與活性區(qū)域上的柵極電極直接連接的柵極布線、以及通過在與柵極電極不同的層中設(shè)置的其它布線和柵極電極布線或者源極·漏極區(qū)域等電連接的布線或者電阻等，無論是哪種，都是在與柵極電極一樣的工序中形成的。并且，在下述說明中，包括在與柵極電極相同的層中形成的「布線或者電阻」，使用「柵極電極布線」的用語。
根據(jù)本發(fā)明的半導(dǎo)體裝置，在元件隔離上的柵極布線等布線側(cè)面也形成有硅化物層。也就是說，由于在該布線側(cè)面，側(cè)壁被除去，因此，不僅是布線上面，連側(cè)面也被硅化物化了。所以，與僅將柵極電極布線的上面硅化物化的以往的裝置結(jié)構(gòu)相比，被硅化物化區(qū)域的面積變大了，增加了布線中的被硅化物化的側(cè)面的面積部分。因此，能夠降低柵極電極布線的電阻，并且，能夠抑制因柵極電極布線上的硅化物層的斷線而引起的柵極電極布線的高電阻化。
在本發(fā)明的半導(dǎo)體裝置中，當(dāng)在上述布線中的其側(cè)面形成有上述硅化物層的部分上形成有接觸柱塞時(shí)，能夠獲得下述效果。也就是說，假設(shè)，即使在接觸柱塞與布線，例如與柵極布線之間產(chǎn)生了位置偏離，其結(jié)果造成接觸柱塞的一部分從柵極布線偏離時(shí)，但是由于能夠在柵極布線的上面及側(cè)面兩方，確保柵極布線和接觸柱塞的接觸面積，因此也能夠回避接觸電阻增大的現(xiàn)象。并且，不必為了充分地確保柵極布線和接觸柱塞的接觸面積而象以往技術(shù)那樣對(duì)柵極布線中的接觸部分的設(shè)計(jì)規(guī)格設(shè)置一定量的偏離富余區(qū)域。所以，較易使柵極電極布線間隔縮小，因此能夠縮小芯片面積。
此時(shí)，最好接觸柱塞，與形成在上述布線的側(cè)面的上述硅化物層的至少一部分連接。這樣一來，能夠降低接觸電阻。
并且，此時(shí)，最好上述接觸柱塞，與形成在上述布線的兩個(gè)側(cè)面的上述硅化物層連接。這樣一來，能夠更進(jìn)一步地降低接觸電阻。
在本發(fā)明的半導(dǎo)體裝置中，可以在上述布線的整個(gè)上面及整個(gè)側(cè)面形成上述硅化物層。
在本發(fā)明的半導(dǎo)體裝置中，上述布線是電阻布線，可以至少在位于布線兩端的夾著電阻區(qū)域的接觸形成區(qū)域的側(cè)面形成有上述硅化物層。此時(shí)，如果在上述布線中的上述電阻區(qū)域的側(cè)面形成有上述絕緣性側(cè)壁的話，則能夠防止在上述電阻區(qū)域的側(cè)面形成上述硅化物層。并且，如果形成有覆蓋上述布線中的上述電阻區(qū)域的上面的硅化物化防止膜的話，則能夠防止在上述電阻區(qū)域的上面形成上述硅化物層。
在本發(fā)明的半導(dǎo)體裝置中，當(dāng)上述布線中的在其側(cè)面形成上述硅化物層的部分，是雙柵極結(jié)構(gòu)中的N型柵極電極和P型柵極電極的連接部分時(shí)，能夠獲得如下效果。也就是說，由于在柵極布線等布線的側(cè)面也形成有硅化物層，因此與僅將柵極電極布線的上面硅化物化的以往的裝置結(jié)構(gòu)相比，硅化物化區(qū)域的面積變大了。并且，由于布線中的在其側(cè)面形成的硅化物層的部分，是雙柵極結(jié)構(gòu)中的N型柵極電極和P型柵極電極的連接部分，因此該連接部分中的硅化物區(qū)域的面積變大，能夠抑制因該連接部分的硅化物層的斷線而引起的柵極電極布線的高電阻化。
在本發(fā)明的半導(dǎo)體裝置中，可以在上述活性區(qū)域和上述柵極電極之間形成有柵極絕緣膜。
在本發(fā)明的半導(dǎo)體裝置中，可以在上述活性區(qū)域中的上述柵極電極的兩側(cè)形成有雜質(zhì)層。
在本發(fā)明的半導(dǎo)體裝置中，構(gòu)成上述柵極電極及上述布線的半導(dǎo)體材料可以是多晶硅或者非結(jié)晶硅。
本發(fā)明所涉及的半導(dǎo)體裝置的制造方法，包括在襯底上形成元件隔離及被該元件隔離包圍的活性區(qū)域的步驟(a)；在上述活性區(qū)域上，形成由半導(dǎo)體材料構(gòu)成的柵極電極的同時(shí)，在上述元件隔離上的與上述柵極電極相同的層中，形成由與上述柵極電極一樣的材料構(gòu)成的布線的步驟(b)；在上述柵極電極及上述布線的各側(cè)面形成絕緣性側(cè)壁的步驟(c)；將在上述布線的至少一部分側(cè)面形成的上述絕緣性側(cè)壁除去的步驟(d)；以及在上述步驟(d)后，在上述柵極電極及上述布線的各個(gè)上面、以及上述布線的側(cè)面中的被除去了上述絕緣性側(cè)壁的部分，形成硅化物層的步驟(e)。
根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法，由于將在柵極電極布線的側(cè)面形成的絕緣性側(cè)壁中的、形成在元件隔離上的柵極布線等布線的側(cè)面的絕緣性側(cè)壁除去，因此不僅能夠?qū)⒃摬季€的上面硅化物化，還能夠?qū)?cè)面硅化物化。所以，與僅將柵極電極布線的上面硅化物化的以往的裝置結(jié)構(gòu)相比，硅化物化區(qū)域的面積變大了，增加了布線中的被硅化物化的側(cè)面的面積部分。因此，能夠降低柵極電極布線的電阻，同時(shí)，能夠抑制因柵極電極布線上的硅化物層的斷線而引起的柵極電極布線的高電阻化。
在本發(fā)明的半導(dǎo)體裝置的制造方法中，當(dāng)在上述步驟(e)后，包括在上述布線中的其側(cè)面形成有上述硅化物層的部分之上形成接觸柱塞的步驟時(shí)，能夠獲得如下效果。也就是說，假設(shè)，即使接觸柱塞與布線，例如與柵極布線之間產(chǎn)生位置偏離，其結(jié)果造成接觸柱塞的一部分從柵極布線偏離時(shí)，由于能夠在柵極布線的上面及側(cè)面兩方，確保柵極布線和接觸柱塞的接觸面積，因此也能夠回避接觸電阻增大的現(xiàn)象。并且，由于不必為了充分確保柵極布線和接觸柱塞的接觸面積而象以往技術(shù)那樣，對(duì)柵極布線中的接觸部分的設(shè)計(jì)規(guī)格設(shè)置一定量的偏離富余區(qū)域，因此較易縮小柵極電極布線間隔，使芯片面積的縮小成為可能。
在本發(fā)明的半導(dǎo)體裝置的制造方法中，當(dāng)上述布線中的在其側(cè)面形成有上述硅化物層的部分，是雙柵極結(jié)構(gòu)中的N型柵極電極和P型柵極電極的連接部分時(shí)，能夠獲得下述效果。也就是說，由于也能夠在柵極布線等布線的側(cè)面形成硅化物層，因此與僅將柵極電極布線的上面硅化物化的以往的裝置結(jié)構(gòu)相比，硅化物化區(qū)域的面積變大了。并且，由于布線中的在其側(cè)面形成硅化物層的部分，是雙柵極結(jié)構(gòu)中的N型柵極電極和P型柵極電極的連接部分，因此該連接部分中的硅化物化區(qū)域的面積變大，能夠抑制因該連接部分的硅化物層的斷線而引起的柵極電極布線的高電阻化。
在本發(fā)明的半導(dǎo)體裝置中，可以在上述步驟(a)和上述步驟(b)之間，包括在上述活性區(qū)域上形成柵極絕緣膜的步驟。
在本發(fā)明的半導(dǎo)體裝置中，可以在上述步驟(c)和上述步驟(e)之間，包括在上述活性區(qū)域中的上述柵極電極的兩側(cè)形成雜質(zhì)層的步驟。
在本發(fā)明的半導(dǎo)體裝置中，構(gòu)成上述柵極電極及上述布線的半導(dǎo)體材料可以是多晶硅或者非結(jié)晶硅。
(發(fā)明的效果)根據(jù)本發(fā)明，由于在元件隔離上的柵極布線等布線的側(cè)面也形成硅化物層，因此與僅將柵極電極布線的上面硅化物化的以往的裝置結(jié)構(gòu)相比，硅化物化區(qū)域的面積變大了，增加了布線中的被硅化物化的側(cè)面的面積部分。所以，能夠抑制因柵極電極布線上的硅化物層的斷線而引起的柵極電極布線的高電阻化。并且，通過在成為雙柵極結(jié)構(gòu)中的N型柵極電極和P型柵極電極的連接部分的布線的側(cè)面設(shè)置硅化物層，能夠抑制因該連接部分的硅化物層的斷線而引起的柵極電極布線的高電阻化。并且，通過在成為柵極接觸等的接觸部分的布線的側(cè)面設(shè)置硅化物層，由于即使在產(chǎn)生接觸柱塞的位置偏離而使接觸柱塞的一部分從柵極布線等布線偏離時(shí)，也能夠在柵極電極的上面及側(cè)面兩方，確保與接觸柱塞的接觸面積，因此能夠回避接觸電阻增大的現(xiàn)象。并且，由于不必為了確保與接觸柱塞的接觸面積而象以往技術(shù)那樣，對(duì)柵極布線中的接觸部分的設(shè)計(jì)規(guī)格設(shè)置一定量的偏離富余區(qū)域，因此較易縮小柵極電極布線間隔，使芯片面積的縮小成為可能。
附圖的簡(jiǎn)單說明圖1為示出了本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖。
圖2(a)～圖2(d)為示出了本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體裝置的制造方法的各步驟的剖面圖。
圖3為示出了本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖。
圖4為示出了本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體裝置的制造方法的一步驟的剖面圖。
圖5為示出了本發(fā)明的第2實(shí)施例的變形例所涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖。
圖6為圖5中的V-V線的剖面圖。
圖7為示出了本發(fā)明的第3實(shí)施例所涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖。
圖8為圖7中的Vlla-Vlla線的剖面圖。
圖9為圖7中的Vllb-Vllb線的剖面圖。
圖10為示出了本發(fā)明的第4實(shí)施例所涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖。
圖11為圖10中的Xa-Xa線的剖面圖。
圖12為圖10中的Xb-Xb線的剖面圖。
圖13為示出了本發(fā)明的第5實(shí)施例所涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖。
圖14為圖13中的Xllla-Xllla線的剖面圖。
圖15為圖13中的Xlllb-Xlllb線的剖面圖。
圖16為示出了以往的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖。
圖17(a)～圖17(c)為示出了以往的半導(dǎo)體裝置的制造方法的各步驟的剖面圖。
圖18為用以說明以往的半導(dǎo)體裝置的問題點(diǎn)的圖。
圖19為用以說明以往的半導(dǎo)體裝置的問題點(diǎn)的圖。
(符號(hào)的說明)101-半導(dǎo)體襯底；102-元件隔離絕緣膜；103-柵極絕緣膜；104a-柵極電極；104b-柵極布線；104c-布線；104d-電阻布線；104e-電阻布線；105-絕緣性側(cè)壁；106-第1雜質(zhì)擴(kuò)散層；107-第2雜質(zhì)擴(kuò)散層；108-硅化物層；109-層間絕緣膜；110-N型柵極電極和P型柵極電極的連接部分；120-接觸柱塞；125-接觸柱塞；130-接觸柱塞；140-硅化物化防止膜。
具體實(shí)施例方式
(第1實(shí)施例)以下，參照附圖對(duì)本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體裝置及其制造方法加以說明。
圖1為示出了第1實(shí)施例所涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖。圖2(a)～圖2(d)為示出了圖1所示的第1實(shí)施例所涉及的半導(dǎo)體裝置的制造方法的各步驟的剖面圖。另外，圖2(a)～圖2(d)分別示出了相當(dāng)于圖1中的I-I線的剖面結(jié)構(gòu)。
圖1所示的第1實(shí)施例所涉及的半導(dǎo)體裝置的制造方法如下。也就是說，首先，如圖2(a)所示，例如通過STI(shallow trench isolation)法在半導(dǎo)體襯底101上形成用以將元件電隔離的元件隔離絕緣膜102。其次，在以元件隔離絕緣膜102為掩膜對(duì)半導(dǎo)體襯底101進(jìn)行為了形成阱區(qū)域等的雜質(zhì)注入后，例如通過熱氧化法對(duì)半導(dǎo)體襯底101進(jìn)行柵極氧化。藉此方法，在半導(dǎo)體襯底101中的被元件隔離絕緣膜102包圍的區(qū)域，也就是成為元件形成區(qū)域的活性區(qū)域上，形成例如由膜厚為2nm的SiO2膜構(gòu)成的柵極絕緣膜103。其次，沿著半導(dǎo)體襯底101的整個(gè)上面，也就是，在元件隔離絕緣膜102及柵極絕緣膜103的各個(gè)上面，例如通過CVD(chemical vapor deposition)法使成為柵極電極的例如膜厚為200nm的多晶硅膜生長(zhǎng)。其次，例如使用離子注入法，對(duì)該多晶硅膜導(dǎo)入雜質(zhì)。其次，在例如通過CVD法在該多晶硅膜上形成例如膜厚為100nm的氧化硅膜(省略圖示)后，通過光刻法及干蝕刻法，將該氧化硅膜圖案化成柵極電極形狀，接著，將被圖案化的氧化硅膜作為掩膜，對(duì)上述多晶硅膜及柵極絕緣膜103進(jìn)行干蝕刻。藉此方法，在活性區(qū)域上隔著柵極絕緣膜103形成由被圖案化的多晶硅膜構(gòu)成的柵極電極104a。并且，此時(shí)，在元件隔離絕緣膜102上，形成與柵極電極104a連接的由被圖案化的多晶硅膜構(gòu)成的柵極布線104b。這里，將在多晶硅膜上形成的成為蝕刻掩膜的氧化硅膜的膜厚，設(shè)定成在是以后的步驟的硅化物層形成步驟之前能夠除去的膜厚。接著，利用離子注入，在活性區(qū)域中的柵極電極104a的兩側(cè)形成成為延伸(extension)區(qū)域的第1雜質(zhì)擴(kuò)散層106。另外，在以下的說明中，有時(shí)將柵極電極104a和柵極布線104b合起來稱為柵極電極布線104。
接著，通過例如利用CVD法，沿著半導(dǎo)體襯底101的整個(gè)上面，依次形成例如膜厚為10nm的氧化硅膜及例如膜厚為100nm的氮化硅膜，然后，對(duì)該氮化硅膜及氧化硅膜進(jìn)行各向異性蝕刻，來除去該氧化硅膜及氮化硅膜，僅留下在柵極電極布線104的側(cè)面形成的部分。藉此方法，如圖2(b)所示，在柵極電極布線104的側(cè)面形成絕緣性側(cè)壁105。其次，利用光刻法、離子注入法及為了讓注入的雜質(zhì)活性化的熱處理，在活性區(qū)域中的柵極電極104a的兩側(cè)形成成為源極·漏極區(qū)域的第2雜質(zhì)擴(kuò)散層107。另外，在本實(shí)施例中，為了形成雙柵極結(jié)構(gòu)，在形成N型雜質(zhì)擴(kuò)散層及P型雜質(zhì)擴(kuò)散層作為第2雜質(zhì)擴(kuò)散層107的同時(shí)，形成N型柵極電極及P型柵極電極作為柵極電極104a。具體地說，在圖1中，示出了N型柵極電極和P型柵極電極的連接部分110。也就是說，該連接部分110，是將成為N型柵極電極的柵極電極104a、和成為P型柵極電極的柵極電極104a連接起來的柵極布線104b。
接著，如圖2(c)所示，通過例如光刻法及濕蝕刻法，選擇性地將在元件隔離絕緣膜102上的柵極布線104b的至少一部分側(cè)面形成的絕緣性側(cè)壁105除去。另外，在本實(shí)施例中，柵極布線104b中的被除去絕緣性側(cè)壁105的部分(也就是，柵極布線104b中的在側(cè)面形成硅化物層108的部分(參照?qǐng)D2(d))，與雙柵極結(jié)構(gòu)中的N型柵極電極和P型柵極電極的連接部分110一致。
接著，在將成為柵極電極布線104及第2雜質(zhì)擴(kuò)散層107的硅層表面的自然氧化膜除去后，沿著半導(dǎo)體襯底101的整個(gè)上面，通過例如濺射法沉積例如膜厚為20nm的鈦膜。其次，通過例如在氮?dú)猸h(huán)境中對(duì)半導(dǎo)體襯底101進(jìn)行例如700℃或者低于700℃的RTA(rapid thermal anneal)，來使構(gòu)成柵極電極布線104及半導(dǎo)體襯底101的硅、和與該硅接觸的鈦膜部分反應(yīng)，進(jìn)行鈦硅化物化。藉此方法，在成為柵極電極布線104的多晶硅膜表面及第2雜質(zhì)擴(kuò)散層107表面形成低電阻的鈦硅化物層。其次，在通過將半導(dǎo)體襯底101浸泡在例如過氧化氫溶液等蝕刻液中，選擇性地除去殘存在元件隔離絕緣膜102上及絕緣性側(cè)壁105上等的未反應(yīng)的鈦之后，對(duì)半導(dǎo)體襯底101進(jìn)行比上述RTA溫度還高(例如，700℃或者高于700℃)的RTA。藉此方法，如圖2(d)所示，在柵極電極104a的上面、柵極布線104b的上面和側(cè)面、以及成為源極·漏極區(qū)域的第2雜質(zhì)擴(kuò)散層107的表面形成硅化物層108。其次，沿著半導(dǎo)體襯底101的整個(gè)上面，形成例如由氧化膜構(gòu)成的層間絕緣膜109。這樣一來，圖1所示的本實(shí)施例的半導(dǎo)體裝置就完成了。另外，在圖1中，省略了硅化物層108及層間絕緣膜109的圖示。
如上所示，根據(jù)第1實(shí)施例，由于部分性地除去在柵極電極布線104的側(cè)面形成的絕緣性側(cè)壁105中的、形成在元件隔離絕緣膜102上的柵極布線104b的側(cè)面的絕緣性側(cè)壁105，因此不僅在柵極布線104b的上面，且在側(cè)面也能夠形成硅化物層108。所以，與僅使柵極電極布線的上面硅化物化的以往的裝置結(jié)構(gòu)相比，硅化物化區(qū)域的面積變大了，增加了柵極布線104b中的被硅化物化的側(cè)面的面積部分。因此，能夠降低柵極電極布線104的電阻，同時(shí)，能夠抑制因硅化物層108的斷線而引起的柵極電極布線104的高電阻化。
并且，根據(jù)第1實(shí)施例，由于柵極布線104b中的在側(cè)面形成有硅化物層108的部分，是雙柵極結(jié)構(gòu)中的N型柵極電極和P型柵極電極的連接部分110，因此該連接部分110中的硅化物化區(qū)域的面積變大，能夠抑制因該連接部分110的硅化物層108的斷線而引起的柵極電極布線104的高電阻化。
另外，在第1實(shí)施例中，使用了多晶硅作為柵極電極布線104的材料，也可以使用例如非結(jié)晶硅，或者含有硅的其它半導(dǎo)體材料來代替它。
并且，在第1實(shí)施例中，使用了鈦?zhàn)鳛橛靡孕纬晒杌飳?08的金屬，也可以使用例如鈷、鎢或者鎳等硅化物化用金屬來代替它。
并且，在第1實(shí)施例中，使用了氧化硅膜和氮化硅膜的疊層結(jié)構(gòu)作為絕緣性側(cè)壁105，也可以僅使用氧化硅膜或者僅使用氮化硅膜來代替它。
并且，在第1實(shí)施例中，為了除去在柵極布線104b的側(cè)面形成的絕緣性側(cè)壁105而使用了濕蝕刻法，也可以使用干蝕刻法來代替它。但是，最好用以除去絕緣性側(cè)壁105的蝕刻是各向同性蝕刻，這時(shí)，最好使用濕蝕刻法。并且，不管是使用濕蝕刻法還是干蝕刻法的任意一個(gè)方法，最好對(duì)元件隔離絕緣膜102都進(jìn)行有選擇性的蝕刻。并且，當(dāng)除去在柵極布線104b的側(cè)面形成的絕緣性側(cè)壁105時(shí)，從防止柵極布線104b和源極·漏極區(qū)域等之間的短路的想法出發(fā)，最好使形成在活性區(qū)域附近的柵極布線104b的側(cè)面的絕緣性側(cè)壁105殘留下來。
(第2實(shí)施例)以下，參照附圖對(duì)本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體裝置及其制造方法加以說明。
圖3為示出了第2實(shí)施例所涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖。圖4為示出了圖3所示的第2實(shí)施例所涉及的半導(dǎo)體裝置的制造方法的一步驟的剖面圖。另外，圖4是圖3中的lll-lll線的剖面圖。并且，在第2實(shí)施例所涉及的半導(dǎo)體裝置的制造方法中，直到圖4所示的步驟為止，都實(shí)施與圖2(a)～圖2(d)所示的第1實(shí)施例所涉及的半導(dǎo)體裝置的制造方法同樣的步驟。
也就是說，圖3所示的第2實(shí)施例所涉及的半導(dǎo)體裝置的制造方法如下。首先，在實(shí)施了與圖2(a)～圖2(d)所示的第1實(shí)施例所涉及的半導(dǎo)體裝置的制造方法同樣的步驟后，如圖4所示，使用光刻法及干蝕刻法，在層間絕緣膜109中，形成到達(dá)元件隔離絕緣膜102上的柵極布線104b的接觸孔，然后，通過例如CVD法向該接觸孔內(nèi)埋入鎢，藉此方法，形成接觸柱塞120。這里，將接觸柱塞120的柵極長(zhǎng)度方向的寬度，設(shè)定為與柵極布線104b的柵極長(zhǎng)度方向的寬度一樣，或者比其小。另外，在本實(shí)施例中，在柵極布線104b中的其側(cè)面也形成有硅化物層108的部分之上，換句話說，在柵極布線104b中的被除去了絕緣性側(cè)壁105的部分之上，形成接觸柱塞120。這樣一來，圖3所示的本實(shí)施例的半導(dǎo)體裝置就完成了。另外，在圖3中，省略了硅化物層108及層間絕緣膜109的圖示。
根據(jù)第2實(shí)施例，假設(shè)，即使接觸柱塞120與柵極布線104b之間產(chǎn)生位置偏離，其結(jié)果造成接觸柱塞120的一部分從柵極布線104b偏離時(shí)，由于能夠在柵極布線104b的上面及側(cè)面兩方，確保柵極布線104b和接觸柱塞120的接觸面積，因此也能夠回避接觸電阻增大的現(xiàn)象。并且，由于不必為了充分確保柵極布線104b和接觸柱塞120的接觸面積而象以往技術(shù)那樣，對(duì)柵極布線104b中的接觸部分的設(shè)計(jì)規(guī)格設(shè)置一定量的偏離富余區(qū)域，因此較易縮小柵極電極布線104之間的間隔，使芯片面積的縮小成為可能。
并且，根據(jù)第2實(shí)施例，由于在柵極布線104b的側(cè)面也能夠電接觸，因此能夠獲得在不影響裝置細(xì)微化的情況下，可使接觸柱塞較大的效果。具體地說，圖5為示出了在圖3所示的本實(shí)施例的半導(dǎo)體裝置中，在柵極布線104b上設(shè)置柵極長(zhǎng)度方向的寬度大于柵極布線104b的接觸柱塞125來代替接觸柱塞120的情況的平面圖，圖6是圖5中的V-V線的剖面圖。如圖5及圖6所示，與設(shè)置和柵極布線104b的柵極長(zhǎng)度方向的寬度一樣或者比其小的接觸柱塞120的情況(參照?qǐng)D3及圖4)相比，能夠在不改變柵極電極布線104的設(shè)計(jì)規(guī)格的情況下，設(shè)置比柵極布線104b的柵極長(zhǎng)度方向的寬度大的接觸柱塞125。因此，能夠在不犧牲裝置的細(xì)微化的情況下，更確實(shí)地與柵極電極布線104電接觸。
(第3實(shí)施例)以下，參照附圖對(duì)本發(fā)明的第3實(shí)施例所涉及的半導(dǎo)體裝置及其制造方法加以說明。
圖7為示出了第3實(shí)施例所涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，圖8為圖7中的Vlla-Vlla線的剖面圖，圖9為圖7中的Vllb-Vllb線的剖面圖。
如圖7～圖9所示，本實(shí)施例與第1或者第2實(shí)施例的不同之處在于在元件隔離絕緣膜102上的與柵極電極104a相同的層中，設(shè)置有由與柵極電極104a一樣的材料構(gòu)成的布線104c。這里，柵極布線104b與柵極電極104a直接連接(參照?qǐng)D1或者圖3)，而布線104c分別通過設(shè)置在和柵極電極104a不同的層(上層)中的其它布線(省略圖示)、以及連接該其它布線和布線104c的接觸柱塞130與柵極布線104b電連接。并且，布線104c在與柵極電極104a及柵極布線104b相同的步驟(第1實(shí)施例的圖2(a)所示的步驟)中形成。這里，可以使接觸柱塞130的寬度與布線104c的寬度(短邊方向)一樣，或者也可以比其大或比其小。
另外，在圖7～圖9中，僅示出了形成有布線104c的區(qū)域(電阻區(qū)域)。并且，在圖7中，省略了硅化物層108及層間絕緣膜109的圖示。并且，雖然省略了圖示，但是本實(shí)施例中的形成柵極電極104a及柵極布線104b的區(qū)域(晶體管區(qū)域)，與第1或者第2實(shí)施例一樣。
在本實(shí)施例中，在柵極電極104a及柵極布線104b的各側(cè)面形成絕緣性側(cè)壁105的步驟(第1實(shí)施例的圖2(b)所示的步驟)中，在布線104c的側(cè)面也形成絕緣性側(cè)壁105，但是在將柵極布線104b的側(cè)面上的絕緣性側(cè)壁105除去的步驟(第1實(shí)施例的圖2(c)所示的步驟)中，如圖7所示，將布線104c的側(cè)面上的絕緣性側(cè)壁105全部除去。其結(jié)果，在將柵極電極104a及柵極布線104b硅化物化的步驟(第1實(shí)施例的圖2(d)所示的步驟)中，如圖8及圖9所示，在布線104c的整個(gè)上面及整個(gè)側(cè)面形成硅化物層108。另外，在布線104c上形成接觸柱塞130的步驟，既可以與在柵極布線104b上形成接觸柱塞120的步驟(第2實(shí)施例的圖4所示的步驟)同時(shí)進(jìn)行，或者也可以分別進(jìn)行。
根據(jù)第3實(shí)施例，由于不僅能夠使布線104c的上面硅化物化，還能夠使其側(cè)面硅化物化，因此除了能夠獲得第1或者第2實(shí)施例的效果之外，還能夠獲得可形成低電阻的布線104c的效果。并且，假設(shè)，即使接觸柱塞130與布線104c之間產(chǎn)生位置偏離，其結(jié)果造成接觸柱塞130的一部分從布線104c偏離時(shí)，由于能夠在布線104c的上面及側(cè)面兩方，確保布線104c和接觸柱塞130的接觸面積，因此也能夠回避接觸電阻增大的現(xiàn)象。并且，由于不必為了充分確保布線104c和接觸柱塞130的接觸面積而象以往技術(shù)那樣，對(duì)布線104c中的接觸部分的設(shè)計(jì)規(guī)格設(shè)置一定量的偏離富余區(qū)域，因此較易縮小含有布線104c的柵極電極布線104之間的間隔，使芯片面積的縮小成為可能。
另外，雖然在第3實(shí)施例中，布線104c與柵極布線104b電連接，但是也可以用布線104c與源極·漏極區(qū)域等電連接來代替它。
(第4實(shí)施例)以下，參照附圖對(duì)本發(fā)明的第4實(shí)施例所涉及的半導(dǎo)體裝置及其制造方法加以說明。
圖10為示出了第4實(shí)施例所涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，圖11為圖10中的Xa-Xa線的剖面圖，圖12為圖10中的Xb-Xb線的剖面圖。
如圖10～圖12所示，本實(shí)施例與第1或者第2實(shí)施例的不同之處在于在元件隔離絕緣膜102上的與柵極電極104a相同的層中，設(shè)置有由與柵極電極104a一樣的材料構(gòu)成的電阻布線104d。這里，柵極布線104b與柵極電極104a直接連接(參照?qǐng)D1或者圖3)，而電阻布線104d，分別通過設(shè)置在和柵極電極104a不同的層(上層)中的其它布線(省略圖示)、以及連接該其它布線和電阻布線104d的接觸柱塞130與柵極布線104b電連接。并且，電阻布線104d在與柵極電極104a及柵極布線104b相同的步驟(第1實(shí)施例的圖2(a)所示的步驟)中形成。這里，可以使接觸柱塞130的寬度與電阻布線104d的寬度(短邊方向)一樣，或者也可以比其大或比其小。
另外，在圖10～圖12中，僅示出了形成有電阻布線104d的區(qū)域(電阻區(qū)域)。并且，在圖10中，省略了硅化物層108及層間絕緣膜109的圖示。并且，雖然省略了圖示，但是本實(shí)施例中的形成柵極電極104a及柵極布線104b的區(qū)域(晶體管區(qū)域)，與第1或者第2實(shí)施例一樣。
在本實(shí)施例中，在柵極電極104a及柵極布線104b的各側(cè)面形成絕緣性側(cè)壁105的步驟(第1實(shí)施例的圖2(b)所示的步驟)中，在電阻布線104d的側(cè)面也形成絕緣性側(cè)壁105，但是在將柵極布線104b的側(cè)面上的絕緣性側(cè)壁105除去的步驟(第1實(shí)施例的圖2(c)所示的步驟)中，如圖10所示，將電阻布線104d中的形成接觸柱塞130的部分的側(cè)面上的絕緣性側(cè)壁105除去。其結(jié)果，在將柵極電極104a及柵極布線104b硅化物化的步驟(第1實(shí)施例的圖2(d)所示的步驟)中，如圖11及圖12所示，在電阻布線104d的上面、及側(cè)面中的除去絕緣性側(cè)壁105的部分形成硅化物層108。另外，在電阻布線104d的除去絕緣性側(cè)壁105的部分上，也就是在電阻布線104d的側(cè)面形成硅化物層108的部分上形成接觸柱塞130的步驟，既可以與在柵極布線104b上形成接觸柱塞120的步驟(第2實(shí)施例的圖4所示的步驟)同時(shí)進(jìn)行，或者也可以分別進(jìn)行。
根據(jù)第4實(shí)施例，除了能夠獲得第1或者第2實(shí)施例的效果之外，還能夠獲得如下效果。也就是說，假設(shè)，即使接觸柱塞130與電阻布線104d之間產(chǎn)生位置偏離，其結(jié)果造成接觸柱塞130的一部分從電阻布線104d偏離時(shí)，由于能夠在電阻布線104d的上面及側(cè)面兩方，確保電阻布線104d和接觸柱塞130的接觸面積，因此也能夠回避接觸電阻增大的現(xiàn)象。并且，由于不必為了充分確保電阻布線104d和接觸柱塞130的接觸面積而象以往技術(shù)那樣，對(duì)電阻布線104d中的接觸部分的設(shè)計(jì)規(guī)格設(shè)置一定量的偏離富余區(qū)域，因此較易縮小含有電阻布線104d的柵極電極布線104之間的間隔，使芯片面積的縮小成為可能。
另外，雖然在本實(shí)施中，電阻布線104d中的其側(cè)面形成有絕緣性側(cè)壁105的區(qū)域成為電阻，但是由于電阻布線104d的整個(gè)上面被硅化物化，因此電阻布線104d的電阻值較小。
另外，雖然在本實(shí)施例中，電阻布線104d與柵極布線104b電連接，但是也可以用電阻布線104d與源極·漏極區(qū)域等電連接來代替它。
(第5實(shí)施例)以下，參照附圖對(duì)本發(fā)明的第5實(shí)施例所涉及的半導(dǎo)體裝置及其制造方法加以說明。
圖13為示出了第5實(shí)施例所涉及的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖，圖14為圖13中的Xllla-Xllla線的剖面圖，圖15為圖13中的Xlllb-Xlllb線的剖面圖。
如圖13～圖15所示，本實(shí)施例與第1或者第2實(shí)施例的不同之處在于在元件隔離絕緣膜102上的與柵極電極104a相同的層中，設(shè)置有由與柵極電極104a一樣的材料構(gòu)成的電阻布線104e。這里，柵極布線104b與柵極電極104a直接連接(參照?qǐng)D1或者圖3)，而電阻布線104e，分別通過設(shè)置在和柵極電極104a不同的層(上層)中的其它布線(省略圖示)、以及連接該其它布線和電阻布線104e的接觸柱塞130與柵極布線104b電連接。并且，電阻布線104e在與柵極電極104a及柵極布線104b相同的步驟(第1實(shí)施例的圖2(a)所示的步驟)中形成。這里，可以使接觸柱塞130的寬度與電阻布線104e的寬度(短邊方向)一樣，或者也可以比其大或比其小。
另外，在圖13～圖15中，僅示出了形成有電阻布線104e的區(qū)域(電阻區(qū)域)。并且，在圖13中，省略了硅化物層108、層間絕緣膜109及硅化物化防止膜140(參照?qǐng)D14)的圖示。并且，使本實(shí)施例中的形成柵極電極104a及柵極布線104b的區(qū)域(晶體管區(qū)域)，與第1或者第2實(shí)施例一樣。
在本實(shí)施例中，在柵極電極104a及柵極布線104b的各側(cè)面形成絕緣性側(cè)壁105的步驟(第1實(shí)施例的圖2(b)所示的步驟)中，在電阻布線104e的側(cè)面也形成絕緣性側(cè)壁105。然后，在本實(shí)施例中，在實(shí)施硅化物化步驟之前，沿著半導(dǎo)體襯底101的整個(gè)上面，沉積例如氧化硅膜或者氮化硅膜等絕緣膜，之后，通過光刻技術(shù)及蝕刻技術(shù)，除去該絕緣膜中的在實(shí)施硅化物化的區(qū)域(硅化物區(qū)域)中形成的部分。而在不實(shí)施硅化物化的區(qū)域(非硅化物區(qū)域)中，如圖14所示，使該絕緣膜作為硅化物化防止膜140殘存下來。也就是說，通過硅化物化防止膜140的有無，來分別形成硅化物區(qū)域和非硅化物區(qū)域。在本實(shí)施例中，如圖14所示，例如，電阻布線104e中的形成接觸柱塞130的部分以外的其它部分位于非硅化物區(qū)域，設(shè)置有覆蓋該其它部分的硅化物化防止膜140。接著，在除去柵極布線104b的側(cè)面上的絕緣性側(cè)壁105的步驟(第1實(shí)施例的圖2(c)所示的步驟)中，如圖13所示，將電阻布線104e中的形成接觸柱塞130的部分的側(cè)面上的絕緣性側(cè)壁105除去。其結(jié)果，在將柵極電極104a及柵極布線104b硅化物化的步驟(第1實(shí)施例的圖2(d)所示的步驟)中，如圖15所示，在電阻布線104e中的除去了絕緣性側(cè)壁105的部分的上面及側(cè)面形成硅化物層108。而如圖14所示，對(duì)于電阻布線104e中的被硅化物化防止膜140覆蓋的部分，無論是其上面還是其側(cè)面都不被硅化物化。另外，在電阻布線104e的除去絕緣性側(cè)壁105的部分上，也就是在電阻布線104e的其側(cè)面形成有硅化物層108的部分上形成接觸柱塞130的步驟，既可以與在柵極布線104b上形成接觸柱塞120的步驟(第2實(shí)施例的圖4所示的步驟)同時(shí)進(jìn)行，或者也可以分別進(jìn)行。
根據(jù)第5實(shí)施例，除了能夠獲得第1或者第2實(shí)施例的效果之外，還能夠獲得如下效果。也就是說，假設(shè)，即使接觸柱塞130與電阻布線104e之間產(chǎn)生位置偏離，其結(jié)果造成接觸柱塞130的一部分從電阻布線104e偏離時(shí)，由于能夠在電阻布線104e的上面及側(cè)面兩方，確保電阻布線104e和接觸柱塞130的接觸面積，因此也能夠回避接觸電阻增大的現(xiàn)象。并且，由于不必為了充分確保電阻布線104e和接觸柱塞130的接觸面積而象以往技術(shù)那樣，對(duì)電阻布線104e中的接觸部分的設(shè)計(jì)規(guī)格設(shè)置一定量的偏離富余區(qū)域，因此較易縮小含有電阻布線104e的柵極電極布線104之間的間隔，使芯片面積的縮小成為可能。
并且，在本實(shí)施例中，將電阻布線104e中的被除去了硅化物化防止膜140及絕緣性側(cè)壁105的接觸形成區(qū)域硅化物化。而不將電阻布線104e中的被硅化物化防止膜140及絕緣性側(cè)壁105覆蓋的部分硅化物化，由于該部分成為電阻，因此電阻布線104e的電阻值較大。
并且，雖然在本實(shí)施例中，電阻布線104e與柵極布線104b電連接，但是也可以用電阻布線104e與源極·漏極區(qū)域等電連接來代替它。
(實(shí)用性)如上所述，本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法，在對(duì)柵極電極表面設(shè)置硅化物層的半導(dǎo)體裝置中使用本發(fā)明時(shí)，能夠獲得可抑制柵極電極及柵極接觸的高電阻化的效果，非常有用。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括在襯底上形成的元件隔離及被該元件隔離包圍的活性區(qū)域，在上述活性區(qū)域上形成且由半導(dǎo)體材料構(gòu)成的柵極電極，以及在上述元件隔離上的與上述柵極電極相同的層中形成且由與上述柵極電極一樣的材料構(gòu)成的布線，其特征在于在上述柵極電極的側(cè)面形成有絕緣性側(cè)壁；在上述柵極電極和上述布線的各個(gè)上面、以及上述布線的至少一部分側(cè)面形成有硅化物層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于在上述布線中的其側(cè)面形成有上述硅化物層的部分之上形成有接觸柱塞。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于上述接觸柱塞，與在上述布線的側(cè)面形成的上述硅化物層的至少一部分連接。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于上述接觸柱塞，與在上述布線的兩個(gè)側(cè)面形成的上述硅化物層連接。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于在上述布線的整個(gè)上面及整個(gè)側(cè)面形成有上述硅化物層。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于上述布線為電阻布線；至少在位于布線兩端的夾著電阻區(qū)域的接觸形成區(qū)域的側(cè)面形成有上述硅化物層。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于在上述布線中的上述電阻區(qū)域的側(cè)面形成有上述絕緣性側(cè)壁。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于形成有覆蓋上述布線中的上述電阻區(qū)域的上面的硅化物化防止膜。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于上述布線中的在其側(cè)面形成有上述硅化物層的部分，是雙柵極結(jié)構(gòu)中的N型柵極電極和P型柵極電極的連接部分。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于在上述活性區(qū)域和上述柵極電極之間形成有柵極絕緣膜。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于在上述活性區(qū)域中的上述柵極電極的兩側(cè)形成有雜質(zhì)層。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于構(gòu)成上述柵極電極及上述布線的半導(dǎo)體材料是多晶硅或者非結(jié)晶硅。
13.一種半導(dǎo)體裝置的制造方法，其特征在于包括在襯底上形成元件隔離及被該元件隔離包圍的活性區(qū)域的步驟(a)；在上述活性區(qū)域上，形成由半導(dǎo)體材料構(gòu)成的柵極電極的同時(shí)，在上述元件隔離上的與上述柵極電極相同的層中，形成由與上述柵極電極一樣的材料構(gòu)成的布線的步驟(b)；在上述柵極電極及上述布線的各側(cè)面形成絕緣性側(cè)壁的步驟(c)；將在上述布線的至少一部分側(cè)面形成的上述絕緣性側(cè)壁除去的步驟(d)；以及在上述步驟(d)后，在上述柵極電極及上述布線的各個(gè)上面、以及上述布線側(cè)面的被除去了上述絕緣性側(cè)壁的部分上，形成硅化物層的步驟(e)。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置的制造方法，其特征在于在上述步驟(e)后，包括在上述布線中的其側(cè)面形成有上述硅化物層的部分之上形成接觸柱塞的步驟。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置的制造方法，其特征在于上述布線中的在其側(cè)面形成有上述硅化物層的部分，是雙柵極結(jié)構(gòu)中的N型柵極電極和P型柵極電極的連接部分。
16.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置的制造方法，其特征在于在上述步驟(a)和上述步驟(b)之間，包括在上述活性區(qū)域上形成柵極絕緣膜的步驟。
17.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置的制造方法，其特征在于在上述步驟(c)和上述步驟(e)之間，包括在上述活性區(qū)域中的上述柵極電極的兩側(cè)形成雜質(zhì)層的步驟。
18.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置的制造方法，其特征在于構(gòu)成上述柵極電極及上述布線的半導(dǎo)體材料是多晶硅或者非結(jié)晶硅。
全文摘要
本發(fā)明公開了一種半導(dǎo)體裝置及其制造方法。本發(fā)明的目的在于抑制因柵極電極布線上的硅化物層的斷線而引起的柵極電極布線的高電阻化。在半導(dǎo)體襯底101的活性區(qū)域上形成柵極電極104a的同時(shí)，在圍繞該活性區(qū)域的元件隔離絕緣膜102上形成由與柵極電極104a一樣的材料構(gòu)成的柵極布線104b。在柵極電極104a及柵極布線104b的各側(cè)面形成絕緣性側(cè)壁105后，將在柵極布線104b的至少一部分側(cè)面形成的絕緣性側(cè)壁105除去。在柵極電極104a和柵極布線104b的各上面、以及在柵極布線104b的側(cè)面的被除去了絕緣性側(cè)壁105的部分上，形成硅化物層108。
文檔編號(hào)H01L21/82GK1741283SQ20051007613
公開日2006年3月1日 申請(qǐng)日期2005年6月8日 優(yōu)先權(quán)日2004年8月27日
發(fā)明者國(guó)政泰弘, 瀨川瑞樹 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社